CN106469643A - 可流动膜和形成可流动膜的方法 - Google Patents

可流动膜和形成可流动膜的方法 Download PDF

Info

Publication number
CN106469643A
CN106469643A CN201610063826.1A CN201610063826A CN106469643A CN 106469643 A CN106469643 A CN 106469643A CN 201610063826 A CN201610063826 A CN 201610063826A CN 106469643 A CN106469643 A CN 106469643A
Authority
CN
China
Prior art keywords
flowable film
film
substrate
area
solidification
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610063826.1A
Other languages
English (en)
Inventor
王冠程
许峻豪
萧寒稊
林耕竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN106469643A publication Critical patent/CN106469643A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/845—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body including field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

实施例是方法，方法包括在加工区中在衬底上方沉积第一可流动膜，第一可流动膜包括硅和氮，在第一步中在第一温度下使用第一工艺气体和紫外光固化第一可流动膜，第一工艺气体包括氧气，在第二步中在第二温度下使用第二工艺气体和紫外光固化第一可流动膜，第二工艺气体不同于第一工艺气体，以及在第三温度下退火固化的第一可流动膜以在衬底上方将固化的第一可流动膜转化为氧化硅膜。本发明实施例涉及可流动膜和形成可流动膜的方法。

Description

可流动膜和形成可流动膜的方法
技术领域
本发明实施例涉及可流动膜和形成可流动膜的方法。
背景技术
通常，浅沟槽隔离(STI)用于使半导体晶圆上的有源区彼此分隔和隔开。这些STI历史上通过蚀刻沟槽形成，所述沟槽有时称为间隙，使用诸如氧化物的介电材料过填充沟槽，然后使用诸如化学机械抛光(CMP)或蚀刻的工艺去除任何过多的电介质以去除沟槽外部的电介质。该电介质有助于使有源区彼此电隔离。
然而，由于电路密度继续增加，这些间隙的宽度减小，从而增加了间隙的纵横比，所述纵横比通常被定义为间隙高度除以间隙宽度。结果，使用间隙填充介电材料完全填充这些狭窄和深的间隙非常困难。不完全填充导致不期望的空隙和间隙填充介电材料不连续以及包含不期望的材料。这些空隙和包含物导致有源区之间不充分隔离。具有不充分隔离的器件的电性能差并且器件产量降低。
发明内容
根据本发明的一些实施例，提供了一种方法，包括：在加工区中的衬底上方沉积第一可流动膜，所述第一可流动膜包括硅和氮；在第一步骤中在第一温度下使用第一工艺气体和紫外光固化所述第一可流动膜，所述第一工艺气体包括氧气；在第二步骤中在第二温度下使用第二工艺气体和紫外光固化所述第一可流动膜，所述第二工艺气体不同于所述第一工艺气体；以及在第三温度下退火所述固化的第一可流动膜以在所述衬底上方将所述固化的第一可流动膜转化为氧化硅膜，
根据本发明的另一些实施例，还提供了一种方法，包括：在衬底上形成半导体鳍；在所述衬底上形成隔离区，所述隔离区包围所述半导体鳍，形成所述隔离区还包括：在所述衬底上方沉积第一可流动膜；在两步固化工艺中固化所述第一可流动膜，其中，两个固化步骤都包括紫外光；以及在第一温度下退火所述固化的第一可流动膜以在所述衬底上方将所述固化的第一可流动膜转化为所述隔离区。
根据本发明的又一些实施例，还提供了一种方法，包括：在衬底上形成半导体鳍；在所述衬底上形成隔离区，所述隔离区包括氧化硅膜并且包围所述半导体鳍，形成所述隔离区还包括：在衬底上方沉积第一可流动膜，所述第一可流动膜包括硅和氮；在第一步骤中在小于100℃的固化温度下使用第一工艺气体和紫外光固化所述第一可流动膜，所述第一工艺气体包括氧气；在第二步骤中在小于100℃的固化温度下使用第二工艺气体和紫外光固化所述第一可流动膜，所述第二工艺气体包括氩气、氦气或它们的组合；以及在小于600℃的退火温度下退火所述固化的第一可流动膜以将所述固化的第一可流动膜转化为所述氧化硅膜；在所述半导体鳍的顶面和侧壁上以及所述隔离区的顶面上形成栅极电介质；在所述栅极电介质上形成栅电极；以及在所述半导体鳍中形成源极区和漏极区，将所述栅电极插入在所述源极区和所述漏极区之间。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1是根据一些实施例形成可流动膜的工艺的工艺流程图。
图2是三维视图中的鳍式场效应晶体管(FinFET)的实例。
图3至图7、图8A-8C、图9A-9C、图10A-10C、图11A-11C、图12A-12C、图13A-13C、图14A-14C和图15A-15C是根据一些实施例制造FinFET的中间阶段的截面图。
图16是根据一些实施例的工艺的工艺流程图。
具体实施方式
以下公开内容提供了许多不同的实施例或实例以实现本发明的不同特征。下面将描述元件和布置的特定实例以简化本发明。当然这些仅仅是实例并不旨在限定本发明。例如，在下面的描述中第一部件在第二部件上方或者在第二部件上的形成可以包括第一部件和第二部件以直接接触方式形成的实施例，也可以包括额外的部件可以形成在第一和第二部件之间，使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可以在各实施例中重复参考标号和/或字符。这种重复仅是为了简明和清楚，其自身并不表示所论述的各个实施例和/或配置之间的关系。
而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作相应的解释。
随着晶体管尺寸减小，各个部件的尺寸也减小。一种这样的部件是在有源区之间使用的浅沟槽隔离(STI)以将一个半导体器件与另一个半导体器件隔离，并且另一个是在栅极结构之间的层间电介质(ILD)。部件尺寸降低常导致增大的纵横比，因为开口宽度更小但深度通常与以前一样。用于填充具有更低纵横比的开口(例如，衬底中的STI或栅极结构之间的ILD)的技术通常不能用于充分填充具有诸如8:1或更大的纵横比的高纵横比的先进技术的开口。在许多化学气相沉积(CVD)工艺中，与含硅前体和含氧气体一起使用等离子体以在开口表面上直接形成氧化硅。这些基于等离子体的CVD工艺在沉积时形成氧化硅；然而，它们不充分地填充高纵横比的间隙。
改善填充的一种可选方法涉及在沉积时使用可流动介电材料代替常规氧化硅。正如其名所暗示的，可流动介电材料可流动以填充间隙中的空隙。通常，将各种化学物质添加至含硅前体以允许沉积的膜流动。在一些实例中，添加氮氢键合物。在沉积可流动膜之后，将其固化，然后退火以去除添加的化学物质从而形成氧化硅。当去除添加的化学物质时，可流动膜致密并收缩。在高达1200摄氏度的高温下将可流动膜固化和退火很长时间，时间为总共30小时或更多。固化和退火显著降低半导体制造工艺的剩余部分允许的热预算。此外，即使使用高温固化和退火工艺，诸如可流动膜的湿蚀刻速率的机械性质随膜深度而变化。
本发明的各个方面涉及结构以及使用较低温度固化和退火工艺形成可流动膜的方法，同时改善可流动膜的机械性能(例如，湿蚀刻速率)。
图1是根据一些实施例，使用可流动化学气相沉积(FCVD)工艺形成可流动膜的工艺的工艺流程图。工艺从提供含硅前体至加工区开始，加工区诸如存在衬底/晶圆的加工室(步骤10)。在一些实施例中，含硅前体为聚硅氮烷。聚硅氮烷是具有按照交替顺序由硅和氮原子组成的基础结构的聚合物。
在聚硅氮烷中，每个硅原子通常结合两个氮原子，或者每个氮原子结合两个硅原子，使得这些可被主要地描述为通式[R1R2Si-NR3]n的分子链。R1-R3可为氢原子或有机取代基。当只存在氢原子作为取代基时，将聚合物称为全氢聚硅氮烷[H2Si-NH]n。如果有机取代基结合至硅和/或氮，则将化合物称为有机聚硅氮烷。
在一些实施例中，含硅前体为甲硅烷基胺，诸如三甲硅烷基胺(TSA)、二甲硅烷基胺(DSA)或其组合。一种或多种载气也可与含硅前体包含在一起。载气可包括氦气、氩气、氮气(N2)等或其组合。
接下来，将含氮前体提供至加工区(步骤12)。在一些实施例中，含氮前体包括NH3、N2等或其组合。在一些实施例中，在位于加工区外部的远程等离子体系统(RPS)中将含氮前体活化并将其运输至加工区中。诸如O2的氧源气体等可与含氮前体包含在一起。此外，诸如H2、N2、He等或其组合的载气可与含氮前体包含在一起。
在加工区中，含硅前体和含氮前体混合并反应以在存在于加工区中的沉积衬底/晶圆上沉积包含硅和氮的膜。在一些实施例中，沉积的膜具有可流动特性。形成的可流动性质允许膜流至位于衬底/晶圆的沉积表面上的狭窄的间隙沟槽和其他结构内。
在沉积含硅和氮的膜之后，可在两步紫外线(UV)辅助固化工艺(步骤14和16)中将膜固化。在一些实施例中，两步UV辅助固化工艺的一步或两步包括在含氧环境中固化膜。固化工艺可增加膜中氧的浓度同时降低膜中氮和氢的浓度。可将晶圆/衬底移动至具有UV光源(例如，UV灯)的不同的区/室，或者在一些实施例中，目前的加工区可包括UV光源。
在一个实施例中，两步UV辅助固化工艺的第一步骤(步骤14)包括提供诸如O2、O3等或其组合的含氧气体和诸如He、Ar等或其组合的高导热气体至晶圆/衬底上的可流动膜。在该实施例中，固化工艺的第一步具有小于100℃的固化温度。可使用全光谱(例如，约200nm至约1000nm)UV光源辅助固化工艺。可将固化工艺的第一步实施约1分钟至约10分钟的持续时间。
在一个实施例中，两步UV辅助固化工艺的第二步骤(步骤16)包括提供诸如He、Ar等或其组合的高导热载气至晶圆/衬底上的可流动膜。在该实施例中，固化工艺的第二步具有小于100℃的固化温度并且可使用全光谱UV光源辅助。可将固化工艺的第二步实施约1分钟至约10分钟的持续时间。
在可流动膜的两个固化步骤期间使用UV光源有助于导致更多的Si-Si和Si-O交联，这提高可流动膜的机械性质。UV光源通过帮助断裂Si-N键和Si-H键以形成Si-Si键和Si-O键实现该目的。通过具有在固化工艺期间以及在热退火工艺之前改进的可流动膜的机械性质，随后的热退火工艺可使用更低温度，这允许针对半导体制造工艺的剩余部分的更高的热预算。
在另一个实施例中，两步UV辅助固化工艺的第一步与上述实施例类似，除了使用的UV光源为部分光谱而不是全光谱之外。在该实施例中，第一步使用具有从约300nm至约600nm的波长的UV光源。该实施例可使用诸如涂金窗口的涂层窗口滤波器以过滤掉在期望的波长范围之外的UV光的波长。该300nm至600nm UV固化工艺是适当的波长范围以建立最摇摆(dangling)Si键并将它们转化为Si-Si和Si-O键。在一个实施例中，具有约300nm至约600nm的波长的UV光的透射百分比大于总UV透射的约85％并且具有该范围之外的波长的UV光的透射百分比小于总UV透射的约5％。
在该实施例中，两步UV辅助固化工艺的第二步与上述实施例类似，除了使用的UV光源为部分光谱而不是全光谱之外。在该实施例中，第二步使用具有小于400nm的波长的UV光源。该实施例可使用诸如涂金窗口的涂层窗口滤波器以过滤掉在期望的波长范围之外的UV光的波长。该小于400nm UV固化工艺是适当的波长范围以进一步帮助Si-O网络交联。在一个实施例中，具有小于约400nm的波长的UV光的透射百分比大于总UV透射的约85％并且具有该范围之外的波长的UV光的透射百分比小于总UV透射的约5％。如上所述，增加的Si-O交联改善诸如膜的湿蚀刻速率的机械性质。
固化工艺随后是退火工艺(步骤18)。在一些实施例中，可在小于600℃的温度下实施退火工艺。退火工艺可为湿或干退火。可将退火工艺实施约1小时至约10小时的持续时间。在一些实施例中，固化工艺和退火工艺将包含硅和氮的沉积的膜转化为氧化硅膜。在一个实施例中，在固化工艺和退火工艺之后，膜基本上由硅和氧组成。
如上所述，在退火工艺之前，两步UV辅助固化工艺改善膜的机械性质。通过在固化工艺之后使可流动膜的机械性质改进，随后的热退火工艺可使用更低的温度，这允许更高的热预算用于半导体制造工艺的剩余部分。例如，发现公开的工艺将氢氟酸浸渍工艺的湿蚀刻速率提高10％以上。该湿蚀刻速率的提高既是更可控的湿蚀刻速率而且随湿蚀刻速率的膜深度变化不大。
上述公开的形成可流动膜的FCVD方法可用于在诸如鳍式场效应晶体管(FinFET)或其他半导体器件的金属-氧化物-半导体场效应晶体管(MOSFET)中形成浅沟槽隔离(STI)区和/或层间电介质(ILD)。
根据各个实施例提供FinFET及其形成方法。示出了形成FinFET的中间阶段。本文讨论的一些实施例在使用后栅极工艺形成的FinFET的上下文中讨论。在其他实施例中，可使用前栅极工艺。而且，一些实施例涉及用于诸如平面FET的平面器件的各个方面。讨论了实施例的一些变化。本领域技术人员容易理解可对其他实施例的范围内涉及的实施例实施其他修改。尽管按照特殊顺序讨论了方法实施例，但可按照任何逻辑顺序实施各个其他方法实施例并且所述方法实施例可包括本文描述的更少或更多的步骤。
图2示出三维视图形式的FinFET 30的实例。FinFET 30包括在衬底32上的鳍36。衬底32包括隔离区34，并且鳍36突出在相邻隔离区34之上并从相邻隔离区34之间突出。栅极电介质38沿着鳍36的侧壁并在鳍36的顶面上方，且栅电极40在栅极电介质38上方。源极/漏极区42和44设置在鳍36的相对于栅极电介质38和栅电极40的相对两侧。图2还示出了在后续图中使用的参考截面。截面A-A穿过FinFET 30的沟道、栅极电介质38和栅电极40。截面B/C-B/C垂直于截面A-A并且沿着鳍36的纵轴并且在例如，源极/漏极区42和44之间的电流方向上。为了清楚，随后的图是指这些参考截面。
图3至图15C是根据示例性实施例，制造FinFET的中间阶段的截面图，并且图16是图3至图15C中示出的工艺的工艺流程图。图2至图7示出图2中示出的参考截面A-A，除了多个FinFET之外。在图8A至图15C中，沿着类似的截面A-A示出以“A”符号结尾的图；沿着类似的截面B/C-B/C并且在衬底上的第一区中示出以“B”符号结尾的图；且沿着类似的截面B/C-B/C并且在衬底上的第二区中示出以“C”符号结尾的图。
图3示出衬底50。衬底50可为诸如块状半导体、绝缘体上半导体(SOI)衬底等的半导体衬底，其可为掺杂(例如，具有p-型或n-型掺杂剂)或无掺杂的。衬底50可为诸如硅晶圆的晶圆。通常，SOI衬底包括在绝缘体层上形成的半导体材料的层。例如，绝缘体层可为埋氧(BOX)层、氧化硅层等。在通常为硅或玻璃衬底的衬底上提供绝缘体层。还可使用诸如多层或梯度衬底的其他衬底。在一些实施例中，衬底50的半导体材料可包括硅；锗；包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟的化合物半导体；包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP的合金半导体；或其组合。
衬底50具有第一区50B和第二区50C。第一区50B(其相应于随后以“B”结尾的图)可用于形成诸如NMOS晶体管的n-型器件(诸如n-型FinFET)。第二区50C(其相应于随后以“C”结尾的图)可用于形成诸如PMOS晶体管的p-型器件(诸如p-型FinFET)。
图4和图5示出形成鳍52和在相邻鳍52之间形成隔离区54。在图4和在步骤200中，在衬底50中形成鳍52。在一些实施例中，可通过在衬底50中蚀刻沟槽而在衬底50中形成鳍52。蚀刻可为诸如反应离子蚀刻(RIE)、中性束蚀刻(NBE)等或其组合的任何可接受的蚀刻工艺。蚀刻可为各向异性的。
在图5和步骤202中，在相邻鳍52之间形成绝缘材料54以形成隔离区54。绝缘材料54可为氧化物，诸如氧化硅、氮化物等或其组合。在一个实施例中，绝缘材料54为通过上述图1和相应段落中描述的FCVD方法形成的可流动膜。在一些实施例中，可通过高密度等离子体化学气相沉积(HDP-CVD)等或其组合形成绝缘材料54。可使用通过任何可接受工艺形成的其他绝缘材料。在示出的实施例中，绝缘材料54为通过图1的FCVD工艺形成的氧化硅。一旦形成绝缘材料，就实施退火工艺。可将绝缘材料54称为隔离区54。此外，在图5和步骤204中，诸如化学机械抛光(CMP)的平坦化工艺可去除任何过多的绝缘材料54并且形成共面的隔离区54的顶面和鳍52的顶面。
在图6和步骤206中，例如，使隔离区54凹进以形成浅沟槽隔离(STI)区54。使隔离区54凹进使得在第一区50B中和在第二区50C中的鳍56从相邻隔离区54之间突出。此外，隔离区54的顶面可具有如示出的平坦表面、凸面、凹面(诸如凹陷)或其组合。可通过适当的蚀刻将隔离区54的顶面形成为平坦、凸面和/或凹面。可使用适当的蚀刻工艺使隔离区54凹进，诸如对隔离区54的材料有选择性的蚀刻工艺。例如，可使用采用蚀刻或应用材料SICONI工具或稀释的氢氟酸(dHF)的化学氧化物去除。
本领域技术人员容易理解，关于图3至图6描述的工艺仅仅是如何形成鳍56的一个实例。在其他实施例中，可在衬底50的顶面上方形成介电层；可穿过介电层蚀刻沟槽；可在沟槽中外延生长同质外延结构；并且可使介电层凹进使得同质外延结构从介电层突出以形成鳍。仍在其他实施例中，异质外延结构可用于鳍。例如，可使图5中的半导体带52凹进，并且可使不同于半导体带52的材料在它们的位置外延生长。还在另外的实施例中，可在衬底50的顶面上方形成介电层；可穿过介电层蚀刻沟槽；可使用不同于衬底50的材料在沟槽中外延生长异质外延结构；并且可使介电层凹进使得异质外延结构从介电层突出以形成鳍56。在其中外延生长同质外延或异质外延结构的一些实施例中，尽管可同时使用原位和注入掺杂，但可在生长期间将生长的材料原位掺杂，这可避免之前和之后的注入。此外，在NMOS区中外延生长与PMOS区中的材料不同的材料可能是有利的。在各个实施例中，鳍56可包括硅锗(SixGe1-x，其中x可为约0至100)、碳化硅、纯或基本上纯的锗、III-V族化合物半导体、II-VI族化合物半导体等。例如，形成III-V族化合物半导体的可使用的材料包括但不限于InAs、AlAs、GaAs、InP、GaN、InGaAs、InAlAs、GaSb、AlSb、AlP、GaP等。
在图6和步骤208中，可在鳍56、鳍52和/或衬底50中形成适当的阱。例如，可在第一区50B中形成P阱，并且可在第二区50C中形成N阱。
可使用光刻胶或其他掩模(未示出)实现用于不同区50B和50C的不同注入步骤。例如，在第一区50B中的鳍56和隔离区54上方形成光刻胶。将光刻胶图案化以暴露诸如PMOS区的衬底50的第二区50C。可通过使用旋涂技术形成光刻胶并且可使用可接受的光刻技术将所述光刻胶图案化。一旦将光刻胶图案化，就在第二区50C中实施n-型杂质注入，并且光刻胶可充当掩模以基本上防止n-型杂质被注入至诸如NMOS区的第一区50B中。n-型杂质可为注入至第一区中的磷、砷等，磷、砷等达到等于或小于1018cm-3的浓度，诸如约1017cm-3至约1018cm-3。在注入后，例如通过可接受的灰化工艺将光刻胶去除。
在第二区50C的注入之后，在第二区50C中的鳍56和隔离区54上方形成光刻胶。将光刻胶图案化以暴露诸如NMOS区的衬底50的第一区50B。可通过使用旋涂技术形成光刻胶并且可使用可接受的光刻技术将所述光刻胶图案化。一旦将光刻胶图案化，就可在第一区50B中实施p-型杂质注入，并且光刻胶可充当掩模以基本上防止p-型杂质被注入至诸如PMOS区的第二区中。p-型杂质可为注入至第一区中的硼、BF2等，硼、BF2等达到等于或小于1018cm-3的浓度，诸如约1017cm-3至约1018cm-3。在注入后，例如通过可接受的灰化工艺将光刻胶去除。
在第一区50B和第二区50C的注入后，可实施退火以活化被注入的p-型和n-型杂质。注入可在例如NMOS区的第一区50B中形成p-阱，并在例如PMOS区的第二区50C中形成n-阱。在一些实施例中，尽管可同时使用原位和注入掺杂，但可在生长期间原位掺杂外延鳍的生长的材料，这可避免注入。
在图7和步骤210中，在鳍56上形成伪介电层58。伪介电层58可为例如，氧化硅、氮化硅或其组合等，并且可根据可接受的技术沉积或热生长。在伪介电层58上方形成伪栅极层60，并在伪栅极层60上方形成掩模层62。可在伪介电层58上方沉积伪栅极层60，然后诸如通过CMP将伪栅极层60平坦化。可在伪栅极层60上方沉积掩模层62。例如，伪栅极层60可由多晶硅制成，尽管还可使用对隔离区54的蚀刻具有高蚀刻选择性的其他材料。例如，掩模层62可包括氮化硅等。在该实例中，单个伪栅极层60和单个掩模层62形成为跨过第一区50B和第二区50C。在其他实施例中，可在第一区50B和第二区50C中形成单独的伪栅极层，并且可在第一区50B和第二区50C中形成单独的掩模层。
在图8A、图8B和图8C以及继续在步骤210中，可使用可接受的光刻和蚀刻技术将掩模层62图案化以形成第一区50B中的掩模72(如图8B示出的)和第二区50C中的掩模78(如图8C示出的)。然后，可通过可接受的蚀刻技术将掩模72和78的图案转印至伪栅极层60和伪介电层58以形成第一区50B中的伪栅极70和第二区50C中的伪栅极76。伪栅极70和76覆盖鳍56的各个沟道区。伪栅极70和76还可具有纵向方向，所述纵向方向基本上垂直于各相应的外延鳍的纵向。
在图9A、图9B和图9C以及步骤212中，可在各个伪栅极70和76和/或鳍56的暴露表面上形成栅极密封间隔件80。热氧化或沉积，以及随后的各向异性蚀刻可形成栅极密封间隔件80。
在步骤214中，可实施用于轻掺杂源极/漏极(LDD)区的注入。与上述图6中讨论的注入类似，可在例如NMOS区的第一区50B上方形成诸如光刻胶的掩模，同时暴露例如PMOS区的第二区50C，并且可将p-型杂质注入至第二区50C中的暴露的鳍56内。然后，可将掩模去除。随后，可在第二区50C上方形成诸如光刻胶的掩模，同时暴露第一区50B，并且可将n-型杂质注入至第一区50B中的暴露的鳍56内。然后，可将掩模去除。n-型杂质可为前面讨论的任何n-型杂质，并且p-型杂质可为前面讨论的任何p-型杂质。轻掺杂源极/漏极区可具有约1015cm-3至约1016cm-3的杂质的浓度。退火可用于活化注入的杂质。
此外，在图9A、图9B和图9C以及在步骤216中，在鳍56中形成外延的源极/漏极区82和84。在第一区50B中，在鳍56中形成外延的源极/漏极区82，使得每个伪栅极70设置在外延的源极/漏极区82的各个相邻配对之间。在一些实施例中，外延的源极/漏极区82可延伸至鳍52中。在第二区50C中，在鳍56中形成外延的源极/漏极区84，使得每个伪栅极76设置在外延的源极/漏极区84的各个相邻配对之间。在一些实施例中，外延的源极/漏极区84可延伸至鳍52中。
可通过掩蔽诸如PMOS区的第二区50C形成例如NMOS区的第一区50B中的外延源极/漏极区82，并且在第一区50B中共形沉积伪间隔件层，随后各向异性蚀刻以沿着第一区50B中的伪栅极70和/或栅极密封间隔件80的侧壁形成伪栅极间隔件(未示出)。然后，蚀刻第一区50B中的外延鳍的源极/漏极区以形成凹槽。在凹槽中外延生长第一区50B中的外延的源极/漏极区82。外延的源极/漏极区82可包括诸如适用于n-型FinFET的任何可接受的材料。例如，如果鳍56为硅，则外延的源极/漏极区82可包括硅、SiC、SiCP、SiP等。外延的源极/漏极区82可具有从鳍56的各个表面凸起的表面并且可具有刻面(facets)。随后，例如，通过蚀刻将第一区50B中的伪栅极间隔件去除，同样去除第二区50C中的掩模。
可通过掩蔽例如NMOS区的第一区50B形成例如PMOS区的第二区50C中的外延的源极/漏极区84，并且在第二区50C中共形沉积伪间隔件层，随后各向异性蚀刻以沿着第二区50C中的伪栅极76和/或栅极密封间隔件80的侧壁形成伪栅极间隔件(未示出)。然后，将第二区50C中的外延鳍的源极/漏极区蚀刻以形成凹槽。在凹槽中外延生长第二区50C中的外延的源极/漏极区84。外延的源极/漏极区84可包括诸如适用于p-型FinFET的任何可接受的材料。例如，如果鳍56为硅，则外延源极/漏极区84可包括SiGe、SiGeB、Ge、GeSn等。外延的源极/漏极区84可具有从鳍56的各个表面凸起的表面并且可具有刻面(facets)。随后，例如，通过蚀刻将第二区50C中的伪栅极间隔件去除，同样去除第一区50B中的掩模。
在图10A、图10B和图10C以及步骤218中，沿着伪栅极70和76的侧壁在栅极密封间隔件80上形成栅极间隔件86。可通过共形沉积材料且随后各向异性蚀刻材料形成栅极间隔件86。栅极间隔件86的材料可为氮化硅、SiCN、其组合等。
与前面对形成轻掺杂源极/漏极区讨论的工艺类似，可将外延的源极/漏极区82和84和/或外延鳍注入掺杂剂以形成源极/漏极区，随后退火。源极/漏极区可具有在约1019cm-3和约1021cm-3之间的杂质浓度。例如NMOS区的第一区50B中的源极/漏极区的n-型杂质可为前面讨论的任何n-型杂质，并且例如PMOS区的第二区50C中的源极/漏极区的p-型杂质可为前面讨论的任何p-型杂质。在其他实施例中，可在生长期间原位掺杂外延源极/漏极区82和84。
在图11A、图11B和图11C以及步骤220中，在图10A、图10B和图10C中示出的结构上方沉积ILD88。在一个实施例中，ILD 88为通过上述图1和相应段落中描述的FCVD方法形成的可流动膜。在一些实施例中，ILD 88由诸如磷-硅酸盐玻璃(PSG)、硼-硅酸盐玻璃(BSG)、硼-掺杂磷-硅酸盐玻璃(BPSG),未掺杂的硅酸盐玻璃(USG)等的介电材料形成，并且可通过诸如化学气相沉积(CVD)或等离子体增强CVD(PECVD)的任何适当方法沉积。
在图12A、图12B和图12C以及步骤222中，可实施诸如CMP的平坦化工艺以使ILD 88的顶面与伪栅极70和76的顶面齐平。CMP还可去除伪栅极70和76上的掩模72和78。因此，通过ILD 88暴露伪栅极70和76的顶面。
在图13A、图13B和图13C以及步骤224中，在蚀刻步骤(多个蚀刻步骤)中去除伪栅极70和76、栅极密封间隔件80以及位于伪栅极70和76正下方的伪介电层58的部分，以便形成凹槽90。每个凹槽90暴露各个鳍56的沟道区。每个沟道区设置在外延源极/漏极区82和84的相邻配对之间。在去除期间，当蚀刻伪栅极70和76时，伪介电层58可用作蚀刻停止层。然后，在去除伪栅极70和76之后，可将伪介电层58和栅极密封间隔件80去除。
在图14A、图14B和图14C以及步骤226中，形成栅极介电层92和96以及栅电极94和98以用于替换栅极。在凹槽90中共形沉积栅极介电层92和96，诸如在鳍56的顶面和侧壁上和在栅极间隔件86的侧壁上，以及在ILD88的顶面上。根据一些实施例，栅极介电层92和96包括氧化硅、氮化硅或其多层。在其他实施例中，栅极介电层92和96包括高-k介电材料，并且在这些实施例中，栅极介电层92和96可具有大于约7.0的k值，并且可包括Hf、Al、Zr、La、Mg、Ba、Ti、Pb的金属氧化物或硅酸盐及其组合。栅极介电层92和96的形成方法可包括分子束沉积(MBD)、原子层沉积(ALD)、PECVD等。
接下来，分别在栅极介电层92和96上方沉积栅电极94和98，并且填充凹槽90的剩余部分。栅电极94和98可由诸如TiN、TaN、TaC、Co、Ru、Al、其组合或其多层的包含金属的材料制成。在填充栅电极94和98之后，在步骤228中，可实施诸如CMP的平坦化工艺以去除栅极介电层92和96以及栅电极94和98的材料的过多的部分，所述过多的部分位于ILD 88的顶面上方。因此，栅电极94和98以及栅极介电层92和96的材料的产生的剩余部分形成产生的FinFET的替换栅极。
栅极介电层92和96的形成可同时发生使得栅极介电层92和96由相同材料制成，并且栅电极94和98的形成可同时发生使得栅电极94和98由相同材料制成。然而，在其他实施例中，可通过不同工艺形成栅极介电层92和96，使得栅极介电层92和96可由不同材料制成，并且可通过不同工艺形成栅电极94和98，使得栅电极94和98可由不同材料制成。当使用不同工艺时，各种掩蔽步骤可用于掩蔽和暴露适当区。
在图15A、图15B以及图15C中，在步骤230中在ILD 88上方沉积ILD100，并且在步骤232中通过ILD 100和ILD 88形成接触件102和104。在一个实施例中，ILD 100为通过上述图1和相应段落中描述的FCVD方法形成的可流动膜。在一些实施例中，ILD 100由诸如PSG、BSG、BPSG、USG等的介电层材料形成，并且可通过诸如CVD和PECVD的任何适当的方法沉积。通过ILD 88和100形成接触件102和104的开口。可使用可接受的光刻和蚀刻技术形成开口。在开口中形成诸如扩散阻挡层、粘合层等的衬垫层和导电材料。衬垫层可包括钛、氮化钛、钽、氮化钽等。导电材料可为铜、铜合金、银、金、钨、铝、镍等。可实施诸如CMP的平坦化工艺以从ILD 100的表面去除过多的材料。在开口中剩余的衬垫层和导电材料形成接触件102和104。可实施退火工艺以分别在外延的源极/漏极区82和84和接触件102和104之间的界面处形成硅化物。将接触件102物理和电连接至外延的源极/漏极区82，并将接触件104物理和电连接至外延的源极/漏极区84。
尽管未明确示出，本领域一般技术人员容易理解，可在图15A、15B和15C中的结构上实施其他加工步骤。例如，可在ILD 100上方形成各个金属间电介质(IMD)和它们相应的金属。
实施例可获得优点。例如，在可流动膜的两个固化步骤期间使用UV光源有助于导致更多的Si-Si和Si-O交联，这提高可流动膜的机械性质。UV光源通过帮助断裂Si-N键和Si-H键以形成Si-Si键和Si-O键实现该目的。通过在固化工艺期间以及在热退火工艺之前使可流动膜的机械性质改进，随后的热退火工艺可使用更低温度，这允许更高的热预算用于半导体制造工艺的剩余部分。通过在固化工艺之后使可流动膜的机械性质改进，随后的热退火工艺可使用更低温度，这允许更高的热预算用于半导体制造工艺的剩余部分。例如，发现公开的工艺将氢氟酸浸渍工艺的湿蚀刻速率提高大于10％。该湿蚀刻速率的提高既是更可控的湿蚀刻速率而且随湿蚀刻速率的膜深度变化不大。
一个实施例是方法，包括在加工区中在衬底上方沉积第一可流动膜，第一可流动膜包括硅和氮；在第一步中在第一温度下使用第一工艺气体和紫外光固化第一可流动膜，第一工艺气体包括氧气，在第二步中在第二温度下使用第二工艺气体和紫外光固化第一可流动膜，第二工艺气体不同于第一工艺气体，以及在第三温度下退火固化的第一可流动膜以将在衬底上方的固化的第一可流动膜转化为氧化硅膜。
另一个实施例是方法，包括在衬底上形成半导体鳍以及衬底上形成隔离区，隔离区包围半导体鳍。形成隔离区还包括在衬底上方沉积第一可流动膜，在两步固化工艺中固化第一可流动膜，其中两个固化步骤都包括紫外光，以及在第一温度下退火固化的第一可流动膜以将衬底上方的固化的第一可流动膜转化为隔离区。
另外的实施例为方法，包括在衬底上形成半导体鳍以及在衬底上形成隔离区，隔离区包括氧化硅膜并且包围半导体鳍。形成隔离区还包括在加工区中在衬底上方沉积第一可流动膜，第一可流动膜包括硅和氮，在第一步中在小于100℃的固化温度下使用第一工艺气体和紫外光固化第一可流动膜，第一工艺气体包括氧气，在第二步中在小于100℃的固化温度下使用第二工艺气体和紫外光固化第一可流动膜，第二工艺气体包括氩气、氦气或其组合，以及在小于600℃的退火温度下退火固化的第一可流动膜以将固化的第一可流动膜转化为氧化硅膜。方法还包括在半导体鳍的顶面和侧壁以及在隔离区的顶面上形成栅极电介质，在栅极电介质上形成栅电极，以及在半导体鳍中形成源极区和漏极区，将栅电极插入在源极区和漏极区之间。
根据本发明的一些实施例，提供了一种方法，包括：在加工区中的衬底上方沉积第一可流动膜，所述第一可流动膜包括硅和氮；在第一步骤中在第一温度下使用第一工艺气体和紫外光固化所述第一可流动膜，所述第一工艺气体包括氧气；在第二步骤中在第二温度下使用第二工艺气体和紫外光固化所述第一可流动膜，所述第二工艺气体不同于所述第一工艺气体；以及在第三温度下退火所述固化的第一可流动膜以在所述衬底上方将所述固化的第一可流动膜转化为氧化硅膜，
在上述方法中，所述第二工艺气体包括氩气、氦气或它们的组合。
在上述方法中，所述第一温度小于100℃，并且其中，所述第二温度小于100℃。
在上述方法中，所述第三温度小于600℃。
在上述方法中，用于固化的第一步骤的所述紫外光为全光谱紫外光，并且其中，用于固化的第二步骤的所述紫外光为全光谱紫外光。
在上述方法中，用于固化的第一步骤的所述紫外光为具有从约300nm至约600nm的范围的波长的部分光谱紫外光，并且其中，用于固化的第二步骤的所述紫外光为具有小于约400nm的波长的部分光谱紫外光。
在上述方法中，在所述衬底上方沉积所述第一可流动膜还包括：提供含硅前体至所述加工区内；以及提供含氮前体至所述加工区内，在所述加工区中所述含氮前体与所述含硅前体反应以在所述衬底上方沉积所述第一可流动膜。
在上述方法中，所述氧化硅膜基本上由硅和氧组成。
在上述方法中，所述衬底包括从所述衬底延伸的半导体鳍，所述氧化硅膜包围所述半导体鳍以形成隔离区。
根据本发明的另一些实施例，还提供了一种方法，包括：在衬底上形成半导体鳍；在所述衬底上形成隔离区，所述隔离区包围所述半导体鳍，形成所述隔离区还包括：在所述衬底上方沉积第一可流动膜；在两步固化工艺中固化所述第一可流动膜，其中，两个固化步骤都包括紫外光；以及在第一温度下退火所述固化的第一可流动膜以在所述衬底上方将所述固化的第一可流动膜转化为所述隔离区。
在上述方法中，还包括：在所述半导体鳍的顶面和侧壁上以及在所述隔离区的顶面上形成栅极电介质；以及在所述栅极电介质上形成栅电极。
在上述方法中，还包括：在所述半导体鳍中形成源极区和漏极区，将所述栅电极插入在所述源极区和所述漏极区之间；在所述栅电极、所述半导体鳍、所述源极区和所述漏极区上方形成层间电介质，形成所述层间电介质还包括：在所述栅电极、所述半导体鳍、所述源极区和所述漏极区上方沉积第二可流动膜；在两步固化工艺中固化所述第二可流动膜，其中，两个固化步骤都包括紫外光；以及在所述第一温度下退火所述固化的第二可流动膜以在所述栅电极、所述半导体鳍、所述源极区和所述漏极区上方将所述固化的第二可流动膜转化为所述层间电介质。
在上述方法中，在两步固化工艺中固化所述第一可流动膜还包括在第二温度下固化所述第一可流动膜，所述第二温度小于100℃。
在上述方法中，所述第一温度小于600℃。
在上述方法中，用于固化所述第一可流动膜的第一步骤的所述紫外光为全光谱紫外光，并且其中，用于固化所述第一可流动膜的第二步骤的所述紫外光为全光谱紫外光。
在上述方法中，用于固化的第一步骤的所述紫外光为具有从约300nm至约600nm的范围的波长的部分光谱紫外光，并且其中，用于固化的第二步骤的所述紫外光为具有小于约400nm的波长的部分光谱紫外光。
在上述方法中，固化所述第一可流动膜的第一步骤还包括含氧气体，并且其中，固化所述第一可流动膜的第二步骤还包括氩气、氦气或它们的组合。
根据本发明的又一些实施例，还提供了一种方法，包括：在衬底上形成半导体鳍；在所述衬底上形成隔离区，所述隔离区包括氧化硅膜并且包围所述半导体鳍，形成所述隔离区还包括：在衬底上方沉积第一可流动膜，所述第一可流动膜包括硅和氮；在第一步骤中在小于100℃的固化温度下使用第一工艺气体和紫外光固化所述第一可流动膜，所述第一工艺气体包括氧气；在第二步骤中在小于100℃的固化温度下使用第二工艺气体和紫外光固化所述第一可流动膜，所述第二工艺气体包括氩气、氦气或它们的组合；以及在小于600℃的退火温度下退火所述固化的第一可流动膜以将所述固化的第一可流动膜转化为所述氧化硅膜；在所述半导体鳍的顶面和侧壁上以及所述隔离区的顶面上形成栅极电介质；在所述栅极电介质上形成栅电极；以及在所述半导体鳍中形成源极区和漏极区，将所述栅电极插入在所述源极区和所述漏极区之间。
在上述方法中，用于固化的第一步骤的所述紫外光为全光谱紫外光，并且其中，用于固化的第二步骤的所述紫外光为全光谱紫外光。
在上述方法中，用于固化的第一步骤的所述紫外光为具有从约300nm至约600nm的范围的波长的部分光谱紫外光，并且其中，用于固化的第二步骤的所述紫外光为具有小于约400nm的波长的部分光谱紫外光。
上面论述了若干实施例的部件，使得本领域技术人员可以更好地理解本发明的各个方面。本领域技术人员应该理解，他们可以很容易地使用本发明作为基础来设计或更改其他用于达到与本文所介绍实施例相同的目的和/或实现相同优点的工艺和结构。本领域技术人员也应该意识到，这些等效结构并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。

Claims (10)

1.一种方法，包括：
在加工区中的衬底上方沉积第一可流动膜，所述第一可流动膜包括硅和氮；
在第一步骤中在第一温度下使用第一工艺气体和紫外光固化所述第一可流动膜，所述第一工艺气体包括氧气；
在第二步骤中在第二温度下使用第二工艺气体和紫外光固化所述第一可流动膜，所述第二工艺气体不同于所述第一工艺气体；以及
在第三温度下退火所述固化的第一可流动膜以在所述衬底上方将所述固化的第一可流动膜转化为氧化硅膜。
2.根据权利要求1所述的方法，其中，所述第二工艺气体包括氩气、氦气或它们的组合。
3.根据权利要求1所述的方法，其中，所述第一温度小于100℃，并且其中，所述第二温度小于100℃。
4.根据权利要求1所述的方法，其中，所述第三温度小于600℃。
5.根据权利要求1所述的方法，其中，用于固化的第一步骤的所述紫外光为全光谱紫外光，并且其中，用于固化的第二步骤的所述紫外光为全光谱紫外光。
6.根据权利要求1所述的方法，其中，用于固化的第一步骤的所述紫外光为具有从约300nm至约600nm的范围的波长的部分光谱紫外光，并且其中，用于固化的第二步骤的所述紫外光为具有小于约400nm的波长的部分光谱紫外光。
7.根据权利要求1所述的方法，其中，在所述衬底上方沉积所述第一可流动膜还包括：
提供含硅前体至所述加工区内；以及
提供含氮前体至所述加工区内，在所述加工区中所述含氮前体与所述含硅前体反应以在所述衬底上方沉积所述第一可流动膜。
8.根据权利要求1所述的方法，其中，所述氧化硅膜基本上由硅和氧组成。
9.一种方法，包括：
在衬底上形成半导体鳍；
在所述衬底上形成隔离区，所述隔离区包围所述半导体鳍，形成所述隔离区还包括：
在所述衬底上方沉积第一可流动膜；
在两步固化工艺中固化所述第一可流动膜，其中，两个固化步骤都包括紫外光；以及
在第一温度下退火所述固化的第一可流动膜以在所述衬底上方将所述固化的第一可流动膜转化为所述隔离区。
10.一种方法，包括：
在衬底上形成半导体鳍；
在所述衬底上形成隔离区，所述隔离区包括氧化硅膜并且包围所述半导体鳍，形成所述隔离区还包括：
在衬底上方沉积第一可流动膜，所述第一可流动膜包括硅和氮；
在第一步骤中在小于100℃的固化温度下使用第一工艺气体和紫外光固化所述第一可流动膜，所述第一工艺气体包括氧气；
在第二步骤中在小于100℃的固化温度下使用第二工艺气体和紫外光固化所述第一可流动膜，所述第二工艺气体包括氩气、氦气或它们的组合；以及
在小于600℃的退火温度下退火所述固化的第一可流动膜以将所述固化的第一可流动膜转化为所述氧化硅膜；
在所述半导体鳍的顶面和侧壁上以及所述隔离区的顶面上形成栅极电介质；
在所述栅极电介质上形成栅电极；以及
在所述半导体鳍中形成源极区和漏极区，将所述栅电极插入在所述源极区和所述漏极区之间。
CN201610063826.1A 2015-08-21 2016-01-29 可流动膜和形成可流动膜的方法 Pending CN106469643A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/832,565 US9728402B2 (en) 2015-08-21 2015-08-21 Flowable films and methods of forming flowable films
US14/832,565 2015-08-21

Publications (1)

Publication Number Publication Date
CN106469643A true CN106469643A (zh) 2017-03-01

Family

ID=58158560

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610063826.1A Pending CN106469643A (zh) 2015-08-21 2016-01-29 可流动膜和形成可流动膜的方法

Country Status (2)

Country Link
US (1) US9728402B2 (zh)
CN (1) CN106469643A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116093017A (zh) * 2023-03-07 2023-05-09 长鑫存储技术有限公司 半导体加工方法及系统

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9831098B2 (en) * 2015-07-13 2017-11-28 GlobalFoundries, Inc. Methods for fabricating integrated circuits using flowable chemical vapor deposition techniques with low-temperature thermal annealing
US20220375747A1 (en) * 2021-05-20 2022-11-24 Applied Materials, Inc. Flowable CVD Film Defect Reduction
US11901219B2 (en) * 2021-08-19 2024-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming semiconductor device structures

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7667271B2 (en) 2007-04-27 2010-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistors
US7651959B2 (en) * 2007-12-03 2010-01-26 Asm Japan K.K. Method for forming silazane-based dielectric film
US7910453B2 (en) 2008-07-14 2011-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Storage nitride encapsulation for non-planar sonos NAND flash charge retention
US8449942B2 (en) 2009-11-12 2013-05-28 Applied Materials, Inc. Methods of curing non-carbon flowable CVD films
US8528224B2 (en) * 2009-11-12 2013-09-10 Novellus Systems, Inc. Systems and methods for at least partially converting films to silicon oxide and/or improving film quality using ultraviolet curing in steam and densification of films using UV curing in ammonia
US8310013B2 (en) 2010-02-11 2012-11-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a FinFET device
US8399931B2 (en) 2010-06-30 2013-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Layout for multiple-fin SRAM cell
US8729627B2 (en) 2010-05-14 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel integrated circuit devices
US8816444B2 (en) 2011-04-29 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. System and methods for converting planar design to FinFET design
US8466027B2 (en) 2011-09-08 2013-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Silicide formation and associated devices
US8723272B2 (en) 2011-10-04 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of manufacturing same
US8377779B1 (en) 2012-01-03 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of manufacturing semiconductor devices and transistors
US8735993B2 (en) 2012-01-31 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET body contact and method of making same
US8785285B2 (en) 2012-03-08 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US8716765B2 (en) 2012-03-23 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US8860148B2 (en) 2012-04-11 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for FinFET integrated with capacitor
US8736056B2 (en) 2012-07-31 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Device for reducing contact resistance of a metal
US8823065B2 (en) 2012-11-08 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US8772109B2 (en) 2012-10-24 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for forming semiconductor contacts
US9349837B2 (en) * 2012-11-09 2016-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Recessing STI to increase Fin height in Fin-first process
US9236300B2 (en) 2012-11-30 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs in SRAM cells and the method of forming the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116093017A (zh) * 2023-03-07 2023-05-09 长鑫存储技术有限公司 半导体加工方法及系统

Also Published As

Publication number Publication date
US9728402B2 (en) 2017-08-08
US20170053798A1 (en) 2017-02-23

Similar Documents

Publication Publication Date Title
US11854811B2 (en) FinFET device and method of forming
US10163903B2 (en) FETS and methods of forming FETS
KR102072031B1 (ko) 핀 전계-효과 트랜지스터 디바이스 및 방법
US10134638B2 (en) FETS and methods of forming FETS
KR102302516B1 (ko) 반도체 디바이스 및 방법
TWI579925B (zh) 半導體結構及其製造方法
US11411113B2 (en) FinFETs and methods of forming FinFETs
US11594618B2 (en) FinFET devices and methods of forming
US20180145131A1 (en) Semiconductor Device and Method
CN107424932A (zh) FinFET结构及其形成方法
KR102270503B1 (ko) 반도체 디바이스 및 방법
US11594410B2 (en) Treatment for adhesion improvement
US10354923B2 (en) Semiconductor device and method for atomic layer deposition of a dielectric over a substrate
CN108122983A (zh) 用于制造多栅极晶体管的工艺和产生的结构
TWI725557B (zh) 半導體裝置的製造方法
US20240153828A1 (en) Semiconductor Device and Method
US11682711B2 (en) Semiconductor device having multi-layered gate spacers
CN106469643A (zh) 可流动膜和形成可流动膜的方法
KR102549844B1 (ko) 반도체 디바이스 및 방법
CN109119376A (zh) 半导体装置的制造方法
US20220359756A1 (en) FinFETs and Methods of Forming FinFETs
TWI782402B (zh) 半導體裝置及其製造方法
US20230268416A1 (en) Semiconductor Devices and Methods of Manufacture
US20240087947A1 (en) Semiconductor device and method of manufacturing
TW202230610A (zh) 半導體裝置及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170301

WD01 Invention patent application deemed withdrawn after publication