CN106468854A - 掩膜及其制造方法 - Google Patents

掩膜及其制造方法 Download PDF

Info

Publication number
CN106468854A
CN106468854A CN201510859794.1A CN201510859794A CN106468854A CN 106468854 A CN106468854 A CN 106468854A CN 201510859794 A CN201510859794 A CN 201510859794A CN 106468854 A CN106468854 A CN 106468854A
Authority
CN
China
Prior art keywords
mask
thickness
state
doped substrate
mask state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510859794.1A
Other languages
English (en)
Other versions
CN106468854B (zh
Inventor
许倍诚
连大成
刘姿伶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN106468854A publication Critical patent/CN106468854A/zh
Application granted granted Critical
Publication of CN106468854B publication Critical patent/CN106468854B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/54—Absorbers, e.g. of opaque materials
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/76—Patterning of masks by imaging
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/60—Substrates
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/80—Etching

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

本发明公开一种掩膜及其制造方法，掩膜包括具有第一区域、第二区域及第三区域的掺杂基板。掺杂基板在第一区域中具有第一厚度以界定第一掩膜状态及在第二区域中具有第二厚度以界定第二掩膜状态。第二厚度与第一厚度不同。掩膜亦包括第三区域上方所安置的吸光材料层以界定边缘区域。掺杂基板有效率地耗散累积充电以减少蚀刻形貌畸变，此展示出对晶圆印刷方法中所使用的掩膜的聚焦深度及掩膜误差增强因子的改良。

Description

掩膜及其制造方法
技术领域
本发明涉及一种掩膜及其制造方法。
背景技术
近来，集成电路(integrated circuit；IC)工业经历快速增长。在集成电路设计及材料领域中的科技进步产生了多个集成电路世代，其中每一世代皆具有比上一世代更小且更为复杂的电路。在集成电路衍变过程中，功能密度(亦即，单位芯片面积中的内连接装置的数量)大致地增加，而几何形状尺寸(亦即，可使用工艺产生的最小元件(或线路))减小。
此体积缩小的过程可以增加生产效率并降低关联成本。此体积缩小亦增加了集成电路处理及制造的复杂性。为了实现此等进步，需要集成电路处理及制造中的类似发展。一个方面为微影掩膜制造。尽管现有的集成电路装置制造方法已大致上适用于所欲目的，但仍尚未满足全部方面的需求。举例而言，在掩膜制造过程中，如何减少干式蚀刻工艺中所诱发的充电效应的挑战仍有许多问题。
发明内容
本发明的部分实施方式提供一种掩膜，包括掺杂基板以及吸光材料层。掺杂基板具有第一区域、第二区域及第三区域。掺杂基板在第一区域中具有第一厚度以界定第一掩膜状态及在第二区域中具有第二厚度以界定第二掩膜状态。第二厚度与第一厚度不同。吸光材料层设置于第三区域上方以界定边缘区域。
本发明的部分实施方式提供一种掩膜，包括掺杂透明基板以及吸光材料层。掺杂透明基板具有第一掩膜状态及第二掩膜状态，第二掩膜状态与第一掩膜状态不同。第一掩膜状态具有掺杂透明基板的第一厚度及第二掩膜状态具有掺杂透明基板的第二厚度，第二厚度与第一厚度不同。第一掩膜状态与第二掩膜状态相对于彼此异相。吸光材料层设置于掺杂透明基板上方以界定边缘区域。
本发明的部分实施方式提供一种制造掩膜方法，包括在掺杂基板上方形成硬掩膜，其中掺杂基板包括选自由金属及金属氧化物组成的群组的掺杂剂物种；图案化硬掩膜以界定第一掩膜状态及第二掩膜状态；通过图案化硬掩膜蚀刻掺杂基板以形成第一掩膜状态及第二掩膜状态，其中掺杂基板在第一掩膜状态中具有第一厚度及在第二掩膜状态中具有第二厚度，第二厚度与第一厚度不同。第一掩膜状态与第二掩膜状态相对于彼此异相；以及移除图案化硬掩膜。
以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
附图说明
图1根据部分实施方式的微影系统及掩膜结构的示意图；
图2制造根据部分实施方式的制造微影掩膜的流程图；
图3、图4A、图4B、图4C、图5、图6、图7、图8及图9根据部分实施方式的掩膜的局部剖视图；
图10A、图10B及图10C根据部分实施方式构造的掩膜的局部剖视图。
其中，附图标记
30：微影系统
32：辐射源
34：照明器
35：掩膜平台
36：掩膜
38：投影光学盒
40：靶
42：基板平台
100：方法
102～112：步骤
210：增强电荷耗散基板
212：掺杂基板材料
214：梯度式掺杂基板材料
216：未掺杂基板材料
310：吸光薄膜堆叠
312：第一硬掩膜
314：吸光材料层
316：第二硬掩膜
410：第一图案化光阻层
415：第一区域
416：第二区域
510：第二图案化光阻层
S1：第一掩膜状态
S2：第二掩膜状态
t1：第一厚度
t2：第二厚度
具体实施方式
本发明大体而言是关于微影系统及使用该系统的方法。然而，应理解，以下发明内容提供许多不同实施方式或实施例，以便实施本发明的不同特征。下文描述元件及排列的特定实施例以简化本发明。当然，这些实施例仅为示例性且并不欲为限制性。另外，本发明可在各实施例中重复元件符号及/或字母。此重复出于简明性及清晰的目的，且本身并不指示所论述的各实施方式及/或配置之间的关系。此外，以下描述中在第二特征上方或第二特征上形成第一特征可包括以形成的第一特征及第二特征直接接触的实施方式，且亦可包括可在第一特征与第二特征之间插入形成额外特征以使得第一特征及第二特征可不直接接触的实施例。
参看图1，根据部分实施方式，在示意图中图示微影系统30。设计微影系统30对辐射敏感材料层(例如，光阻层或抗蚀层)执行微影曝光工艺。在部分实施方式中，实施曝光模式以使得在集成电路(Integrated circuit；IC)基板上一次投影曝光形成掩膜的影像。在部分实施方式中，实施步进曝光模式以使得在集成电路基板上的多个场区域上反复形成掩膜的影像。在部分实施方式中，实施步进扫描模式以使得对集成电路基板上的多个场区域反复扫描掩膜的影像。
微影系统30采用辐射源32产生辐射能，例如紫外线(ultraviolet；UV)光。在各实施方式中，辐射源32可为任何适宜光源，诸如具有248纳米的波长的氟化氪(KrF)准分子激光、具有193纳米的波长的氟化氩(ArF)准分子激光、具有157纳米的波长的氟化物(F2)准分子激光或具有更长波长的其他光源。辐射源32可为连续波(continuous wave；CW)类型或脉冲类型。举例而言，当光波长小于约248纳米时，辐射源32可为连续波类型或者脉冲类型任一者。当光波长大于约248纳米时，辐射源32可为具有自毫秒(millisecond；ms)至飞秒(femtosecond；fs)的时间持续范围的脉冲类型。辐射源32可包括选自由以下组成的群组的光源：紫外线源、深紫外线(deep UV；DUV)源、极紫外线(extreme UV；EUV)源及X射线源。辐射源32可选择性地包括选自由以下组成的群组的粒子源：电子束(electron beam；E-Beam)源、离子束源及等离子体源。
微影系统30亦包括自辐射源32接收辐射能的光学子系统，从而藉由掩膜的影像调变辐射能及将辐射能导向至集成电路基板上涂布的抗蚀层。光学子系统包括照明器及投影光学盒。在部分实施方式中，设计光学子系统具有折射机构。在此情况中，光学子系统包括各种折射元件，诸如透镜。
在辐射能来自于准分子激光或极紫外线辐射源的一些其他实施方式中，设计光学子系统具有反射机构。在此情况中，光学子系统包括各种反射元件，诸如镜面。
特定言之，微影系统30采用照明器34(例如，聚光器)。在光学子系统具有折射机构的部分实施方式中，照明器34可包括单个透镜或具有多个透镜(波带片)及/或其他透镜元件的透镜模组。举例而言，照明器34可包括微透镜阵列、遮蔽掩膜及/或其他结构，此其他结构设计用以辅助将辐射能自辐射源32导向至掩膜(亦称为掩膜或主掩膜)36上。
可操作照明器34以提供轴上照明(on-axis illumination；ONI))来照射掩膜36，其中根据本发明的各态样设计轴上照明，稍后将进一步描述。在部分实施方式中，配置照明孔以提供轴上照明。在一些实施例中，照明器34包括多个透镜，透镜可调谐用于再配置以便将辐射光再导向至不同照明位置，从而实现轴上照明。在部分其他实施方式中，照明器34之前的平台可另外包括其他透镜或其他光学元件，透镜或光学元件为可控的以将辐射光导向至不同照明位置，从而实现轴上照明。
在光学子系统具有反射机构的一些其他实施方式中，照明器34可采用单个镜面或具有多个镜面的镜面系统以便将光自辐射源导向至掩膜上，从而实现轴上照明。可操作照明器以配置镜面向掩膜提供轴上照明。在一个实施例中，可转换照明器的镜面以将极紫外光反射至不同照明位置。在另一实施方式中，照明器34之前的平台另外包括其他可转换镜面，镜面为可控的以将极紫外光导向至具有照明器的镜面的不同照明位置。因此，微影系统能够实现轴上照明而不损失照明能量。
微影系统30亦包括掩膜平台35，掩膜平台配置用以藉由适宜夹持机构(诸如真空夹具或静电夹盘)紧固掩膜36。根据部分实施方式，设计及配置掩膜平台35为可操作的以便平移与旋转运动。掩膜36可为透射掩膜或反射掩膜。在本实施方式中，掩膜36为透射掩膜，诸如稍后进一步详细描述的透射掩膜。
微影系统30亦采用投影光学盒38(projection optics box；POB)，用以将掩膜36的图案成像至紧固在微影系统30的基板平台42上的靶40(例如，集成电路基板，诸如半导体晶圆或单纯晶圆)上。在光学子系统具有折射机构的部分实施方式中，投影光学盒38具有折射光学件。藉由投影光学盒38收集自掩膜36透射的辐射光。在一个实施例中，投影光学盒38可包括小于1的放大倍数(从而减小辐射中包括的图案化影像)。在光学子系统具有反射机构的一些其他实施方式中，投影光学盒38具有折射光学件。藉由投影光学盒38收集掩膜36(例如，图案化辐射)反射的辐射。
以下描述指示掩膜36及制造掩膜的方法。掩膜36可为透射掩膜，诸如二元掩膜(binary mask；BIM)或相移掩膜(phase shift mask；PSM)，相移掩膜包括交变相移掩膜(alternative phase shift；alt.PSM)或衰减相移掩膜(attenuatedphase shift mask；att.PSM)。在本实施方式中，微影掩膜制造包括两个部分：形成空白掩膜及图案化空白掩膜以形成图案化掩膜。藉由在基板上沉积材料层来形成空白掩膜。随后图案化空白掩膜以实施集成电路(IC)装置(或芯片)的设计。图案化掩膜是用于微影工艺中以将电路图案转印至靶(例如，晶圆)上。可经由各种微影工艺将图案反复转印至多个晶圆上。可使用若干掩膜(例如，一组15至30个掩膜)构造完整集成电路装置。
图2制备根据本发明的态样构造的微影掩膜的方法100的流程图。图3至图10A至图10C是方法100的各制造平台处的掩膜36的实施方式的剖视图。参看图2至图10A至图10C共同描述掩膜36及制备掩膜的方法100。
参看图2及图3，方法100在步骤102处开始，在增强电荷耗散(charging-dissipation-enhanced；CDE)基板210上方形成吸光薄膜堆叠310。可藉由适当技术(诸如离子植入)将掺杂物种引入到基板材料中来形成增强电荷耗散基板210以增加基板材料的导电率。基板材料可包括透明玻璃，诸如熔硅石、熔石英、氟化钙(CaF2)及/或其他适宜材料。在本实施方式中，基板材料包括石英。掺杂物种可包括金属或金属氧化物，诸如钛(Ti)、锡(Sn)、铜(Cu)、二氧化钌(RuO2)、二氧化锰(MnO2)、二氧化锗(GeO2)。在本实施方式中，选择增强电荷耗散基板210以提供在后续基板蚀刻工艺期间于增强电荷耗散基板210上累积电荷有效率的耗散路径，稍后将详细描述。
在部分实施方式中，增强电荷耗散基板210包括均匀掺杂基板材料212，如图4A所示。在部分实施方式中，增强电荷耗散基板210包括梯度式掺杂基板材料214，如图4B所示。梯度式掺杂基板材料214具有掺杂剂浓度梯度。举例而言，邻近梯度式掺杂基板材料214的上方设置吸光材料层的一侧的掺杂剂浓度比梯度式掺杂基板材料214的相对侧的掺杂剂浓度更大。在部分实施方式中，增强电荷耗散基板210包括未掺杂基板材料216且具有掺杂基板材料212作为顶层，如图4C所示。
出于简明性及清晰目的，以下描述将针对具有包括均匀掺杂基板材料212的增强电荷耗散基板210的实施方式。熟习此项技术者认识到，方法100将类似应用于各实施方式中，诸如具有包括梯度式掺杂基板材料214的增强电荷耗散基板210的实施方式或具有包括未掺杂基板材料216且具有掺杂基板材料212作为顶层的增强电荷耗散基板210的实施方式。
再次参看图3，吸光薄膜堆叠310包括第一硬掩膜(hard mask；HM)312、吸光材料层314及第二硬掩膜316。增强电荷耗散基板210上方所形成的第一硬掩膜312包括铬(Cr)、铬氧化物、铬氮化物、钌(Ru)、诸如硼钌(RuB)、硅化钌(RuSi)的钌化合物及/或其他适宜材料。第一硬掩膜312充当后续基板蚀刻工艺中的蚀刻掩膜以便最佳化蚀刻形貌及选择别。在第一硬掩膜312上方形成吸光材料层314。在部分实施方式中，吸光材料层314包括硅化钼(MoSi)或其他适宜材料。吸光材料层314允许自辐射源32的辐射光部分通过，诸如例如约6％。在一些其他实施例中，吸光材料层314包括氮化钛、氮化钽、钽、钛或铝铜、钯、氮化钽、氧化铝、钼、其他适宜材料及/或上述的组合。吸光材料层314上方所形成的第二硬掩膜316可具有与第一硬掩膜312类似的材料且亦充当后续基板蚀刻工艺中的蚀刻掩膜以便最佳化蚀刻形貌及选择别。
可藉由各种方法形成材料层(第一硬掩膜312、吸光材料层314及第二硬掩膜316)中的一或多层，这些方法包括物理气相沉积(physical vapor deposition；PVD)工艺(诸如蒸发及直流磁控溅镀)、镀覆工艺(诸如无电极镀覆或电镀)、化学气相沉积(chemical vapor deposition；CVD)工艺(诸如常压化学气相沉积(atmospheric pressure CVD；APCVD)、低压化学气相沉积(low pressure CVD；LPCVD)、等离子体增强化学气相沉积(plasma enhanced CVD；PECVD)或高密度等离子体化学气相沉积(high density plasma CVD；HDP CVD))、离子束沉积、旋转涂布、金属有机物分解(metal-organic decomposition；MOD)及/或本技术领域中已知的其他方法。金属有机物分解是一种在非真空环境中使用液基方法的沉积技术。藉由使用金属有机物分解，将溶于溶剂的金属有机物前驱物旋转涂布至基板上，并蒸发溶剂。使用真空紫外线(vacuum ultraviolet；VUV)源将金属有机物前驱物转换成组成金属元素。
参看图2及图5，方法100行进至步骤104，形成第一图案化光阻层410以界定第一区域415及第二区域416。第二区域416被第一图案化光阻层410覆盖，而第一区域415未被覆盖。在本实施方式中，第一区域415为主图案区域，而第二区域416为边缘区域。可藉由微影工艺形成第一图案化光阻层410，此微影工艺包括抗蚀剂涂布(例如，旋转涂布)、软烘干、掩膜对准、曝光、后曝光烘干、使抗蚀剂显影、漂洗、干燥(例如，硬烘干)、其他适宜工艺及/或上述的组合。或者，由其他适当方法(诸如无掩膜光微影、电子束写入、直接写入及/或离子束写入)实施或替代曝光工艺。
参看图2及图6，方法100行进至步骤106，藉由使用第一图案化光阻层410作为掩膜蚀刻第二硬掩膜316及吸光材料层314。蚀刻工艺可包括干式(等离子体)蚀刻、湿式蚀刻及/或其他蚀刻方法。干式蚀刻工艺可藉由含氟气体(例如，四氟化碳(CF4)、六氟化硫(SF6)、二氟甲烷(CH2F2)、三氟甲烷(CHF3)及/或乙氟烷(C2F6)、含氯气体(例如，氯气(Cl2)、三氯甲烷(CHCl3)、四氯化碳(CCl4)及/或三氯化硼(BCl3)、含溴气体(例如，溴化氢(HBr)及/或三溴甲烷(CHBr3)、含氧气体、含碘气体、其他适宜气体及/或等离子体及/或上述的组合实施。蚀刻工艺可包括多步蚀刻以增益蚀刻选择别、弹性及所欲蚀刻形貌。
在部分实施方式中，第二硬掩膜316为铬及吸光材料层314为硅化钼。在此情境中，实施多步干式蚀刻。等离子体蚀刻开始藉由氯基气体移除第二硬掩膜316，随后行进至第二蚀刻步骤以藉由氟基气体移除吸光材料层314。由于等离子体氯基气体及氟基气体的性质，第一步具有实质高蚀刻选择别，尤其是铬薄膜相对于硅化钼更高的蚀刻速率。第二蚀刻步骤具有实质高蚀刻选择性，尤其是硅化钼薄膜相对于铬薄膜更高的蚀刻速率。可在蚀刻工艺后移除第一图案化光阻层410。
参看图2及图7，方法100行进至步骤108，根据集成电路布局图案(或单纯集成电路图案)，在第一区域415(于此，亦可称为主图案区域)上方形成第二图案化光阻层510，包括覆盖第二区域416(于此，亦可称为边缘区域)，以界定两个掩膜状态：第一掩膜状态S1及第二掩膜状态S2。第一掩膜状态S1及第二掩膜状态S2分别界定掩膜36上的集成电路图案的各特征。在一些实施例中，形成的第一掩膜状态S1及第二掩膜状态S2具有相同穿透率但具有不同光学相位(单纯相位)。举例而言，形成第一掩膜状态S1及第二掩膜状态S2以分别具有相位φ1及相位φ2。第二图案化光阻层510的形成与上文关联图5中的第一图案化光阻层410所论述的许多方面类似。
参看图2及图8，方法100行进至步骤110，通过第二图案化光阻层510蚀刻第一硬掩膜312以图案化第一硬掩膜312。图案化第一硬掩膜312界定第一掩膜状态S1及第二掩膜状态S2。蚀刻工艺可包括干式(等离子体)蚀刻、湿式蚀刻及/或其他蚀刻方法。在本实施方式中，在第一掩膜状态S1区域中曝露增强电荷耗散基板210，而在第二掩膜状态S2区域中藉由第一硬掩膜312覆盖增强电荷耗散基板210。在图案化第一硬掩膜312后移除第二图案化光阻层510。
参看图2及图9，方法100行进至步骤112，通过图案化第一硬掩膜312蚀刻增强电荷耗散基板210以在掩膜36上形成第一掩膜状态S1及第二掩膜状态S2。基板蚀刻工艺可包括干式(等离子体)蚀刻、湿式蚀刻及/或其他蚀刻方法。在本实施方式中，藉由使用含氟气体(例如，四氟化碳、六氟化硫、二氟甲烷、三氟甲烷及/或乙氟烷)的干式蚀刻工艺，蚀刻增强电荷耗散基板210。
通常，在干式蚀刻工艺期间，若薄膜为绝缘体或高抗蚀材料，可在蚀刻中的薄膜上累积电子电荷，此引发蚀刻图案畸变(诸如纳米凹口)，从而可不利地影响晶圆印刷工艺中所使用的掩膜36的聚焦深度(depth of focus；DOF)及掩膜误差增强因子(mask error enhancement factor；MEEF)。
在本实施方式中，增强电荷耗散基板210有效率地耗散累积电荷及减少蚀刻图案畸变。控制蚀刻深度以使得移除增强电荷耗散基板210的一部分以形成第一掩膜状态S1，而增强电荷耗散基板210被第一硬掩膜312覆盖的另一部分及其厚度保持完好，从而形成第二掩膜状态S2。在基板蚀刻工艺期间，第二硬掩膜316保护第二区域416(边缘区域)。在基板蚀刻工艺后移除第一硬掩膜312及第二硬掩膜316。
图10A至图10C展示经由上述方法100处理的各掩膜，其中增强电荷耗散基板为图4A至图4C所发明的基板中的一者。参看图10A至图10C(结合关于图4A至图4C描述的工艺)，由第一区域415(主图案区域)中的第一掩膜状态S1和第二掩膜状态S2及第二区域416(边缘区域)中的薄膜堆叠形成掩膜36。在部分实施方式中，第一硬掩膜312为铬。由于自第一区域415(主图案区域)移除第一硬掩膜312(即铬硬掩膜)，有时将掩膜36称为无铬掩膜。
在本实施方式中，由与增强电荷耗散基板210相同的材料形成第一掩膜状态S1及第二掩膜状态S2，且因此增强电荷耗散基板与这些掩膜状态具有相同穿透率。增强电荷耗散基板210在第一掩膜状态S1中具有第一厚度t1及在第二掩膜状态S2中具有第二厚度t2。藉由增强电荷耗散基板210适当配置，诸如第一厚度t1与第二厚度t2之间的薄膜组成及厚度差异，第一掩膜状态S1与第二掩膜状态S2之间的光学相位差为约180°(异相)。
图10A图示在包括掺杂基板材料212(即均匀掺杂增强电荷耗散基板材料)的第一区域415(主图案区域)上界定分别具有第一厚度t1及第二厚度t2的第一掩膜状态S1及第二掩膜状态S2。第二区域416(边缘区域)包括掺杂基板材料212(即均匀掺杂增强电荷耗散基板材料)(具有第二厚度t2)上方所安置的第一硬掩膜312及第一硬掩膜312上方所安置的吸光材料层314。
图10B与图10A类似，以下描述不同处。详细而言，图10B图示在包括梯度式掺杂基板材料214(即梯度式掺杂增强电荷耗散基板材料)的第一区域415(主图案区域)上界定第一掩膜状态S1及第二掩膜状态S2。第二区域416(边缘区域)包括设置于梯度式掺杂基板材料214(即梯度式掺杂增强电荷耗散基板材料，具有第二厚度t2)上方的第一硬掩膜312及设置于第一硬掩膜312上方的吸光材料层314。
图10C与图10A类似，以下描述不同处。详细而言，在未掺杂基板材料216上方包括掺杂基板材料212(即均匀掺杂增强电荷耗散基板材料)的第一区域415(主图案区域)上界定第一掩膜状态S1及第二掩膜状态S2。第二区域416(边缘区域)包括设置于掺杂基板材料212(即均匀掺杂增强电荷耗散基板材料)上方的第一硬掩膜312及设置于第一硬掩膜312上方的吸光材料层314。
基于上述，本发明提供一种无铬掩膜及制造掩膜的方法。掩膜具有由具有两个不同厚度的增强电荷耗散基板形成的两个掩膜状态。两个掩膜平台彼此为异相。方法采用增强电荷耗散基板有效率地耗散累积充电以减少蚀刻形貌畸变，此展示出对晶圆印刷方法中所使用的掩膜的聚焦深度(DOF)及掩膜误差增强因子(MEEF))的改良。
本发明提供微影掩膜的许多不同实施例。掩膜包括具有第一区域、第二区域及第三区域的掺杂基板。掺杂基板在第一区域中具有第一厚度以界定第一掩膜状态及在第二区域中具有第二厚度以界定第二掩膜状态。第二厚度与第一厚度不同。掩膜亦包括第三区域上方所设置的吸光材料层以界定边缘区域。
在又一实施例中，掩膜包括具有第一掩膜状态及第二掩膜状态的掺杂透明基板，第二掩膜状态与第一掩膜状态不同。第一掩膜状态具有掺杂透明基板的第一厚度及第二掩膜状态具有掺杂透明基板的第二厚度，第二厚度与第一厚度不同。第一掩膜状态与第二掩膜状态相对于彼此异相。掩膜亦包括掺杂透明基板上方所设置的吸光材料层以界定边缘区域。
在又一实施例中，方法包括在掺杂基板上方形成硬掩膜。掺杂基板包括选自由金属及金属氧化物组成的群组的掺杂剂物种。方法亦包括图案化硬掩膜以界定第一掩膜状态及第二掩膜状态，通过图案化硬掩膜蚀刻掺杂基板以形成第一掩膜状态及第二掩膜状态。掺杂基板在第一掩膜状态中具有第一厚度及在第二掩膜状态中具有第二厚度，第二厚度与第一厚度不同。第一掩膜状态与第二掩膜状态相对于彼此异相。方法亦包括移除图案化硬掩膜。
上文概述若干实施例的特征，使得熟习此项技术者可更好地理解本发明的态样。熟习此项技术者应了解，可轻易使用本发明作为设计或修改其他工艺及结构的基础，以便实施本文所介绍的实施例的相同目的及/或实现相同优势。熟习此项技术者亦应认识到，此类等效结构并未脱离本发明的精神及范畴，且可在不脱离本发明的精神及范畴的情况下产生本文的各种变化、替代及更改。

Claims (10)

1.一种掩膜，其特征在于，包含：
一掺杂基板，具有一第一区域、一第二区域及一第三区域，其中该掺杂基板在该第一区域中具有一第一厚度以界定一第一掩膜状态，其中该掺杂基板在该第二区域中具有一第二厚度以界定一第二掩膜状态，其中该第二厚度与该第一厚度不同；以及
一吸光材料层，设置在该第三区域上方以界定一边缘区域。
2.根据权利要求1所述的掩膜，其特征在于，该掺杂基板包括一均匀掺杂材料。
3.根据权利要求1所述的掩膜，其特征在于，该掺杂基板具有一掺杂剂浓度梯度。
4.根据权利要求3所述的掩膜，其特征在于，邻近该掺杂基板的一顶表面的该掺杂剂浓度比该掺杂基板的一底表面的该掺杂剂浓度更大。
5.根据权利要求1所述的掩膜，其特征在于，该第一掩膜状态与该第二掩膜状态异相。
6.根据权利要求1所述的掩膜，其特征在于，该第一掩膜状态与该第二掩膜状态具有相同穿透率。
7.根据权利要求1所述的掩膜，其特征在于，进一步包含一铬层，位于该掺杂基板与该边缘区域中的该吸光材料层之间。
8.一种掩膜，其特征在于，包含：
一掺杂透明基板，具有一第一掩膜状态及一第二掩膜状态，该第二掩膜状态与该第一掩膜状态不同，其中该第一掩膜状态具有该掺杂透明基板的一第一厚度及该第二掩膜状态具有该掺杂透明基板的一第二厚度，该第二厚度与该第一厚度不同，其中该第一掩膜状态与该第二掩膜状态相对于彼此异相；以及
一吸光材料层，设置在该掺杂透明基板上方以界定一边缘区域。
9.一种制造一掩膜的方法，其特征在于，该方法包含：
在一掺杂基板上方形成一硬掩膜，其中该掺杂基板包括选自由一金属及一金属氧化物组成的群组的一掺杂剂物种；
图案化该硬掩膜以界定一第一掩膜状态及一第二掩膜状态；
通过该图案化硬掩膜蚀刻该掺杂基板以形成该第一掩膜状态及该第二掩膜状态，其中该掺杂基板在该第一掩膜状态中具有一第一厚度，其中该掺杂基板在该第二掩膜状态中具有一第二厚度，该第二厚度与该第一厚度不同，其中该第一掩膜状态与该第二掩膜状态相对于彼此异相；以及
移除该图案化硬掩膜。
10.根据权利要求9所述的制造一掩膜的方法，其特征在于，进一步包含：
在该硬掩膜上方形成一吸光层；以及
图案化该吸光层以使得该吸光层的一部分设置于该掩膜的一边缘区域中。
CN201510859794.1A 2015-08-21 2015-11-30 掩膜及其制造方法 Active CN106468854B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/832,145 US9857679B2 (en) 2015-08-21 2015-08-21 Lithography mask and fabricating the same
US14/832,145 2015-08-21

Publications (2)

Publication Number Publication Date
CN106468854A true CN106468854A (zh) 2017-03-01
CN106468854B CN106468854B (zh) 2019-12-24

Family

ID=58158114

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510859794.1A Active CN106468854B (zh) 2015-08-21 2015-11-30 掩膜及其制造方法

Country Status (3)

Country Link
US (1) US9857679B2 (zh)
CN (1) CN106468854B (zh)
TW (1) TWI607278B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10168612B2 (en) * 2016-12-12 2019-01-01 Globalfoundries Inc. Photomask blank including a thin chromium hardmask
US10165664B1 (en) 2017-11-21 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatus for decontaminating windows of an EUV source module

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201133127A (en) * 2009-12-30 2011-10-01 Intel Corp Phase-shift photomask and patterning method
TW201407267A (zh) * 2012-08-03 2014-02-16 Applied Materials Inc 光罩製造應用中之用於蝕刻石英基板的裝置及方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4443873B2 (ja) 2003-08-15 2010-03-31 Ｈｏｙａ株式会社 位相シフトマスクの製造方法
JP5510947B2 (ja) 2008-09-19 2014-06-04 Ｈｏｙａ株式会社 フォトマスクの製造方法およびフォトマスク
US8492282B2 (en) 2008-11-24 2013-07-23 Micron Technology, Inc. Methods of forming a masking pattern for integrated circuits
US8764995B2 (en) 2010-08-17 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Extreme ultraviolet light (EUV) photomasks, and fabrication methods thereof
US8691476B2 (en) 2011-12-16 2014-04-08 Taiwan Semiconductor Manufacturing Company, Ltd. EUV mask and method for forming the same
US8715890B2 (en) 2012-01-31 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor mask blanks with a compatible stop layer
US8709682B2 (en) 2012-02-08 2014-04-29 Taiwan Semiconductor Manufacturing Company, Ltd. Mask and method for forming the mask
US8628897B1 (en) 2012-07-05 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Extreme ultraviolet lithography process and mask
US8841047B2 (en) 2012-04-02 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. Extreme ultraviolet lithography process and mask
US8877409B2 (en) 2012-04-20 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Reflective mask and method of making same
JP5795991B2 (ja) 2012-05-16 2015-10-14 信越化学工業株式会社 フォトマスクブランク、フォトマスクの製造方法、および位相シフトマスクの製造方法
US8722286B2 (en) 2012-05-31 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. Devices and methods for improved reflective electron beam lithography
US8765330B2 (en) 2012-08-01 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Phase shift mask for extreme ultraviolet lithography and method of fabricating same
US8679707B2 (en) 2012-08-01 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a lithography mask
US8828625B2 (en) 2012-08-06 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Extreme ultraviolet lithography mask and multilayer deposition method for fabricating same
US8785084B2 (en) 2012-09-04 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method for mask fabrication and repair
US8765582B2 (en) 2012-09-04 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method for extreme ultraviolet electrostatic chuck with reduced clamp effect
US8753788B1 (en) 2013-01-02 2014-06-17 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus of repairing a mask and a method for the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201133127A (en) * 2009-12-30 2011-10-01 Intel Corp Phase-shift photomask and patterning method
TW201407267A (zh) * 2012-08-03 2014-02-16 Applied Materials Inc 光罩製造應用中之用於蝕刻石英基板的裝置及方法

Also Published As

Publication number Publication date
CN106468854B (zh) 2019-12-24
US20170052442A1 (en) 2017-02-23
US9857679B2 (en) 2018-01-02
TWI607278B (zh) 2017-12-01
TW201708930A (zh) 2017-03-01

Similar Documents

Publication Publication Date Title
US9223197B2 (en) Lithography and mask for resolution enhancement
US9760015B2 (en) Extreme ultraviolet lithography process
US8679707B2 (en) Method of fabricating a lithography mask
US20230367194A1 (en) Extreme ultraviolet mask with reduced wafer neighboring effect
CN110389500B (zh) 半导体装置的制造方法
JP2007053403A (ja) リソグラフ方法
US9146459B2 (en) Extreme ultraviolet lithography process and mask
US11022874B2 (en) Chromeless phase shift mask structure and process
CN106468854A (zh) 掩膜及其制造方法
US8916482B2 (en) Method of making a lithography mask
US9829785B2 (en) Extreme ultraviolet lithography process and mask
JP5644290B2 (ja) フォトマスクの製造方法
KR101788377B1 (ko) 2-상태 마스크를 이용한 해상도 강화를 위한 리소그래피 방법 및 구조
US9417534B2 (en) Lithography method and structure for resolution enhancement with a two-state mask
US20140272682A1 (en) Extreme Ultraviolet Lithography Process and Mask
US9535317B2 (en) Treating a capping layer of a mask
US9529272B2 (en) Extreme ultraviolet lithography process and mask
US9897910B2 (en) Treating a capping layer of a mask
JP2008507138A (ja) マッチング・ジオメトリを有する集積回路構成要素を形成するためのシステムおよび方法
KR20070084882A (ko) 노광 마스크 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant