CN106452114A - 一种变时间常数数字指数波生成器 - Google Patents

Abstract

一种变时间常数数字指数波生成器，包括分频器、编码器、四选一通道选择器、指数生成电路，分频器的输入为振荡器产生的时钟信号clk和去磁时间信号T_D，分频器对振荡器输出进行分频，得到clk、1/2clk、1/4clk、1/8clk四个充放电信号，分别连接通道选择器的四个输入端，其计数结果作为编码器的输入信号实现编码。计数器从开关管导通后开始计数，直到下一周期开关管再次导通瞬间计数结果重置为零后，再重新开始计数。编码器根据导通时间的大小对其进行编码，编码信号将直接控制通道选择器的导通和关断，通道选择器的输出将控制指数生成器的充电频率，通过对不同频率信号通道的切换，可以得到逐步倍增的时间常数的指数波。

Description

一种变时间常数数字指数波生成器

技术领域

本发明涉及AC/DC变换器，尤其涉及一种变时间常数数字指数波生成器，能够在AC/DC变换器恒压输出时得到更宽的负载调节范围。

背景技术

随着微电子技术的不断改进和飞速发展，开关电源技术有了突破性的进展。开关电源成为各种电子设备和系统高效率、低功耗、安全可靠运行的关键。开关电源根据输入与输出隔离与否可以分为隔离式和非隔离式两种。非隔离式主要包括降压式变换器、升压式变换器、降压升压式变换器和Cuk变换器等四种结构。隔离式开关电源一般采用无工频的变压器进行隔离，常见的有推挽变换器、半桥变换器、全桥变换器、正激变换器和反激变换器等五种结构。

在手机充电器，LED照明设备，笔记本电脑电源等中小功率功率场合，由于电路结构简单，制造成本低，反激式变换器得到了广泛的应用。在反激式变换器的发展历程中，采用了许多方法来提高变换器的性能，例如抑制传导干扰的EMI滤波器，采用关断时间调制方法以减小电路各功率器件的损耗等。同时，对于改进反激式拓扑结构人们也进行了许多研究。交错反激变换器可以通过叠加的方式提高输出功率，双端反激变换器可以降低功率晶体管的电压应力等。总体而言，反激式变换器设计有如下特点：小体积，高效率，高功率因数，高可靠性，高性能。

基于PFM模式的PSR结构主拓扑，AC-DC控制器通过辅助绕组和辅助绕组上的上拉、下拉电阻逐周期采样输出电压，然后将采样到的电压与一个基准电压通过误差放大器得到一个误差信号，此误差信号的大小与负载的轻重直接相关。依据此误差信号，控制器控制功率管驱动信号的频率，实现恒压输出。基于三角波控制的恒压原理是一种经典的控制方式。三角波在每个周期内去磁结束之后开始产生，当三角波电压上升至误差放大器输出电压V_EA时，产生开启信号V_{on_cv}，此时开关管开启，随后三角波电压继续上升，在去磁时间开始后被重置为初始值。在功率管处于导通状态时，原边电流不断上升，原边电阻上的电压也随即上升，当原边峰值电压V_pk等于阈值电压V_{th_cs}时，产生关闭信号V_off，此时开关管被关闭。由此分析可得知，在原边电流上升斜率保持不变的情况下，阈值V_{th_cs}决定了驱动信号的脉宽且为定值，此时EA输出电压V_EA的大小，可决定驱动信号V_sw的频率。V_EA的值越小，三角波电压升高至V_EA的时间越短，那么开启开关管就越快，驱动信号V_sw频率也就越快；相反，V_EA越大，三角波电压上升至V_EA的时间越长，V_sw频率也相应越小。三角波电压上升至V_EA的时间同时也是系统的死区时间，所以，三角波控制方法是通过调节系统死区时间的大小来调节开关频率。

三角波恒压控制方法实现原理简单，然而却无法满足系统处于恒压模式时需要宽负载调节范围的高要求。恒压模块通过调节三角波电压与EA输出电压V_EA相遇时间的大小来调节开关频率，V_EA达到最大值时，电路处于最轻载之下，死区时间与开关周期近乎相等，所以三角波上升至V_EA所用的时间也代表了开关周期的范围。由于误差放大器EA自身电路结构以及系统电源电压V_DD的限制，输出电压的摆幅具有一个最大范围。想要在EA最大输出电压V_EA,max内使最大开关周期T_S,max足够的大，三角波电压的斜率需要变得尽量低。

发明内容

本发明公开一种变时间常数数字指数波生成器，其特征在于，包括分频器、编码器、四选一通道选择器、指数生成电路。其可替代传统的锯齿波生成器应用于AC/DC控制芯片中，实现恒压功能。其特点是相较于传统的锯齿波生成器，有更加优越的负载调整率。其信号走向可描述如下：分频器对由振荡器OSC模块输出的充放电信号进行分频，分别得到clk、1/2clk、1/4clk、1/8clk四个充放电信号，这四个信号分别连接铜带选择器的四个输入端，同时其计数结果将作为编码器的输入信号实现编码。由于振荡器频率固定，所以分频器也同时起着等时间间距计数的作用，计数器从开关管导通后开始计数，直到下一周期开关管再次导通瞬间计数结果重置为零后，再重新开始计数。当计数时间小于T₀时，编码器将S_T0闭合，其余开关断开，电路以clk频率对C₁、C₂两电容充放电；若计数时间超过T₀但小于T₁时，编码器断开S_T0，闭合S_T1，电路以1/2clk频率对C₁、C₂两电容充放电，时间常数倍增；同理，当时间超过T₁但小于T₂，S_T1被断开，S_T2被闭合1/4clk信号通道被导通，时间常数进一步倍增；最终，当时间超过T₂，1/8clk信号通道被导通，时间常数达到最大值。通过对不同频率信号通道的切换，可以得到逐步倍增的时间常数。

1)分频器由10个下降沿触发的D触发器级联组成，每个触发器的D端与Qn端相连，ck端与前一级触发器Q端相连，所有触发器的清零端cp统一连接信号线cp1，cp端为低电平清零。信号clk为分频器初始输入信号，经过10级分频后，可得到分频信号clk_1d、clk_2d、……clk_10d，分别代表clk信号的2¹、2²、2³、……2¹⁰次分频后的振荡信号，clk_1dn、clk_2dn……clk_10dn等代表clk_1d、clk_2d……clk_10d等信号的非信号。信号cp1为开关导通后产生的一个低电平脉冲，在每次开关开启后将计数器的结果重置为零，然后计数器重新开始计数，直到下一个周期cp1再次将结果重置。由此可知，此分频器可在每个周期内对开关周期进行计数，所计的二进制数，可用于设置电路时间常数切换的时间点。由于分频器由下降沿触发的D触发器构成，所以当分频器用作计数器时，以clk_1dn、clk_2dn、clk_3dn……clk_10dn等输出信号作计数结果。

2)编码器主要由两个部分组成：时间常数切换逻辑控制电路和编码逻辑电路。二输入或非门NOR1、三输入或非门NOR2以及三个上升沿触发的D触发器DFF1、DFF2、DFF3组成时间常数切换逻辑电路，确定时间常数的切换点，其输入输出信号连接关系为：NOR1的输入端接clk_7dn，clk_8dn，其输出信号j1连接DFF2的ck端；NOR2的输入端接clk_7dn，clk_8dn，clk_9dn，其输出信号j2连接DFF3的ck端，DFF1的信号的ck端连接clk_7d，DFF1、DFF2、DFF3的D端均连接vreg1信号基准，复位信号cp均连接分频器中的cp1信号，输出信号分别为S_T0、S_T1、S_T2，代表了时间常数切换点。或非门NOR3、四个与非门NAND1、NAND2、NAND3、NAND4和三个反相器INV1、INV2、INV3构成编码逻辑电路，选择控制对电容充放电频率的信号通道。NOR3和NAND2的输入信号为S_T1、S_T2，NOR3通过反相器INV1连接至NAND1的一个输入端，其另一个输入端为NAND2的输出，NAND3的另一个输入端信号为S_T0，NAND4的输入信号为S_T0、S_T1，NAND3和NAND4的输出信号分别为V_S2、V_S1，再分别连接反相器INV2、INV3得到的输出信号分别为V_S2N、V_S1N。

3)四选一通道选择器由六个传输门TG1、TG2、TG3、TG4、TG5、TG6控制四个通道的导通与关断。TG1、TG2、TG4、TG5的输入分别连接clk、clk_1d、clk_2d、clk_3d，TG1和TG2的输出相连作为TG3的输入信号，TG4和TG5的输出相连作为TG6的输入信号，TG3和TG6的输出信号相连通过连接两个反相器输出信号f_C1。由编码器生成的V_S1作为TG3的正向控制信号和TG6的负向控制信号，V_S2作为TG1和TG4的正向控制信号以及TG2和TG5的负向控制信号，V_S1N作为TG3的负向控制信号和TG6的正向控制信号，V_S2N作为TG2和TG5的正向控制信号以及TG1和TG4的负向控制信号。

4)指数生成器包括由两个放大器OTA1、OTA2，传输门TG7、TG8、TG9、TG10，电容C1、C2、C3、C4，电阻R1组成的指数器和二输入或非门NOR1、反相器INV1组成的逻辑控制电路。NOR1的输入信号为T_D和f_C1，其输出为f_C2，再经过反相器INV1得到f_C2N,放大器OTA1的正输入端连接基准电压vref_3v，其典型值为3v，负端连接至输出端并接一电容C3构成缓冲器，并且该信号作为TG7的输入信号，其输出信号连接至TG8的输入端并接一电容C1至地，TG8的输出信号连接一个电容C2、电阻R1、以及TG9 的输出和TG10的输入，TG9的输入端为基准电压vref_1v经过OTA2构成的缓冲级的信号，TG10的输出端信号连接电阻R1的另一端作为指数信号的输出信号V_exp，该信号接一电容C4至地。

变时间常数数字指数波生成器按照如下步骤工作：

1)分频器对由振荡器OSC模块输出的充放电信号进行分频，分别得到clk、1/2clk、1/4clk、1/8clk四个充放电信号。由于振荡器频率固定，所以分频器也同时起着等时间间距计数的作用，计数器从开关管导通后开始计数，直到下一周期开关管再次导通瞬间计数结果重置为零后，再重新开始计数。信号clk为分频器初始输入信号，经过10级分频后，可得到分频信号clk_1d、clk_2d、……clk_10d，分别代表clk信号的2¹、2²、2³、……2¹⁰次分频后的振荡信号，clk_1dn、clk_2dn……clk_10dn等代表clk_1d、clk_2d……clk_10d等信号的非信号。信号cp1为开关导通后产生的一个低电平脉冲，在每次开关开启后将计数器的结果重置为零，然后计数器重新开始计数，直到下一个周期cp1再次将结果重置。由此可知，此分频器可在每个周期内对开关周期进行计数，所计的二进制数，可用于设置电路时间常数切换的时间点，也可用于补偿电流生成器中。由于分频器由下降沿触发的D触发器构成，所以当分频器用作计数器时，以clk_1dn、clk_2dn、clk_3dn……clk_10dn等输出信号作计数结果。

2)编码器和通道选择器组成了一个四通道的数据选择器，编码器对计数结果进行实时编码，当计数时间小于T₀时，编码器将S_T0闭合，其余开关断开，电路以clk频率对C₁、C₂两电容充放电；若计数时间超过T₀但小于T₁时，编码器断开S_T0，闭合S_T1，电路以1/2clk频率对C₁、C₂两电容充放电，时间常数倍增；同理，当时间超过T₁但小于T₂，S_T1被断开，S_T2被闭合1/4clk信号通道被导通，时间常数进一步倍增；最终，当时间超过T₂，1/8clk信号通道被导通，时间常数达到最大值。通过对不同频率信号通道的切换，可以得到逐步倍增的时间常数。信号S_T0、S_T1、S_T2分别代表了时间常数切换点，当指数波电压上升过程经历到相应的时间，需要增大时间常数时，三信号会分别由低电平跳变到高电平，并保持到开关周期结束。设置clk信号为振荡器输出信号，频率为500kHz，当clk的2⁷分频信号clk_7d第一次由低电平跳变至高电平时，时间常数第一次切换，此时S_T0由低变高，指数波到达第一次切换点所用时间为1/2×1/500×2⁷ms，第一时间常数切换点T₀约等于0.128ms；当分频信号clk_7dn与clk_8dn经或非门作用后第一次产生上升跳变时，发生第二次时间常数切换，S_T1跳变至高电平，用时3/4×1/500×2⁸ms，第二时间常数切换点T₁约等于0.384ms；分频信号clk_7dn、clk_8dn以及clk_9dn经三输入或非门作用后第一次产生上升跳变，发生第三次时间常数切换，此时S_T2跳变至高电平，用时7/8×1/500×2⁹ms，第三时间常数切换点T₂约为0.896ms。

3)当指数电压上升时间小于T₀时，V_S1N与V_S2N为低电平，V_S1与V_S2为高电平，传输门TG1与TG3开启，clk信号所在通道被导通，f_C1输出clk信号；当上升时间超过T₀但小于T₁时，V_S2N与V_S2两信号翻转，TG1关断而TG2开启，此时只有TG2与TG3开启，clk_1d信号所在通道被开启，f_C1输出clk_1d信号；指数电压继续上升，时间超过T₁但小于T₂时，V_S1与V_S2N变为低电平，而V_S1N与V_S2跳为高电平，TG4和TG6被开启，其余皆关断，clk_2d信号所在通道导通，输出端输出clk_2d信号；最后，时间超过T₂后，V_S2N与V_S2两信号翻转，TG5与TG6导通，clk_3d信号所在通道被开启。

4)指数电压在去磁结束之后开始生成，所以当变压器还处于去磁阶段，T_D为高电平，T_D的非信号T_D_n变低，传输门TG8关闭，TG9和TG10开启，指数电压V_exp处于初始值1V。去磁结束后，T_D变低，TG9、TG10关闭，指数电压V_exp开始上升，TG7与TG8受f_C1控制交替导通，V_exp电压开始上升，形成指数波电压。信号f_C1随时间的增大频率逐渐减半，使指数波的时间常数逐级增大。直至下个周期开关管开启，指数波电压被重置至1V。

本发明的优点及有益效果：本发明可替代传统的锯齿波生成器应用于AC/DC控制芯片中，实现恒压功能，相较于传统的锯齿波生成器，有更加优越的负载调整率，在恒压输出时可得到更宽的负载调节范围。

附图说明

图1是基于PFM模式的指数波恒压控制原理图；

图2a是三角波控制与指数波控制频率范围对比图；

图2b是指数恒压控制相关波形图；

图2c是时间常数分段逐步倍增的数字指数波波形图；

图3a是变时间常数的数字指数波形生成电路；

图3b由触发器构成的分频器；

图3c编码器示意图；

图3d四选一通道原理示意图；

图3e指数生成器及逻辑控制电路；

图3f时间常数切换点逻辑仿真波形；

图3g充放电控制信号与指数波信号波形图。

具体实施方式

图1是变时间常数指数波生成器应用于PFM模式的恒压控制原理图。AC/DC控制器通过辅助绕组和辅助绕组上的上拉、下拉电阻逐周期采样输出电压得到FB信号，然后将采样到的电压与一个基准电压通过误差放大器得到一个误差信号，此误差信号的大小与负载的轻重直接相关。依据此误差信号，控制器控制功率管驱动信号的频率，实现恒压输出，基于三角波控制的恒压原理是一种经典的控制方式，三角波控制方法结构简单，可实现恒压输出控制，但由于其线性特性以及在实际电路中难以实现的缺点，无法实现宽频率调节范围，系统在轻载时输出电压会出现较大偏差。本发明针对三角波恒压控制不能获得宽负载调节范围的缺点，提出了指数波恒压控制法。其应用于系统时的结构如图所示。图中采样电路，比较器。放大器。驱动及锁存器均为公开电路结构。

图2a是三角波控制与指数波控制频率范围对比图。从中可看出，三角波电压的上升斜率固定不变，因此较快地上升到EA最大输出电压V_EA，max，而负时间常数指数电压波形因上升的斜率不断变小，导致上升速度也逐渐减小，所以到达V_EA，max所用的时间就相对变长，这意味着相应的开关周期也变得更长，因此可以得到较宽的频率调节范围。通过调节指数波的时间常数大小，可以控制指数波的上升速度，时间常数越大，那么波形上升到V_EA，max所用的时间越久，最大开关周期也就能相应地增大。

图2b是指数恒压控制相关波形图，从图中可以看出负时间常数的指数波波形呈现为一个具有一定曲率的凸曲线。负时间常数指数电压波形因上升的斜率不断变小，导致上升速度也逐渐减小，所以到达V_EA,max所用的时间就相对变长，这意味着相应的开关周期也变得更长，因此可以得到较宽的频率调节范围。通过调节指数波的时间常数大小，可以控制指数波的上升速度，时间常数越大，那么波形上升到V_EA,max所用的时间越久，最大开关周期也就能相应地增大。

图2c是时间常数分段逐步倍增的数字指数波波形图。τ₁、τ₂、τ₃、τ₄分别为在不同时段内指数波的时间常数，其大小满足关系τ₄＝2τ₃＝4τ₂＝8τ₁＝8kT。不同时间常数的指数波电压上升速度也不相同，因此，通过改变三个时间常数切换点T₀、T₁、T₂的大小，控制每段指数波上升的时间，可以方便地调节整个指数波上升到EA最大输出电压所用的时间，而改变切换点T₀、T₁、T₂只需要通过对编码器重新编码，操作简便。所以，本文提出的变时间常数指数波恒压控制方案可以便捷地调节最大开关周期，以让系统在恒压输出时可具有较宽的负载调节范围，恒压输出精度可得到提高。

图3a是变时间常数的数字指数波形生成电路，图3b是由触发器构成的分频器原理图，图3c是编码器原理图，图3d是四选一通道原理示意图，图3e是指数生成器及逻辑控制电路示意图，图3f是时间常数切换点逻辑仿真波形,图3g是充放电控制信号与指数波信号波形图。相对于简单的定时间常数指数波生成电路，图3的电路增加了可分段逐级调节充放电频率的装置，由分频器(同时也起计数器的作用)、编码器和四选一通道选择器组成。

图3b的分频器由10个下降沿触发的D触发器级联组成，每个触发器的D端与Qn端相连，ck端与前一级触发器Q端相连，所有触发器的清零端cp统一连接信号线cp1，cp端为低电平清零。信号clk为分频器初始输入信号，经过10级分频后，可得到分频信号clk_1d、clk_2d、……clk_10d，分别代表clk信号的2¹、2²、2³、……2¹⁰次分频后的振荡信号，clk_1dn、clk_2dn……clk_10dn等代表clk_1d、clk_2d……clk_10d等信号的非信号。信号cp1为开关导通后产生的一个低电平脉冲，在每次开关开启后将计数器的结果重置为零，然后计数器重新开始计数，直到下一个周期cp1再次将结果重置。由此可知，此分频器可在每个周期内对开关周期进行计数，所计的二进制数，可用于设置电路时间常数切换的时间点，也可用于补偿电流生成器中。由于分频器由下降沿触发的D触发器构成，所以当分频器用作计数器时，以clk_1dn、clk_2dn、clk_3dn……clk_10dn等输出信号作计数结果。

图3c中所示为编码器逻辑原理图。编码器主要由两个部分组成：时间常数切换逻辑控制电路和编码逻辑电路。二输入或非门NOR1、三输入或非门NOR2以及三个上升沿触发的D触发器DFF1、DFF2、DFF3组成时间常数切换逻辑电路，确定时间常数的切换点；或非门NOR3、四个与非门NAND1、NAND2、NAND3、NAND4和三个反相器INV1、INV2、INV3构成编码逻辑电路，选择控制对电容充放电频率的信号通道。信号S_T0、S_T1、S_T2分别代表了时间常数切换点，当指数波电压上升过程经历到相应的时间，需要增大时间常数时，三信号会分别由低电平跳变到高电平，并保持到开关周期结束。设置clk信号为振荡器输出信号，频率为500kHz，当clk的2⁷分频信号clk_7d第一次由低电平跳变至高电平时，时间常数第一次切换，此时S_T0由低变高，指数波到达第一次切换点所用时间为1/2×1/500×2⁷ms，第一时间常数切换点T₀约等于0.128ms；当分频信号clk_7dn与clk_8dn经或非门作用后第一次产生上升跳变时，发生第二次时间常数切换，S_T1跳变至高电平，用时3/4×1/500×2⁸ms，第二时间常数切换点T₁约等于0.384ms；分频信号clk_7dn、clk_8dn 以及clk_9dn经三输入或非门作用后第一次产生上升跳变，发生第三次时间常数切换，此时S_T2跳变至高电平，用时7/8×1/500×2⁹ms，第三时间常数切换点T₂约为0.896ms。从上述分析中可以得到时间常数切换点的逻辑真值表，见表1所示。信号S_T0、S_T1、S_T2的不同组合代表了不同的时间常数阶段，由于S_T0、S_T1、S_T2不可直接用于控制四选一通道选择器，所以需要对其进一步编码。编码后得到两对控制通道选择器的信号V_S1N、V_S1和V_S2N、V_S2。编码后可得到通道选择器控制逻辑真值表，见表2所示。

表1时间常数切换点逻辑真值表

	ST0	ST1	ST2
				t≤T0	0	0	0
T0<t≤T1	1	0	0
				T1<t≤T2	1	1	0
t>T2	1	1	1

表2通道选择器控制逻辑真值表

(ST0,ST1,ST2)	VS1N	VS1	VS2N	VS2
					(0,0,0)	0	1	0	1
(1,0,0)	0	1	1	0
					(1,1,0)	1	0	0	1
(1,1,1)	1	0	1	0

四选一通道选择器可见图3d。编码器输出控制信号选择相应通道，传输控制电容充放电频率的分频信号。六个传输门控制四个通道的导通与关断。依据表2中的编码逻辑，当指数电压上升时间小于T₀时，V_S1N与V_S2N为低电平，V_S1与V_S2为高电平，传输门TG1与TG3开启，clk信号所在通道被导通，f_C1输出clk信号；当上升时间超过T₀但小于T₁时，V_S2N与V_S2两信号翻转，TG1关断而TG2开启，此时只有TG2与TG3开启，clk_1d信号所在通道被开启，f_C1输出clk_1d信号；指数电压继续上升，时间超过T₁但小于T₂时，V_S1与V_S2N变为低电平，而V_S1N与V_S2跳为高电平，TG4和TG6被开启，其余皆关断，clk_2d信号所在通道导通，输出端输出clk_2d信号；最后，时间超过T₂后，V_S2N与V_S2两信号翻转，TG5与TG6导通，clk_3d信号所在通道被开启。从上述分析可知，由分频器、编码器和四选一通道选择器构成的指数生成器控制部分，能够在T₀、T₁、T₂时刻完成分频信号切换，实现频率逐级减半，达到指数时间常数倍增的效果。

图3e中显示的是指数生成器以及简化的控制逻辑电路，在图3e的电路中，V_a等于3V，V_b等于1V，指数波电压从1V开始上升，最终接近于3V，C₁为170fF，C₂为21.92pF，C₂与C₁的比值极小，满足指数波生成的条件。指数电压在去磁结束之后开始生成，所以当变压器还处于去磁阶段，T_D为高电平，T_D的非信号T_D_n变低，传输门TG8关闭，TG9和TG10开启，指数电压V_exp处于初始值1V。去磁结束后，T_D变低，TG9、TG10关闭，指数电压V_exp开始上升，TG7与TG8受f_C1控制交替导通，V_exp电压开始上升，形成指数波电压。信号f_C1随时间的增大频率逐渐减半，使指数波的时间常数逐级增大。直至下个周期开关管开启，指数波电压被重置至1V。

图3f所示为在一个最大开关周期下，时间常数切换点逻辑的仿真波形图。V_sw信号为开关管驱动信号，当开关开启后，计数器输出被重置为零并重新开始计数。在四个不同时间常数阶段，状态真值表(S_T0,S_T1,S_T2)分别为(0,0,0)、(1,0,0)、(1,1,0)、(1,1,1)，符合设计预期结果。

图3g中所示的是充放电控制信号f_C1与指数波信号V_exp的波形图，在0～T₀、T₀～T₁、T₁～T₂以及大于T₂这四个阶段内，充放电信号的频率逐渐减小，指数波波形的时间常数也随即变大，所以电压V_exp上升的速度逐步减小，并最终逼近3V。从仿真波形可见，采用本发明所设计的数字指数波电路，恒压系统可以获得足够宽的开关频率调节范围。

从上述分析中可知，计数器在每两次清零之间计数所用的时间等于开关周期，由于开关周期可反映输出负载的大小，因此，计数所得到的二进制开关周期可用于实现恒压控制。

Claims (2)

1.一种变时间常数数字指数波生成器，其特征在于，包括分频器、编码器、四选一通道选择器、指数生成电路；分频器的输入信号为振荡器产生的时钟信号clk和去磁时间信号T_D，分频器对由振荡器OSC模块输出的信号进行分频，分别得到clk、1/2clk、1/4clk、1/8clk四个充放电信号，这四个充放电信号分别连接通道选择器的四个输入端，同时其计数结果将作为编码器的输入信号实现编码。由于振荡器频率固定，所以分频器也同时起着等时间间距计数的作用，计数器从开关管导通后开始计数，直到下一周期开关管再次导通瞬间计数结果重置为零后，再重新开始计数，编码器会根据导通时间的大小对其进行编码，此编码信号将直接控制通道选择器的导通和关断，通道选择器的输出将控制指数生成器的充电频率，通过对不同频率信号通道的切换，得到逐步倍增的时间常数的指数波；

1)分频器由10个下降沿触发的D触发器级联组成，每个触发器的D端与Qn端相连，ck端与前一级触发器Q端相连，所有触发器的清零端cp统一连接信号线cp1，cp端为低电平清零，连接去磁时间信号T_D，信号clk为分频器初始输入信号，经过10级分频后，得到分频信号clk_1d、clk_2d、……clk_10d，分别代表clk信号的2¹、2²、2³、……2¹⁰次分频后的振荡信号，clk_1dn、clk_2dn……clk_10dn等代表clk_1d、clk_2d……clk_10d等信号的非信号，信号cp1为开关导通后产生的一个低电平脉冲，在每次开关开启后将计数器的结果重置为零，然后计数器重新开始计数，直到下一个周期cp1再次将结果重置，该分频器能够在每个周期内对开关周期进行计数，所计的二进制数，用于设置电路时间常数切换的时间点，由于分频器由下降沿触发的D触发器构成，所以当分频器用作计数器时，以clk_1dn、clk_2dn、clk_3dn……clk_10dn输出信号作计数结果；

2)编码器包括时间常数切换逻辑控制电路和编码逻辑电路两个部分，二输入或非门NOR1、三输入或非门NOR2以及三个上升沿触发的D触发器DFF1、DFF2、DFF3组成时间常数切换逻辑电路，确定时间常数的切换点，其输入输出信号连接关系为：NOR1的输入端接clk_7dn，clk_8dn，其输出信号j1连接DFF2的ck端；NOR2的输入端接clk_7dn，clk_8dn，clk_9dn，其输出信号j2连接DFF3的ck端，DFF1的信号的ck端连接clk_7d，DFF1、DFF2、DFF3的D端均连接vreg1信号基准，复位信号cp均连接分频器中的cp1信号，输出信号分别为S_T0、S_T1、S_T2，代表了时间常数切换点；或非门NOR3、四个与非门NAND1、NAND2、NAND3、NAND4和三个反相器INV1、INV2、INV3构成编码逻辑电路，选择控制对电容充放电频率的信号通道，NOR3和NAND2的输入信号为S_T1、S_T2，NOR3通过反相器INV1连接至NAND1的一个输入端，其另一个输入端为NAND2的输出，NAND3的另一个输入端信号为S_T0，NAND4的输入信号为S_T0、S_T1，NAND3和NAND4的输出信号分别为V_S2、V_S1，再分别连接反相器INV2、INV3得到的输出信号分别为V_S2N、V_S1N；

3)四选一通道选择器由六个传输门TG1、TG2、TG3、TG4、TG5、TG6控制四个通道的导通与关断，TG1、TG2、TG4、TG5的输入分别连接clk、clk_1d、clk_2d、clk_3d，TG1和TG2的输出相连作为TG3的输入信号，TG4和TG5的输出相连作为TG6的输入信号，TG3和TG6的输出信号相连通过连接两个反相器输出信号f_C1，由编码器生成的V_S1作为TG3的正向控制信号和TG6的负向控制信号，V_S2作为TG1和TG4的正向控制信号以及TG2和TG5的负向控制信号，V_S1N作为TG3的负向控制信号和TG6的正向控制信号，V_S2N作为TG2和TG5的正向控制信号以及TG1和TG4的负向控制信号；

4)指数生成电路包括由两个放大器OTA1、OTA2，传输门TG7、TG8、TG9、TG10，电容C1、C2、C3、C4，电阻R1组成的指数器和二输入或非门NOR1、反相器INV1组成的逻辑控制电路，NOR1的输入信号为T_D和f_C1，其输出为f_C2，再经过反相器INV1得到f_C2N,放大器OTA1的正输入端连接基准电压vref_3v，其典型值为3v，负端连接至输出端并接一电容C3构成缓冲器，并且该信号作为TG7的输入信号，其输出信号连接至TG8的输入端并接一电容C1至地，TG8的输出信号连接一个电容C2、电阻R1、以及TG9的输出和TG10的输入，TG9的输入端为基准电压vref_1v经过OTA2构成的缓冲级的信号，TG10的输出端信号连接电阻R1的另一端作为指数信号的输出信号V_exp，该信号接一电容C4至地。

2.根据权利要求1所述的变时间常数数字指数波生成器，按照如下步骤工作：

1)分频器对由振荡器OSC模块输出的充放电信号进行分频，分别得到clk、1/2clk、1/4clk、1/8clk四个充放电信号，由于振荡器频率固定，所以分频器也同时起着等时间间距计数的作用，计数器从开关管导通后开始计数，直到下一周期开关管再次导通瞬间计数结果重置为零后，再重新开始计数；

2)编码器和通道选择器组成了一个四通道的数据选择器，编码器对计数结果进行实时编码，编码器有三个时间切换点为T₀、T₁、T₂，当计数时间小于T₀时，编码器将S_T0闭合，其余开关断开，电路以clk频率对C₁、C₂两电容充放电；若计数时间超过T₀但小于T₁时，编码器断开S_T0，闭合S_T1，电路以1/2clk频率对C₁、C₂两电容充放电，时间常数倍增；同理，当时间超过T₁但小于T₂，S_T1被断开，S_T2被闭合1/4clk信号通道被导通，时间常数进一步倍增；最终，当时间超过T₂，1/8clk信号通道被导通，时间常数达到最大值，通过对不同频率信号通道的切换，得到逐步倍增的时间常数，信号S_T0、S_T1、S_T2分别代表了时间常数切换点，当指数波电压上升过程经历到相应的时间，需要增大时间常数时，三信号会分别由低电平跳变到高电平，并保持到开关周期结束。设置clk信号为振荡器输出信号，频率为500kHz，当clk的2⁷分频信号clk_7d第一次由低电平跳变至高电平时，时间常数第一次切换，此时S_T0由低变高，指数波到达第一次切换点所用时间为1/2×1/500×2⁷ms，第一时间常数切换点T₀约等于0.128ms；当分频信号clk_7dn与clk_8dn经或非门作用后第一次产生上升跳变时，发生第二次时间常数切换，S_T1跳变至高电平，用时3/4×1/500×2⁸ms，第二时间常数切换点T₁约等于0.384ms；分频信号clk_7dn、clk_8dn以及clk_9dn经三输入或非门作用后第一次产生上升跳变，发生第三次时间常数切换，此时S_T2跳变至高电平，用时7/8×1/500×2⁹ms，第三时间常数切换点T₂约为0.896ms；

3)当指数电压上升时间小于T₀时，V_S1N与V_S2N为低电平，V_S1与V_S2为高电平，传输门TG1与TG3开启，clk信号所在通道被导通，f_C1输出clk信号；当上升时间超过T₀但小于T₁时，V_S2N与V_S2两信号翻转，TG1关断而TG2开启，此时只有TG2与TG3开启，clk_1d信号所在通道被开启，f_C1输出clk_1d信号；指数电压继续上升，时间超过T₁但小于T₂时，V_S1与V_S2N变为低电平，而V_S1N与V_S2跳为高电平，TG4和TG6被开启，其余皆关断，clk_2d信号所在通道导通，输出端输出clk_2d信号；最后，时间超过T₂后，V_S2N与V_S2两信号翻转，TG5与TG6导通，clk_3d信号所在通道被开启；

4)指数电压在去磁结束之后开始生成，所以当变压器还处于去磁阶段，T_D为高电平，T_D的非信号T_D_n变低，传输门TG8关闭，TG9和TG10开启，指数电压V_exp处于初始值1V。去磁结束后，T_D变低，TG9、TG10关闭，指数电压V_exp开始上升，TG7与TG8受f_C1控制交替导通，V_exp电压开始上升，形成指数波电压。信号f_C1随时间的增大频率逐渐减半，使指数波的时间常数逐级增大。直至下个周期开关管开启，指数波电压被重置至1V。