CN106449933A - 一种发光二极管芯片及其制备方法 - Google Patents
一种发光二极管芯片及其制备方法 Download PDFInfo
- Publication number
- CN106449933A CN106449933A CN201610811314.9A CN201610811314A CN106449933A CN 106449933 A CN106449933 A CN 106449933A CN 201610811314 A CN201610811314 A CN 201610811314A CN 106449933 A CN106449933 A CN 106449933A
- Authority
- CN
- China
- Prior art keywords
- layer
- type
- ohmic contact
- contact layer
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 229920002120 photoresistant polymer Polymers 0.000 claims description 26
- 238000005530 etching Methods 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 9
- 230000008569 process Effects 0.000 claims description 6
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 229910052751 metal Inorganic materials 0.000 abstract description 11
- 239000002184 metal Substances 0.000 abstract description 11
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 238000005260 corrosion Methods 0.000 description 3
- 230000007797 corrosion Effects 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- VZGDMQKNWNREIO-UHFFFAOYSA-N carbon tetrachloride Substances ClC(Cl)(Cl)Cl VZGDMQKNWNREIO-UHFFFAOYSA-N 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- RHZWSUVWRRXEJF-UHFFFAOYSA-N indium tin Chemical compound [In].[Sn] RHZWSUVWRRXEJF-UHFFFAOYSA-N 0.000 description 1
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
- H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明公开了一种发光二极管芯片及其制备方法，属于半导体技术领域。发光二极管芯片包括依次层叠的基板、金属反射层、氧化物反射层、P型欧姆接触层、P型电流扩展层、P型限制层、有源层、N型限制层、N型电流扩展层、N型欧姆接触层，P型欧姆接触层上设有延伸至P型电流扩展层的半球型凹槽的阵列，氧化物反射层设有与半球型凹槽一一对应的通孔，通孔与对应的半球型凹槽连通。本发明通过连通的半球型凹槽和通孔在芯片内部形成折射率接近1的准真空层，有效降低了金属反射层和氧化物反射层组成的ODR中低折射率层的折射率，显著提高ODR的反射效率。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种发光二极管芯片及其制备方法。
背景技术
近年来，具备高亮度特性的倒装AlGaInP发光二极管(英文：Light EmitingDiode，简称LED)的应用领域日趋广泛，市场需求不断扩大。
倒装AlGaInP LED芯片自下而上包括基板、反射层、P型欧姆接触层、P型电流扩展层、P型限制层、有源层、N型限制层、N型电流扩展层、N型欧姆接触层。
在实现本发明的过程中，发明人发现现有技术至少存在以下问题：
反射层一般为由高折射率的金属反射层(如Au、Ag)和低折射率的氧化物反射层(如氧化铟锡(英文：Indium Tin Oxide，简称ITO)、SiO2)组成的全反射镜(英文：Omni-directional reflector，简称ODR)。受到氧化物反射层的折射率(1.5～2.1)的限制，ODR整体的反射效率较低。
发明内容
为了解决现有技术的问题，本发明实施例提供了一种发光二极管芯片及其制备方法。所述技术方案如下：
一方面，本发明实施例提供了一种发光二极管芯片，所述发光二极管芯片包括依次层叠的基板、金属反射层、氧化物反射层、P型欧姆接触层、P型电流扩展层、P型限制层、有源层、N型限制层、N型电流扩展层、N型欧姆接触层，所述P型欧姆接触层上设有延伸至所述P型电流扩展层的半球型凹槽的阵列，所述氧化物反射层设有与所述半球型凹槽一一对应的通孔，所述通孔与对应的所述半球型凹槽连通。
可选地，所述半球型凹槽的直径为4～5μm，所述半球型凹槽的深度为0.5μm，所述通孔的深度可以为1μm，所述半球型凹槽的间距为7～9μm。
优选地，所述P型欧姆接触层的厚度为30～60nm，所述P型电流扩展层的厚度为1.5～2.5μm。
可选地，所述P型欧姆接触层和所述P型电流扩展层均为掺杂有CCl4或者CBr4的GaP层，所述P型欧姆接触层的掺杂浓度为3e19～8e19，所述P型电流扩展层的掺杂浓度为2e18～5e18。
可选地，所述氧化物反射层采用ITO，所述金属反射层采用Au或Ag。
另一方面，本发明实施例提供了一种发光二极管芯片的制备方法，所述制备方法包括：
在衬底上依次生长缓冲层、N型腐蚀停层、N型欧姆接触层、N型电流扩展层、N型限制层、有源层、P型限制层、P型电流扩展层、P型欧姆接触层；
在所述P型欧姆接触层上依次沉积氧化物反射层和金属反射层；
在所述金属反射层上形成具有通孔阵列的光刻胶；
在光刻胶的保护下对所述金属反射层和所述氧化物反射层进行刻蚀，在所示金属反射层上形成呈阵列排列的延伸至所述P型电流扩展层的通孔；
通过所述通孔对所述P型欧姆接触层和所述P型电流扩展层进行刻蚀，在所述P型欧姆接触层上形成延伸至所述P型电流扩展层的半球型凹槽；
去除所述光刻胶；
将基板与所述金属反射层键合，并填充所述金属反射层内的通孔；
去除所述N型腐蚀停层、所述缓冲层、以及所述衬底。
可选地，所述在所述金属反射层上形成具有通孔阵列的光刻胶，包括：
采用光刻工艺在所述金属反射层上形成具有通孔阵列的光刻胶。
可选地，所述在光刻胶的保护下对所述金属反射层和所述氧化物反射层进行刻蚀，包括：
采用湿法刻蚀工艺对所述金属反射层和所述氧化物反射层进行刻蚀。
可选地，所述通过所述通孔对所述P型欧姆接触层和所述P型电流扩展层进行刻蚀，包括：
采用干法刻蚀工艺对所述P型欧姆接触层和所述P型电流扩展层进行刻蚀。
可选地，所述将基板与所述金属反射层键合，并填充所述金属反射层内的通孔，包括：
采用键合工艺将基板与所述金属反射层键合，并填充所述金属反射层内的通孔。
本发明实施例提供的技术方案带来的有益效果是：
通过在P型欧姆接触层上设有延伸至P型电流扩展层的半球型凹槽的阵列，氧化物反射层设有与半球型凹槽一一对应的通孔，通孔与对应的半球型凹槽连通，连通的半球型凹槽和通孔在芯片内部形成折射率接近1的准真空层，有效降低了金属反射层和氧化物反射层组成的ODR中低折射率层的折射率，显著提高ODR的反射效率。而且半球型凹槽位于P型欧姆接触层和P型电流扩展层内，P型欧姆接触层和P型电流扩展层采用的GaP材料本身折射率(2.9～3.1)较高，光由GaP材料进入准真空条件下的半球型凹槽，可以将芯片内部的发散光通过半球型凹槽形成的透镜阵列进行汇聚，有效提高芯片出光的利用率。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例一提供的一种发光二极管芯片的结构示意图；
图2是本发明实施例二提供的一种发光二极管芯片的制备方法的流程图；
图3a-图3h是本发明实施例二提供的发光二极管制备过程中的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
实施例一
本发明实施例提供了一种发光二极管芯片，参见图1，该发光二极管芯片包括依次层叠的基板1、金属反射层21、氧化物反射层22、P型欧姆接触层3、P型电流扩展层4、P型限制层5、有源层6、N型限制层7、N型扩展层8、N型欧姆接触层9。其中，P型欧姆接触层3上设有延伸至P型电流扩展层4的半球型凹槽10的阵列，氧化物反射层22设有与半球型凹槽10一一对应的通孔20，通孔20与对应的半球型凹槽10连通。
在本实施例中，基板1为Si基板；金属反射层21采用金(Au)或者银(Ag)，氧化物反射层22采用ITO；P型欧姆接触层3和P型电流扩展层4均为掺杂有CCl4或者CBr4的GaP层；P型限制层5和N型限制层7均为AlInP层；有源层6包括交替层叠的量子阱层和量子垒层，量子阱层和量子垒层为Al组分不同的AlGaInP层；N型电流扩展层8为AlGaInP层，N型欧姆接触层9为GaAs层。
容易知道，金属反射层21的折射率较高，氧化物反射层22的折射率较低。
具体地，金属反射层21的厚度可以为300～500nm；氧化物反射层22的厚度可以为300～500nm。P型欧姆接触层3的厚度可以为30～60nm，掺杂浓度可以为3e19～8e19；P型电流扩展层4的厚度可以为1.5～2.5μm，Ⅴ/Ⅲ可以为20～30，掺杂浓度可以为2e18～5e18。P型限制层5的厚度可以为250～350nm，Ⅴ/Ⅲ可以为20～30，掺杂浓度可以为7e17～9e17。有源层6的厚度可以为150～200nm，Ⅴ/Ⅲ可以为20～30。N型限制层7的厚度可以为250～350nm，Ⅴ/Ⅲ可以为20～30，掺杂浓度可以为1e18～2e18。N型电流扩展层8的厚度可以为2.5～3.5μm，Ⅴ/Ⅲ可以为15～25，掺杂浓度可以为1e18～2e18。N型欧姆接触层9的厚度可以为30～60nm，Ⅴ/Ⅲ可以为20～30，掺杂浓度可以为4e18～6e18。
其中，Ⅴ/Ⅲ为Ⅴ价的原子与Ⅲ价的原子的摩尔浓度比。
可选地，半球型凹槽10的直径可以为4～5μm，半球型凹槽10的深度可以为0.5μm，通孔20的深度可以为1μm，半球型凹槽10的间距可以为7～9μm。
本发明实施例通过在P型欧姆接触层上设有延伸至P型电流扩展层的半球型凹槽的阵列，氧化物反射层设有与半球型凹槽一一对应的通孔，通孔与对应的半球型凹槽连通，连通的半球型凹槽和通孔在芯片内部形成折射率接近1的准真空层，有效降低了金属反射层和氧化物反射层组成的ODR中低折射率层的折射率，显著提高ODR的反射效率。而且半球型凹槽位于P型欧姆接触层和P型电流扩展层内，P型欧姆接触层和P型电流扩展层采用的GaP材料本身折射率(2.9～3.1)较高，光由GaP材料进入准真空条件下的半球型凹槽，可以将芯片内部的发散光通过半球型凹槽形成的透镜阵列进行汇聚，有效提高芯片出光的利用率。
实施例二
本发明实施例提供了一种发光二极管芯片的制备方法，适用于制备实施例一提供的发光二极管芯片，参见图2，该制备方法包括：
步骤201：在衬底上依次生长缓冲层、N型腐蚀停层、N型欧姆接触层、N型电流扩展层、N型限制层、有源层、P型限制层、P型电流扩展层、P型欧姆接触层。
图3a为执行步骤201后的发光二极管外延片的结构示意图。其中，11为衬底，12为缓冲层，13为N型腐蚀停层，9为N型欧姆接触层，8为N型电流扩展层、7为N型限制层、6为有源层、5为P型限制层、4为P型电流扩展层，3为P型欧姆接触层。
在本实施例中，衬底为GaAs衬底，缓冲层为GaAs层，N型腐蚀停层为GaInP层，N型欧姆接触层为GaAs层，N型电流扩展层为AlGaInP层，N型限制层为AlInP层，有源层为AlGaInP层，P型限制层为AlInP层，P型电流扩展层和P型欧姆接触层为GaP层。
具体地，缓冲层的生长温度可以为650～670℃，生长速率可以为0.5～0.8nm/s，厚度可以为150～300nm，Ⅴ/Ⅲ可以为20～30。
N型腐蚀停层的生长温度可以为650～670℃，生长速率可以为0.5～0.6nm/s，厚度可以为200～300nm，Ⅴ/Ⅲ可以为20～30。
N型欧姆接触层的生长温度可以为650～670℃，生长速率可以为0.5～0.8nm/s，厚度可以为30～60nm，Ⅴ/Ⅲ可以为20～30，掺杂浓度可以为4e18～6e18。
N型电流扩展层的生长温度可以为670～685℃，生长速率可以为0.45～0.55nm/s，厚度可以为2.5～3.5μm，Ⅴ/Ⅲ可以为15～25，掺杂浓度可以为1e18～2e18。
N型限制层的生长温度可以为670～685℃，生长速率可以为0.45～0.55nm/s，厚度可以为250～350nm，Ⅴ/Ⅲ可以为20～30，掺杂浓度可以为1e18～2e18。
有源层的生长温度可以为670～685℃，生长速率可以为0.45～0.55nm/s，厚度可以为150～200nm，Ⅴ/Ⅲ可以为20～30。
P型限制层的生长温度可以为670～685℃，生长速率可以为0.45～0.55nm/s，厚度可以为250～350nm，Ⅴ/Ⅲ可以为20～30，掺杂浓度可以为7e17～9e17。
P型电流扩展层的生长温度可以为695～710℃，生长速率可以为2.5～3nm/s，厚度可以为1.5～2.5μm，Ⅴ/Ⅲ可以为20～30，掺杂浓度可以为2e18～5e18。
P型欧姆接触层的生长温度可以为645～665℃，厚度可以为30～60nm，掺杂浓度可以为3e19～8e19。
步骤202：在P型欧姆接触层上依次沉积氧化物反射层和金属反射层。
图3b为执行步骤202后的发光二极管外延片的结构示意图。其中，11为衬底，12为缓冲层，13为N型腐蚀停层，9为N型欧姆接触层，8为N型电流扩展层、7为N型限制层、6为有源层、5为P型限制层、4为P型电流扩展层，3为P型欧姆接触层，22为氧化物反射层，21为金属反射层。
在本实施例中，金属反射层采用Au或者Ag，氧化物反射层采用ITO。金属反射层21的折射率较高，氧化物反射层22的折射率较低。
可选地，金属反射层的厚度可以为300～500nm；氧化物反射层的厚度可以为300～500nm。
步骤203：在金属反射层上形成具有通孔阵列的光刻胶。
图3c为执行步骤203后的发光二极管外延片的结构示意图。其中，11为衬底，12为缓冲层，13为N型腐蚀停层，9为N型欧姆接触层，8为N型电流扩展层、7为N型限制层、6为有源层、5为P型限制层、4为P型电流扩展层，3为P型欧姆接触层，22为氧化物反射层，21为金属反射层，14为光刻胶。
具体地，该步骤203可以包括：
采用光刻工艺在金属反射层上形成具有通孔阵列的光刻胶。
在具体实现中，先在金属反射层上涂覆一层光刻胶，再采用设定图形的光刻版对光刻胶进行曝光，接着对完成曝光的光刻胶进行显影，去除部分区域的光刻胶，形成具有通孔阵列的光刻胶。容易知道，光刻胶去除的区域的金属反射层露出。
步骤204：在光刻胶的保护下对金属反射层和氧化物反射层进行刻蚀，在金属反射层上形成呈阵列排列的延伸至P型电流扩展层的通孔。
图3d为执行步骤204后的发光二极管外延片的结构示意图。其中，11为衬底，12为缓冲层，13为N型腐蚀停层，9为N型欧姆接触层，8为N型电流扩展层、7为N型限制层、6为有源层、5为P型限制层、4为P型电流扩展层，3为P型欧姆接触层，22为氧化物反射层，21为金属反射层，14为光刻胶，20为通孔。
具体地，该步骤204可以包括：
采用湿法刻蚀工艺对金属反射层和氧化物反射层进行刻蚀。
需要说明的是，湿法刻蚀时将光刻胶未保护区域的金属反射层和氧化物反射层完全刻蚀掉，露出P型欧姆接触层。
步骤205：通过通孔对P型欧姆接触层和P型电流扩展层进行刻蚀，在P型欧姆接触层上形成延伸至P型电流扩展层的半球型凹槽。
图3e为执行步骤205后的发光二极管外延片的结构示意图。其中，11为衬底，12为缓冲层，13为N型腐蚀停层，9为N型欧姆接触层，8为N型电流扩展层、7为N型限制层、6为有源层、5为P型限制层、4为P型电流扩展层，3为P型欧姆接触层，22为氧化物反射层，21为金属反射层，14为光刻胶，20为通孔，10为半球型凹槽。
可选地，半球型凹槽的直径可以为4～5μm，半球型凹槽的深度可以为0.5μm，通孔的深度可以为1μm，半球型凹槽的间距可以为7～9μm。
具体地，该步骤205可以包括：
采用干法刻蚀工艺对P型欧姆接触层和P型电流扩展层进行刻蚀。
优选地，采用电感耦合等离子体(英文：Inductive Coupled Plasma，简称ICP)刻蚀工艺实现干法刻蚀，一方面具有大选择比，可以最大程度保证金属反射层和氧化物反射层的完整性，另一方面可以在一定的尺寸范围内有效控制刻蚀形貌，保证形成半球型凹槽。
步骤206：去除光刻胶。
图3f为执行步骤206后的发光二极管外延片的结构示意图。其中，11为衬底，12为缓冲层，13为N型腐蚀停层，9为N型欧姆接触层，8为N型电流扩展层、7为N型限制层、6为有源层、5为P型限制层、4为P型电流扩展层，3为P型欧姆接触层，22为氧化物反射层，21为金属反射层，20为通孔，10为半球型凹槽。
步骤207：将基板与金属反射层键合，并填充金属反射层内的通孔。
图3g为执行步骤207后的发光二极管外延片的结构示意图。其中，11为衬底，12为缓冲层，13为N型腐蚀停层，9为N型欧姆接触层，8为N型电流扩展层、7为N型限制层、6为有源层、5为P型限制层、4为P型电流扩展层，3为P型欧姆接触层，22为氧化物反射层，21为金属反射层，20为通孔，1为基板，10为半球型凹槽。
在本实施例中，基板可以为Si基板。
具体地，该步骤207可以包括：
采用键合工艺将基板与金属反射层键合，并填充金属反射层内的通孔。
在具体实现中，在真空状态下，将基板上带有的金属层与金属反射层键合，键合过程中金属层和金属反射层处于高温状态，两者相互扩散合成在一起，因此金属反射层内的通孔被同步填充。
需要说明的是，由于外延层非常薄，将其键合到基板上，基板可以起到固定和支撑的作用。同时，由于Si的导热系数高于GaAs的导热系数，因此将GaAs衬底转换为Si基板有利于LED的散热。
步骤208：去除N型腐蚀停层、缓冲层、以及衬底。
图3h为执行步骤208后的发光二极管外延片的结构示意图。其中，9为N型欧姆接触层，8为N型电流扩展层、7为N型限制层、6为有源层、5为P型限制层、4为P型电流扩展层，3为P型欧姆接触层，22为氧化物反射层，21为金属反射层，1为基板，20为通孔，10为半球型凹槽。
具体地，该步骤208可以包括：
采用湿法腐蚀工艺依次去除衬底、缓冲层、N型腐蚀停层。
在实际应用中，可以利用选择性腐蚀液依次去掉GaAs衬底、缓冲层、N型腐蚀停层，其中，选择性腐蚀液可以为双氧水和盐酸。
本发明实施例通过在P型欧姆接触层上设有延伸至P型电流扩展层的半球型凹槽的阵列，氧化物反射层设有与半球型凹槽一一对应的通孔，通孔与对应的半球型凹槽连通，连通的半球型凹槽和通孔在芯片内部形成折射率接近1的准真空层，有效降低了金属反射层和氧化物反射层组成的ODR中低折射率层的折射率，显著提高ODR的反射效率。而且半球型凹槽位于P型欧姆接触层和P型电流扩展层内，P型欧姆接触层和P型电流扩展层采用的GaP材料本身折射率(2.9～3.1)较高，光由GaP材料进入准真空条件下的半球型凹槽，可以将芯片内部的发散光通过半球型凹槽形成的透镜阵列进行汇聚，有效提高芯片出光的利用率。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种发光二极管芯片，所述发光二极管芯片包括依次层叠的基板、金属反射层、氧化物反射层、P型欧姆接触层、P型电流扩展层、P型限制层、有源层、N型限制层、N型电流扩展层、N型欧姆接触层，其特征在于，所述P型欧姆接触层上设有延伸至所述P型电流扩展层的半球型凹槽的阵列，所述氧化物反射层设有与所述半球型凹槽一一对应的通孔，所述通孔与对应的所述半球型凹槽连通。
2.根据权利要求1所述的发光二极管芯片，其特征在于，所述半球型凹槽的直径为4～5μm，所述半球型凹槽的深度为0.5μm，所述通孔的深度可以为1μm，所述半球型凹槽的间距为7～9μm。
3.根据权利要求2所述的发光二极管芯片，其特征在于，所述P型欧姆接触层的厚度为30～60nm，所述P型电流扩展层的厚度为1.5～2.5μm。
4.根据权利要求1-3任一项所述的发光二极管芯片，其特征在于，所述P型欧姆接触层和所述P型电流扩展层均为掺杂有CCl4或者CBr4的GaP层，所述P型欧姆接触层的掺杂浓度为3e19～8e19，所述P型电流扩展层的掺杂浓度为2e18～5e18。
5.根据权利要求1-3任一项所述的发光二极管芯片，其特征在于，所述氧化物反射层采用ITO，所述金属反射层采用Au或Ag。
6.一种发光二极管芯片的制备方法，其特征在于，所述制备方法包括：
在衬底上依次生长缓冲层、N型腐蚀停层、N型欧姆接触层、N型电流扩展层、N型限制层、有源层、P型限制层、P型电流扩展层、P型欧姆接触层；
在所述P型欧姆接触层上依次沉积氧化物反射层和金属反射层；
在所述金属反射层上形成具有通孔阵列的光刻胶；
在光刻胶的保护下对所述金属反射层和所述氧化物反射层进行刻蚀，在所示金属反射层上形成呈阵列排列的延伸至所述P型电流扩展层的通孔；
通过所述通孔对所述P型欧姆接触层和所述P型电流扩展层进行刻蚀，在所述P型欧姆接触层上形成延伸至所述P型电流扩展层的半球型凹槽；
去除所述光刻胶；
将基板与所述金属反射层键合，并填充所述金属反射层内的通孔；
去除所述N型腐蚀停层、所述缓冲层、以及所述衬底。
7.根据权利要求6所述的制备方法，其特征在于，所述在所述金属反射层上形成具有通孔阵列的光刻胶，包括：
采用光刻工艺在所述金属反射层上形成具有通孔阵列的光刻胶。
8.根据权利要求6或7所述的制备方法，其特征在于，所述在光刻胶的保护下对所述金属反射层和所述氧化物反射层进行刻蚀，包括：
采用湿法刻蚀工艺对所述金属反射层和所述氧化物反射层进行刻蚀。
9.根据权利要求6或7所述的制备方法，其特征在于，所述通过所述通孔对所述P型欧姆接触层和所述P型电流扩展层进行刻蚀，包括：
采用干法刻蚀工艺对所述P型欧姆接触层和所述P型电流扩展层进行刻蚀。
10.根据权利要求6或7所述的制备方法，其特征在于，所述将基板与所述金属反射层键合，并填充所述金属反射层内的通孔，包括：
采用键合工艺将基板与所述金属反射层键合，并填充所述金属反射层内的通孔。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610811314.9A CN106449933B (zh) | 2016-09-08 | 2016-09-08 | 一种发光二极管芯片及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610811314.9A CN106449933B (zh) | 2016-09-08 | 2016-09-08 | 一种发光二极管芯片及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106449933A true CN106449933A (zh) | 2017-02-22 |
| CN106449933B CN106449933B (zh) | 2018-11-06 |
Family
ID=58164309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610811314.9A Active CN106449933B (zh) | 2016-09-08 | 2016-09-08 | 一种发光二极管芯片及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106449933B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109873066A (zh) * | 2019-03-12 | 2019-06-11 | 扬州乾照光电有限公司 | 一种二极管芯片及其制备方法 |
| CN113658972A (zh) * | 2020-05-12 | 2021-11-16 | 成都辰显光电有限公司 | 发光背板以及发光背板的制备方法 |
| CN114335277A (zh) * | 2022-03-15 | 2022-04-12 | 江西兆驰半导体有限公司 | 一种增强出光效率的发光二极管及其制备方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030143771A1 (en) * | 1999-11-15 | 2003-07-31 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating nitride semiconductor, method of fabricating nitride semiconductor device, nitride semiconductor device, semiconductor light emitting device and method of fabricating the same |
| CN1641835A (zh) * | 2004-01-15 | 2005-07-20 | Lg电子有限公司 | 高质量氮化物半导体薄膜及其制作方法 |
| CN1653624A (zh) * | 2002-05-15 | 2005-08-10 | 松下电器产业株式会社 | 半导体发光元件及其制造方法 |
| US20100163906A1 (en) * | 2008-12-30 | 2010-07-01 | Chang Hee Hong | Light Emitting Device with Air Bars and Method of Manufacturing the Same |
| CN102074633A (zh) * | 2009-10-28 | 2011-05-25 | Lg伊诺特有限公司 | 发光器件、发光器件封装、以及照明系统 |
| CN102447045A (zh) * | 2010-10-05 | 2012-05-09 | 台湾积体电路制造股份有限公司 | 发光二极管及其制造方法 |
| CN102456785A (zh) * | 2010-10-19 | 2012-05-16 | 三星Led株式会社 | 垂直发光装置 |
-
2016
- 2016-09-08 CN CN201610811314.9A patent/CN106449933B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030143771A1 (en) * | 1999-11-15 | 2003-07-31 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating nitride semiconductor, method of fabricating nitride semiconductor device, nitride semiconductor device, semiconductor light emitting device and method of fabricating the same |
| CN1653624A (zh) * | 2002-05-15 | 2005-08-10 | 松下电器产业株式会社 | 半导体发光元件及其制造方法 |
| CN1641835A (zh) * | 2004-01-15 | 2005-07-20 | Lg电子有限公司 | 高质量氮化物半导体薄膜及其制作方法 |
| US20100163906A1 (en) * | 2008-12-30 | 2010-07-01 | Chang Hee Hong | Light Emitting Device with Air Bars and Method of Manufacturing the Same |
| CN102074633A (zh) * | 2009-10-28 | 2011-05-25 | Lg伊诺特有限公司 | 发光器件、发光器件封装、以及照明系统 |
| CN102447045A (zh) * | 2010-10-05 | 2012-05-09 | 台湾积体电路制造股份有限公司 | 发光二极管及其制造方法 |
| CN102456785A (zh) * | 2010-10-19 | 2012-05-16 | 三星Led株式会社 | 垂直发光装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109873066A (zh) * | 2019-03-12 | 2019-06-11 | 扬州乾照光电有限公司 | 一种二极管芯片及其制备方法 |
| CN113658972A (zh) * | 2020-05-12 | 2021-11-16 | 成都辰显光电有限公司 | 发光背板以及发光背板的制备方法 |
| CN114335277A (zh) * | 2022-03-15 | 2022-04-12 | 江西兆驰半导体有限公司 | 一种增强出光效率的发光二极管及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106449933B (zh) | 2018-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7505057B2 (ja) | 発光素子 | |
| JP7384848B2 (ja) | 半導体発光素子の製造方法 | |
| CN112018223B (zh) | 粘合层转印的薄膜倒装结构Micro-LED芯片及其制备方法 | |
| TW201946294A (zh) | 發光二極體、其製作方法及發光裝置 | |
| CN104064642B (zh) | 垂直型led的制作方法 | |
| CN101840985A (zh) | 具有双反射层的氮化镓基垂直发光二极管及其制备方法 | |
| CN109524514A (zh) | 一种带有Ag反射层结构的倒装LED芯片及其制作方法 | |
| WO2016169475A1 (zh) | 大功率led芯片及其制造方法 | |
| CN106449933B (zh) | 一种发光二极管芯片及其制备方法 | |
| CN102082216B (zh) | 一种发光二极管芯片及其制造方法 | |
| CN109713089A (zh) | GaN基LED白光垂直结构芯片及其制备方法 | |
| CN106409997A (zh) | Led芯片及其形成方法 | |
| CN102270714B (zh) | 发光二极管芯片的制备方法 | |
| CN103715315A (zh) | 一种金属反射镜电极高压led芯片的制备方法 | |
| CN104868021A (zh) | 倒装led芯片及其制造方法 | |
| CN111106212A (zh) | 垂直结构深紫外发光二极管及其制备方法 | |
| CN204257700U (zh) | 一种led芯片结构 | |
| CN102130252B (zh) | 发光二极管及其制造方法 | |
| CN109494286A (zh) | 半导体元件 | |
| CN203607447U (zh) | Led芯片 | |
| KR101805301B1 (ko) | 광추출효율 향상을 위한 p-형 오믹 접합 전극 패턴을 구비한 자외선 발광 다이오드 소자 | |
| CN104733572A (zh) | 倒装led芯片及其制造方法 | |
| CN102064253A (zh) | 发光二极管及其制造方法 | |
| CN102881796A (zh) | 具有环形反射层的发光器件 | |
| CN214313229U (zh) | 倒装led芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |