CN106449378A - 一种改善高深宽比光刻胶形貌的结构和方法 - Google Patents

一种改善高深宽比光刻胶形貌的结构和方法 Download PDF

Info

Publication number
CN106449378A
CN106449378A CN201611077084.4A CN201611077084A CN106449378A CN 106449378 A CN106449378 A CN 106449378A CN 201611077084 A CN201611077084 A CN 201611077084A CN 106449378 A CN106449378 A CN 106449378A
Authority
CN
China
Prior art keywords
photoresist
layer
etching
film layer
etch rate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611077084.4A
Other languages
English (en)
Other versions
CN106449378B (zh
Inventor
刘鹏
胡伟玲
任昱
吕煜坤
张旭升
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201611077084.4A priority Critical patent/CN106449378B/zh
Publication of CN106449378A publication Critical patent/CN106449378A/zh
Application granted granted Critical
Publication of CN106449378B publication Critical patent/CN106449378B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明公开了一种改善高深宽比光刻胶形貌的结构和方法。具体为通过对光刻胶涂布的结构和成分进行设计，改善高深宽比光刻胶形貌。在多层光刻胶结构中，通过最上层的光刻胶定义图形，通过第二层的硬掩模层转移图形，通过对第三层即多层复合膜层的结构与成分的设计，防止和减缓光刻胶成分在侧向被刻蚀的趋势，并通过形貌修复步骤进一步改善光刻胶形貌，最后形成良好形貌的高深宽比光刻胶图形。因此避免锥形或保龄球形等不良形貌的出现，可进一步改善器件的性能。

Description

一种改善高深宽比光刻胶形貌的结构和方法
技术领域
本发明涉及微电子领域，更具体地，涉及一种改善高深宽比光刻胶形貌的结构和方法。
背景技术
光刻胶是指通过紫外光、准分子激光、电子束、离子束、X射线等光源的照射或辐射，其溶解度发生变化的耐刻蚀薄膜材料。由于光刻胶具有光化学敏感性，可利用其进行光化学反应，经曝光、显影后，去除可溶解的部分，在光刻胶层就会形成所需的图形，留下的部分则对底层起保护作用，且其厚度要足够厚以实现阻挡刻蚀的功能。因此，光刻胶是半导体行业中实现图形转移的重要结构。
通常采用分辨率和深宽比来评价光刻图形工艺的指标。分辨率是指在光刻胶层能够产生的关键尺寸(线宽)的大小，关键尺寸越小，说明分辨率越高。深宽比是光刻胶厚度与图形线宽的比值，光刻胶的厚度由工艺要求决定，如在离子注入工艺中，要求光刻胶与掩蔽膜的厚度之和大于掩蔽所需最小厚度。
传统的单层光刻胶工艺的图形转移是通过两步来完成的。首先，通过曝光和显影，图形被转移到光刻胶层；然后，用刻蚀剂刻蚀晶圆表面没有被光刻胶盖住的部分，使图形被永久的转移到晶圆层。但是，传统的单层光刻胶工艺适合的深宽比一般仅在2-5左右。
随着电子器件功能的提高，对线宽的要求越来越高。例如，在某些高能注入的工艺中，线宽已经要求到0.15um，光刻胶高度则达到4um厚度，深宽比已经大于20。这个要求已经超过了传统光刻工艺的极限，单层光刻胶工艺已不能满足要求。
于是，多层光刻胶工艺被发展。多层光刻胶工艺往往先在底部用较厚的光刻胶来填充凹处和平整晶圆表面，图形首先在被平坦化的顶层光刻胶层中形成，因为该表面比较薄，用这种表面成像方法更利于得到很小尺寸的图形。以现有三层光刻胶工艺为例，从上到下依次包括薄层光刻胶层、硬掩模层及下层光刻胶层。首先在顶层的薄层光刻胶形成图形，接着通过刻蚀工艺将图形转移到中间的硬掩模层，最后，使用硬掩模层作为刻蚀掩模版将图形转移到底层的光刻胶层上。
在现有工艺中，由于下层光刻胶层的厚度太大，在对下层光刻胶层进行刻蚀的时候，容易形成底部过窄的锥形形貌，或者因横向刻蚀量增加，形成中间宽度过大、底部较窄的保龄球形的形貌，改变了器件离子注入的浓度和深度分布，进一步影响了器件特性。因此，锥形形貌和保龄球形的形貌皆造成注入的离子分布和设计不一致，最终引起器件方面的问题。
发明内容
本发明的目的在于克服现有技术存在的上述缺陷，提供一种特殊的结构和方法，改善高深宽比的光刻胶刻蚀后的锥形和保龄球形形貌。
为实现上述目的，本发明的技术方案如下：
一种改善高深宽比光刻胶形貌的结构，包括：由下到上顺序为半导体衬底，介质膜去胶停止层，多层复合膜层，硬掩模层，光刻胶层，其中，多层复合膜层是指不同刻蚀速率的光刻胶和膜层的组合，刻蚀速率慢的膜层和刻蚀速率快的光刻胶间隔重复叠加，刻蚀速率慢的膜层至少一层，并且在刻蚀速率快的光刻胶中间，根据多层复合膜层结构的不同膜质调整刻蚀参数，最终刻蚀停止在介质膜去胶停止层。
进一步地，所述的多层复合膜层的总厚度在5000-100000埃之间，所述的刻蚀速率慢的膜层厚度在50-1000埃之间。
进一步地，所述的刻蚀速率慢的膜层是指无定形碳、或氧化硅、或氮化硅，所述的无定形碳、或氧化硅、或氮化硅的厚度在50-1000埃之间。
进一步地，所述的硬掩模层为旋涂法涂覆的二氧化硅或者硅，或低温化学气相沉积的二氧化硅或者氮化硅，厚度在500-10000埃之间。
进一步地，所述的介质膜去胶停止层为氧化硅膜或者氮化硅膜，厚度为50-500埃之间。
本发明还公开了一种形成上述高深宽比光刻胶形貌的结构的方法，包括：
步骤S01：提供一半导体硅衬底晶圆，在衬底上依次沉积介质膜去胶停止层、多层复合膜层、硬掩模层、光刻胶层，其中，多层复合膜层是指不同刻蚀速率的光刻胶和膜层的组合，刻蚀速率慢的膜层和刻蚀速率快的光刻胶间隔重复叠加，刻蚀速率慢的膜层至少一层，并且在刻蚀速率快的光刻胶中间；
步骤S02：进行光刻曝光和显影；
步骤S03：刻蚀硬掩模层；
步骤S04：刻蚀多层复合膜层，根据多层复合膜结构的不同膜质调整刻蚀参数，最终刻蚀停止在介质膜去胶停止层。
进一步地，步骤S04中，刻蚀多层复合膜层时，在不同膜质层的刻蚀切换步骤之间，增加形貌修复步骤。
进一步地，所述的形貌修复步骤是基于NF3的各向同性刻蚀条件，或基于C4F8或者C5F8的聚合物沉积条件，或基于O2或者SO2的聚合物去除条件。
进一步地，步骤S04中，刻蚀多层复合膜层时，在多层复合膜的不同膜质层转换时使用刻蚀终点系统判断刻蚀深度，在不同膜质的刻蚀使用不同刻蚀条件。
进一步地，步骤S03中，刻蚀硬掩模层选择CF系等离子刻蚀工艺，可以通过调整条件中的C/F比调节硬掩模层形貌来调节最终的关键尺寸；在步骤S02和步骤S03之间，增加光刻胶和硬掩模层高选择比刻蚀步骤来调整关键尺寸。
从上述技术方案可以看出，本发明通过分层蚀刻多层复合膜，防止和减缓光刻胶成分在侧向被刻蚀的趋势，并通过形貌修复步骤对光刻胶形貌进一步修正。因此，本发明具备在高深宽比工艺条件下改善光刻胶形貌的显著特点。
附图说明
图1是本发明用于改善高深宽比光刻胶形貌的一种实施例的膜层结构示意图；
图2是本发明用于改善高深宽比光刻胶形貌的一种实施例的流程图；
图3a-3f是本发明用于改善高深宽比光刻胶形貌的一种实施例的流程示意图。
具体实施方式
下面结合附图，对本发明的具体实施方式作进一步的详细说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
在以下本发明的具体实施方式中，结合图1对本发明的高深宽比光刻胶形貌的结构作进一步详细说明。图1是本实施例用于改善高深宽比光刻胶形貌的膜层结构示意图。如图1所示，一种改善高深宽比光刻胶形貌的结构，包括：由下到上顺序为半导体衬底100，介质膜去胶停止层101，多层复合膜层，硬掩模层301，光刻胶层401，其中，多层复合膜层是指不同刻蚀速率的光刻胶和膜层的组合，刻蚀速率慢的膜层和刻蚀速率快的光刻胶间隔重复叠加，刻蚀速率慢的膜层至少一层，并且在刻蚀速率快的光刻胶中间，根据多层复合膜层结构的不同膜质调整刻蚀参数，最终刻蚀停止在介质膜去胶停止层。
光刻胶层401的作用为通过曝光和显影形成图形，完成第一次图形转移。接着，通过刻蚀工艺将图形转移到硬掩模层301，最后，使用硬掩模层301作为刻蚀掩模版依次将图形转移到其下面的各层复合膜层上，直至到达介质膜去胶停止层101。该过程中，需要根据不同复合膜层的不同膜质改变工艺条件分层蚀刻多层复合膜层，防止和减缓了光刻胶成分在侧向被刻蚀的趋势，并且，当工艺条件改变时，可以根据需要对侧壁形貌进行适当的修复，从而达到改善高深宽比光刻胶形貌的目的。
具体的，半导体衬底100可以为原始的或外延的半导体材料，包括纯单晶硅、p型硅、n型硅、Ⅲ-Ⅴ族化合物半导体材料、Ⅱ-Ⅵ族化合物半导体材料以及在上述材料中包含电子器件(栅极、源漏极、浅沟槽隔离结构)的半导体材料等。
请参阅图1。多层复合膜层是指不同膜质201和202间隔重复叠加，本实施例中复合膜层201为四层，复合膜层202为三层，分别代表不同刻蚀速率的光刻胶和膜层，复合膜层201为刻蚀速率快的光刻胶，复合膜层202为刻蚀速率慢的膜层，刻蚀速率慢的膜层至少一层，并且在刻蚀速率快的光刻胶中间，即多层复合膜层从下到上以刻蚀速率快的光刻胶开始，和刻蚀速率慢的光刻胶间隔重复叠加，最终以刻蚀速率快的光刻胶结束。多层复合膜层201～202共同构成了光刻胶组合层,相当于现有三层光刻胶工艺中的底层厚胶，其作用不仅包括实现图形转移，还包括实现阻挡刻蚀的功能，保护其覆盖下的电子器件。与现有技术相比，本发明的多层复合膜层防止和减缓了光刻胶成分在侧向被刻蚀的趋势，并且，当工艺条件改变时，可以根据需要对侧壁形貌进行适当的修复，从而达到改善高深宽比光刻胶形貌的目的。多层复合膜层必须要足够厚来实现阻挡刻蚀的功能，保护其覆盖下的电子器件。优选地，多层复合膜层的总厚度在5000-100000埃之间，其中，刻蚀速率慢的膜层厚度在50-1000埃之间。具体的，刻蚀速率慢的膜层的材质可以为无定形碳，无定形碳至少一层，与光刻胶间隔重复叠加，并且在光刻胶中间，即复合膜层201为光刻胶，复合膜层202为无定形碳，二者间隔重复叠加。每层无定形碳的厚度在50-1000埃之间。刻蚀速率慢的膜层的材质还可以为氧化硅或者氮化硅，氧化硅或者氮化硅至少一层，与光刻胶间隔重复叠加，并且在光刻胶中间，即复合膜层201为光刻胶，复合膜层202为氧化硅或者氮化硅，光刻胶和氧化硅，或者光刻胶和氮化硅间隔重复叠加。氧化硅或氮化硅厚度在50-1000埃之间。这里的光刻胶由聚合物、溶剂、感光剂和添加剂等组分制成，组分的种类和各组分的比例不同，导致光刻胶的属性不同。可以根据晶圆表面对尺寸的要求等特征配制所需要的光刻胶。在这里，不对光刻胶的具体组分进行限定。
具体的，硬掩模层301为旋涂法涂覆的二氧化硅或者硅，或低温化学气相沉积的二氧化硅或者氮化硅，厚度在500-10000埃之间。硬掩模层301位于复合膜层201的上面，因为复合膜层201为光刻胶，是一种有机物，在高温下易挥发，所以，在多层复合膜层上面需要采用低温化学气相沉积或者是旋转喷涂的工艺沉积一层硬掩模层301。硬掩模层301的厚度根据其下面要刻蚀的多层复合膜层的厚度来选择。
具体的，介质膜去胶停止层101为氧化硅膜或者氮化硅膜，厚度为50-500埃之间。其作用为对下面的基底起保护作用，防止在刻蚀光刻胶层的时候损坏下面的器件。
本发明还提供了利用上述结构改善高深宽比光刻胶形貌的方法，请参阅图2和图3a-3f，图2是本发明用于改善高深宽比光刻胶形貌的一种实施例的流程图，图3a-3f是本发明用于改善高深宽比光刻胶形貌的一种实施例的流程示意图。该方法包括以下步骤：
步骤S01：提供一半导体硅衬底晶圆，在衬底上依次沉积介质膜去胶停止层、多层复合膜层、硬掩模层、光刻胶层，其中，多层复合膜层是指不同刻蚀速率的光刻胶和膜层的组合，刻蚀速率慢的膜层和刻蚀速率快的光刻胶间隔重复叠加，刻蚀速率慢的膜层至少一层，并且在刻蚀速率快的光刻胶中间。
该步骤中，介质膜去胶停止层可以使用炉管的热氧化法/热分解淀积法或者化学气相沉积设备进行沉积。介质膜去胶停止层的膜质要根据多层复合膜层和硬掩模层的膜质确定，需要对多层复合膜层和硬掩模层有高选择比，以保护硅衬底。接下来，采用旋涂法或蒸气法涂复合膜层201，经过软烘焙和硬烘焙等工艺，完成复合膜层201的定型。然后，采用沉积法在复合膜层201上沉积一层复合膜层202，重复多次涂敷复合膜层201和沉积复合膜层202，达到足够阻挡刻蚀的厚度，最终以涂敷复合膜层201结束。由于复合膜层201在高温下易挥发，所以，在多层复合膜层上面需要采用低温化学气相沉积或者是旋转喷涂的工艺沉积一层硬掩模层301。其膜质需要对复合膜层201有很高的选择比，可以为二氧化硅、硅、或者氮化硅。最后，在硬掩模层301上面采用旋涂法或蒸气法涂敷光刻胶层401，经过软烘焙和硬烘焙等工艺，完成光刻胶的定型。其厚度在2000-4000埃，要足够刻蚀硬掩模层301，同时根据关键尺寸有足够的光刻工艺窗口。当然，在每个步骤间还需要其它的工艺步骤，例如晶圆表面的清洗，甩干/烘焙晶圆表面，缺陷检查等。
步骤S02：进行光刻曝光和显影。
该步骤中，对顶部光刻胶401进行曝光显影，从而在顶部光刻胶401中形成高深宽比结构的图案,如图3a所示。
步骤S03：刻蚀硬掩模层。
该步骤中，通过光刻胶的开口部分刻蚀硬掩模层301，如图3b所示。刻蚀条件可以选择CF系的等离子刻蚀工艺，采用CF4、Cl2为主刻蚀气体，采用的等离子体源还可以包含氦、氖、氩、氪、氙中的一种或多种，再者也可以包含一氧化碳，二氧化碳，二氧化硫和氮气中的一种或多种，也可以采用湿法刻蚀。因为每一个步骤都会影响最终的图形尺寸，并且每一步工艺步骤都有它的内部变异，所以，如果需要调整刻蚀关键尺寸，可以在这一步调整刻蚀条件的C/F比例，以改变硬掩模层的形貌。在步骤S02和步骤S03之间，也可以增加光刻胶和硬掩模层高选择比刻蚀步骤来调整关键尺寸。光刻胶上精确的图形尺寸的形成是器件和电路正常工作的决定性因素。
步骤S04：刻蚀多层复合膜层，根据多层复合膜结构的不同膜质调整刻蚀参数，最终刻蚀停止在介质膜停止层。
该步骤中，从上到下依次分层刻蚀复合膜层，如图3c所示。首先采用O2或者SO2为刻蚀主要气体的等离子刻蚀工艺刻蚀复合膜层201，该刻蚀条件对于硬掩模层301、复合膜层202和介质膜去胶停止层101有很高的选择比。此时，可以使用刻蚀终点系统探测到刻蚀到复合膜层202的时候，可以切换成刻蚀复合膜层202的条件，比如CF系的等离子刻蚀工艺。因为CF系刻蚀条件对硬掩模层301和复合膜层201没有选择比，这步的时间不宜太多，否则硬掩模层301会不够阻挡多层复合层的刻蚀。在重复几个复合膜层202和201刻蚀的切换后，多层复合膜在光刻曝光区域被打开，光刻胶401被全部消耗光，刻蚀停止在介质膜去胶停止层101。刻蚀多层复合膜层时，在每一次的不同膜质层转换时均可以使用刻蚀终点系统判断刻蚀深度。另外，在不同膜质层的刻蚀切换步骤之间，可以增加形貌修复步骤。根据不同的膜质，形貌修复步骤可以采用不同的刻蚀条件，例如，基于NF3的各向同性刻蚀条件，基于C4F8或者C5F8的聚合物沉积条件，基于O2或者SO2的聚合物去除条件等。至此，具有理想的竖直侧壁的高深宽比结构形成。这里所说的高深宽比结构可以为通孔，接触孔，浅沟槽隔离结构等等。
上述理想的高深宽比光刻胶形貌的结构被形成后，后续工艺，例如掺杂、离子注入或刻蚀，才能被更好的进行，以致达到设计要求生产合格的器件。本实施例中以离子注入为例，如图3d所示，高能离子从高深宽比结构中注入到半导体衬底100中。之后，掩蔽层都需要被去除。首先使用C4F8/C5F8为主要刻蚀气体的高C/F比等离子刻蚀工艺去除硬掩模层301，因为C/F比高的条件可以得到很高的硬掩模层301对介质膜去胶停止层101的选择比，由于有介质膜去胶停止层101的保护，刻蚀不会对半导体衬底造成损伤。关于多层复合膜层的去除方法较多，主要是根据复合膜层202、复合膜层201、介质膜去胶停止层101的膜质选择高选择比的刻蚀条件。例如使用步骤S04中的刻蚀多层复合膜层的条件，在刻蚀复合膜层202氧化硅膜质的时候选择C4F8/C5F8等高C/F比的条件；或者选择SPM(浓H2SO4、H2O2、H2O2的混合溶液)和稀释的HF的混合药液刻蚀，其中SPM的作用是去除光刻胶,HF作用是刻蚀氧化膜；最后使用H3PO4药液去除去胶停止层101。
综上所述，本发明通过对多层复合膜层的结构与成分的设计，防止和减缓光刻胶成分在侧向被刻蚀的趋势，并且，通过在不同膜质层的刻蚀切换步骤之间增加形貌修复步骤，进一步改善了高深宽比光刻胶形貌，最后形成良好形貌的高深宽比光刻胶图形。因此避免锥形或保龄球形等不良形貌的出现，可进一步改善器件的性能。
以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。

Claims (10)

1.一种改善高深宽比光刻胶形貌的结构，其特征在于，包括：由下到上顺序为半导体衬底，介质膜去胶停止层，多层复合膜层，硬掩模层，光刻胶层，其中，多层复合膜层是指不同刻蚀速率的光刻胶和膜层的组合，刻蚀速率慢的膜层和刻蚀速率快的光刻胶间隔重复叠加，刻蚀速率慢的膜层至少一层，并且在刻蚀速率快的光刻胶中间，根据多层复合膜层结构的不同膜质调整刻蚀参数，最终刻蚀停止在介质膜去胶停止层。
2.根据权利要求1所述的改善高深宽比光刻胶形貌的结构，其特征在于，所述的多层复合膜层的总厚度在5000-100000埃之间，所述的刻蚀速率慢的膜层厚度在50-1000埃之间。
3.根据权利要求2所述的改善高深宽比光刻胶形貌的结构，其特征在于，所述的刻蚀速率慢的膜层是指无定形碳、或氧化硅、或氮化硅，所述的无定形碳、或氧化硅、或氮化硅的厚度在50-1000埃之间。
4.根据权利要求1所述的改善高深宽比光刻胶形貌的结构，其特征在于，所述的硬掩模层为旋涂法涂覆的二氧化硅或者硅，或低温化学气相沉积的二氧化硅或者氮化硅，厚度在500-10000埃之间。
5.根据权利要求1所述的改善高深宽比光刻胶形貌的结构，其特征在于，所述的介质膜去胶停止层为氧化硅膜或者氮化硅膜，厚度为50-500埃之间。
6.一种利用如权利要求1～5所述的结构改善高深宽比光刻胶形貌的方法，其特征在于，包括：
步骤S01：提供一半导体硅衬底晶圆，在衬底上依次沉积介质膜去胶停止层、多层复合膜层、硬掩模层、光刻胶层，其中，多层复合膜层是指不同刻蚀速率的光刻胶和膜层的组合，刻蚀速率慢的膜层和刻蚀速率快的光刻胶间隔重复叠加，刻蚀速率慢的膜层至少一层，并且在刻蚀速率快的光刻胶中间；
步骤S02：进行光刻曝光和显影；
步骤S03：刻蚀硬掩模层；
步骤S04：刻蚀多层复合膜层，根据多层复合膜结构的不同膜质调整刻蚀参数，最终刻蚀停止在介质膜去胶停止层。
7.根据权利要求6所述的改善高深宽比光刻胶形貌的方法，其特征在于，步骤S04中，刻蚀多层复合膜层时，在不同膜质层的刻蚀切换步骤之间，增加形貌修复步骤。
8.根据权利要求7所述的改善高深宽比光刻胶形貌的方法，其特征在于，所述的形貌修复步骤是基于NF3的各向同性刻蚀条件，或基于C4F8或者C5F8的聚合物沉积条件，或基于O2或者SO2的聚合物去除条件。
9.根据权利要求6所述的改善高深宽比光刻胶形貌的方法，其特征在于，步骤S04中，刻蚀多层复合膜层时，在多层复合膜的不同膜质层转换时使用刻蚀终点系统判断刻蚀深度，在不同膜质的刻蚀使用不同刻蚀条件。
10.根据权利要求6所述的改善高深宽比光刻胶形貌的方法，其特征在于，步骤S03中，刻蚀硬掩模层选择CF系等离子刻蚀工艺，可以通过调整条件中的C/F比调节硬掩模层形貌来调节最终的关键尺寸；在步骤S02和步骤S03之间，增加光刻胶和硬掩模层高选择比刻蚀步骤来调整关键尺寸。
CN201611077084.4A 2016-11-30 2016-11-30 一种改善高深宽比光刻胶形貌的结构和方法 Active CN106449378B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611077084.4A CN106449378B (zh) 2016-11-30 2016-11-30 一种改善高深宽比光刻胶形貌的结构和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611077084.4A CN106449378B (zh) 2016-11-30 2016-11-30 一种改善高深宽比光刻胶形貌的结构和方法

Publications (2)

Publication Number Publication Date
CN106449378A true CN106449378A (zh) 2017-02-22
CN106449378B CN106449378B (zh) 2019-05-10

Family

ID=58222456

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611077084.4A Active CN106449378B (zh) 2016-11-30 2016-11-30 一种改善高深宽比光刻胶形貌的结构和方法

Country Status (1)

Country Link
CN (1) CN106449378B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110928142A (zh) * 2019-11-28 2020-03-27 北京遥测技术研究所 一种光刻厚胶与金属基底结合力的改善方法
CN113140505A (zh) * 2021-03-18 2021-07-20 上海华力集成电路制造有限公司 通孔的制造方法
CN114447763A (zh) * 2022-01-25 2022-05-06 中国工程物理研究院应用电子学研究所 基于自对准刻蚀工艺的脊形波导电极窗口制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060105574A1 (en) * 2004-11-17 2006-05-18 Stmicroelectronics S.R.I. Process for defining integrated circuits in semiconductor electronic devices
CN101738662A (zh) * 2008-11-12 2010-06-16 中国科学院半导体研究所 百纳米级窄线宽多种形貌全息光栅光刻胶图样的制备方法
CN102478763A (zh) * 2010-11-30 2012-05-30 中芯国际集成电路制造(上海)有限公司 光刻方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060105574A1 (en) * 2004-11-17 2006-05-18 Stmicroelectronics S.R.I. Process for defining integrated circuits in semiconductor electronic devices
CN101738662A (zh) * 2008-11-12 2010-06-16 中国科学院半导体研究所 百纳米级窄线宽多种形貌全息光栅光刻胶图样的制备方法
CN102478763A (zh) * 2010-11-30 2012-05-30 中芯国际集成电路制造(上海)有限公司 光刻方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110928142A (zh) * 2019-11-28 2020-03-27 北京遥测技术研究所 一种光刻厚胶与金属基底结合力的改善方法
CN110928142B (zh) * 2019-11-28 2023-08-29 北京遥测技术研究所 一种光刻厚胶与金属基底结合力的改善方法
CN113140505A (zh) * 2021-03-18 2021-07-20 上海华力集成电路制造有限公司 通孔的制造方法
CN113140505B (zh) * 2021-03-18 2023-08-11 上海华力集成电路制造有限公司 通孔的制造方法
CN114447763A (zh) * 2022-01-25 2022-05-06 中国工程物理研究院应用电子学研究所 基于自对准刻蚀工艺的脊形波导电极窗口制作方法

Also Published As

Publication number Publication date
CN106449378B (zh) 2019-05-10

Similar Documents

Publication Publication Date Title
CN101446760B (zh) 微影双重图形成形方法
US9472414B2 (en) Self-aligned multiple spacer patterning process
US7494934B2 (en) Method of etching carbon-containing layer and method of fabricating semiconductor device
US20150031201A1 (en) Trench patterning with block first sidewall image transfer
JP6133585B2 (ja) Ｅｕｖフォトレジスト封入
US8367303B2 (en) Semiconductor device fabrication and dry develop process suitable for critical dimension tunability and profile control
US20080076070A1 (en) Methods of Forming Fine Patterns In Integrated Circuits Using Atomic Layer Deposition
KR19990066769A (ko) X선마스크의 응력조정방법
KR102550498B1 (ko) 패턴 전사 및 리소그래피 결함을 감소시키기 위한 방법
US20140220493A1 (en) Self Aligned Patterning With Multiple Resist Layers
CN106449378A (zh) 一种改善高深宽比光刻胶形貌的结构和方法
TW201411692A (zh) 以壓印方式製造選擇性成長遮罩之方法
TW202236417A (zh) 金屬光阻上的缺陷校正
JP2008535280A (ja) Ａｒｃ材料のｃｄ低減のためのエッチングプロセス
CN109786220A (zh) 半导体结构的形成方法
KR20200035289A (ko) 20 nm 이하 mram 디바이스들을 제조하기 위한 다수의 하드 마스크 패터닝
KR100849190B1 (ko) 반도체 소자의 미세 패턴 형성 방법
CN101551603A (zh) 光敏层的图案化方法
TW201505071A (zh) 半導體自對準圖案化之方法
TWI585854B (zh) 圖案化半導體晶圓及圖案化目標材料層之方法
TW201839525A (zh) 用於形成半導體裝置的系統
US7501679B2 (en) Flash memory device and method for fabricating the same
US20230326755A1 (en) Patterning Features with Metal Based Resists
US7569486B2 (en) Spin on glass (SOG) etch improvement method
KR20090001080A (ko) 반도체 소자의 미세 패턴 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant