CN106415847B - 基于非线性鳍状物的器件 - Google Patents

基于非线性鳍状物的器件 Download PDF

Info

Publication number
CN106415847B
CN106415847B CN201480079230.XA CN201480079230A CN106415847B CN 106415847 B CN106415847 B CN 106415847B CN 201480079230 A CN201480079230 A CN 201480079230A CN 106415847 B CN106415847 B CN 106415847B
Authority
CN
China
Prior art keywords
portions
additional
fin
node
finfet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480079230.XA
Other languages
English (en)
Other versions
CN106415847A (zh
Inventor
N·L·迪亚斯
C-H·简
W·M·哈菲兹
R·W·奥拉-沃
张旭佑
T·张
R·拉马斯瓦米
P-C·刘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN106415847A publication Critical patent/CN106415847A/zh
Application granted granted Critical
Publication of CN106415847B publication Critical patent/CN106415847B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/845—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body including field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1441—Balanced arrangements with transistors using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1466—Passive mixer arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16—Multiple-frequency-changing
    • H03D7/165—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

实施例包括一种装置，包括：非平面鳍状物，其具有第一、第二和第三部分，第一、第二和第三部分均具有长轴和短轴，并且彼此成整体；其中(a)第一、第二和第三部分的长轴彼此平行，(b)第一和第二部分的长轴彼此是非共线的，(c)第一、第二和第三部分中的每个部分包括从包括源极、漏极和沟道的组中选择的晶体管的节点，(e)第一、第二和第三部分包括至少一个finFET。在本文描述了其它实施例。

Description

基于非线性鳍状物的器件
技术领域
本发明的实施例是在半导体器件的领域，并且更具体地是在非平面晶体管的领域。
背景技术
finFET是在半导体材料的薄条(被称为“鳍状物”)周围构建的晶体管。晶体管包括标准场效应晶体管(FET)节点/部件：栅极、栅极电介质、源极区和漏极区。器件的导电沟道处于栅极电介质之下、在鳍状物的外侧上。具体地，电流沿着鳍状物的两个“侧壁”以及沿着鳍状物的顶侧流动。因为导电沟道实质上处于沿着鳍状物的三个不同的外部平面区，这样的finFET一般被称为“三栅极”finFET。存在其它类型的finFET(例如“双栅极”finFET，其中导电沟道主要仅处于沿着鳍状物的两个侧壁而非沿着鳍状物的顶侧)。
附图说明
根据所附权利要求、一个或多个示例性实施例的以下详细描述和对应的附图，本发明的实施例的特征和优点将变得显而易见，在附图中：
图1包括本发明的实施例中的多个基于非线性鳍状物的finFET。
图2A包括本发明的实施例中的基于线性鳍状物的finFET和基于非线性鳍状物的finFET。图2B包括本发明的实施例中的基于非线性鳍状物的finFET。
图3包括本发明的实施例中的混合器和放大器。
图4包括本发明的实施例中的复用器(mux)。
图5A-C包括本发明的实施例中的用于形成基于非线性鳍状物的finFET的方法。
图6包括针对图5A-C的方法的示意性流程图。
具体实施方式
现在将参考附图，其中可以给相似的结构提供相似的下标参考标记。为了更清楚地显示各种实施例的结构，被包括在本文中的附图是半导体/电路结构的示意性表示。因此，所制造的集成电路结构的实际外观例如在显微照片中可能看起来不同，但仍然包含了所示实施例的所主张的结构。此外，附图可以仅仅示出对理解所示实施例有用的结构。在本领域中已知的额外结构可以不被包括以维持附图的清晰。例如，不是半导体器件的每层都必须被示出。“实施例”、“各种实施例”等指示这样描述的实施例可以包括特定特征、结构或特性，但不是每个实施例都必须包括该特定特征、结构或特性。一些实施例可以具有针对其它实施例描述的特征中的一些、全部特征或没有这些特征。“第一”、“第二”、“第三”等描述共同的对象并指示相似对象的不同实例正被提到。这样的形容词并不暗示这样描述的对象必须在时间上、空间上、排名上或以任何其它方式采用给定顺序。“连接”可以指示元件彼此直接物理或电接触，并且“耦合”可以指示元件彼此协作或交互作用，但它们可以或可以不直接物理或电接触。
实施例包括使用基于自对准间隔体和非线性“弯曲”骨干架构的过程来制造的多端子finFET晶体管(例如三端子finFET)。这样的晶体管在本文中有时被称为基于非线性鳍状物的finFET，因为其上形成晶体管的鳍状物可以是非线性的。基于非线性鳍状物的结构可以用于形成混合器以将第一频率输入转换为第二频率输入。通过改变骨干结构的形状，多个基于非线性鳍状物的finFET彼此以平行或反平行(也被称为对极)方式并排设置。
实施例包括具有三个端子的基于非线性鳍状物的finFET混合器。一个端子用于高频输入信号，第二端子用于输入局部振荡器频率，并且第三端子用于输出混合的信号，其为高频输入信号与局部振荡器频率的混合。
实施例包括以级联方式布置的基于非线性鳍状物的finFET，其接着允许在单个片上系统(SoC)上的多输入和多数出(MIMO)通信。MIMO与在无线电系统的发射机和接收机二者处的多个天线的使用有关以提高通信性能。
图1包括本发明的实施例中的多个基于非线性鳍状物的finFET。更具体地，图1的装置包括具有平行finFET 120、130和与finFET 120反平行的finFET 110的SoC 100。SoC包括具有第一部分111、第二部分112和第三部分113的非平面鳍状物110。部分110包括长轴115和短轴115’。部分112包括长轴116和短轴116’。部分113包括长轴117和短轴117’。部分111、112、113彼此成整体。例如，部分111、112、113都由相同的原始鳍状物形成，并且不是借助于迹线或互连而耦合在一起，而是替代地由相同的鳍状物结构形成。
SoC 100包括具有第一部分121、第二部分122和第三部分123的非平面鳍状物120。部分120包括长轴125，部分122包括长轴126，并且部分123包括长轴127。部分121、122、123彼此成整体。鳍状物110不与鳍状物120成整体。虽然它们在SoC制造过程中的某点处共享公共鳍状物，图1所示的过程的阶段将鳍状物110、120显示为彼此不成整体。
SoC 100包括具有第一部分131、第二部分132和第三部分133的非平面鳍状物130。部分130包括长轴135和短轴135’。部分132包括长轴136和短轴136’。部分133包括长轴137和短轴137’。部分131、132、133彼此成整体。
鳍状物110代表鳍状物110、120、130。在鳍状物110中，长轴115、116、117彼此平行，并且长轴115、116、117彼此是非共线的。
图2A包括本发明的实施例中的基于线性鳍状物的finFET和基于非线性鳍状物的finFET。图2B包括本发明的实施例中的基于非线性鳍状物的finFET。图2A和2B都包括具有部分231、232、233的鳍状物，并且部分231、232、233中的每个部分包括从包括源极、漏极和沟道的组中选择的晶体管的节点。部分231、232、233共同包括至少一个finFET。
在图2A中，部分231、232、233中的每个部分包括单个finFET的节点。部分231、232、233在包括用于单个finFET 230的沟道的公共部分254处彼此交叉。接触部243在鳍状物的源极部分243’上，接触部242在鳍状物的沟道部分242’上，并且接触部241在鳍状物的漏极部分241’上。
图2B不同于图2A的实施例，因为在图2B的实施例中，部分231、232、233中的每个部分包括具有源极、漏极和沟道节点的finFET。因此，鳍状物230包括三个finFET。具体地，第一finFET接触部243在鳍状物的源极部分243’上，接触部242在鳍状物的沟道部分242’上，并且接触部241在鳍状物部分233的漏极部分241’上。对于第二finFET，接触部246在鳍状物的源极部分246’上，接触部245在鳍状物的沟道部分245’上，并且接触部244在鳍状物部分231的漏极部分244’上。对于第三finFET，接触部249在鳍状物的源极部分249’上，接触部248在鳍状物的沟道部分248’上，并且接触部247在鳍状物部分232的漏极部分247’上。因此，部分231、232均包括沟道(245’，248’)。在一个实施例中，沟道245’、248’耦合到单个公共栅极接触部(未示出)，沟道245’、248’彼此不直接接触。在另一实施例中，沟道245’、248’耦合到不同的栅极接触部，沟道245’、248’彼此不直接接触。而且，在实施例中，部分231、232均包括源极(246’，249’)。在一个实施例中，源极246’、249’耦合到单个公共源极接触部(未示出)，第一和第二部分的源极彼此不直接接触。在一个实施例中，源极246’、249’耦合到不同的源极接触部，源极246’、249’彼此不直接接触。在一个实施例中，漏极244’、247’耦合到单个公共源极接触部(未示出)，第一和第二部分的漏极彼此不直接接触。在一个实施例中，漏极244’、247’耦合到不同的漏极接触部，漏极246’、249’彼此不直接接触。
返回到图2A，非线性鳍状物230的鳍状物部分231、232、233可以被包括在SoC上，SoC包括基于线性鳍状物261的常规的基于线性鳍状物的finFET 231。常规的基于线性鳍状物的finFET 231可以包括不与非平面鳍状物230成整体的非平面鳍状物261。如由虚线239指示的，鳍状物部分261在制造过程期间的某一时间已经与部分233对准，只在该过程中的稍后点处被分离。所去除的鳍状物部分可以用层间介质(ILD)等代替以隔离鳍状物261与鳍状物230。如下面将解释的，自对准间隔体技术的实施例与在和基于非线性鳍状物的finFET相同的衬底/SoC上形成基于线性鳍状物的finFET完全相容。基于线性鳍状物的finFET和基于非线性鳍状物的finFET可以由相同的鳍状物形成。因此，可以通过挑选骨干结构(例如，线性还是非线性)来在同一管芯上制造常规的两端子器件和三端子器件，使过程实施例变得高度通用。
请注意，虽然实施例(例如图2A的实施例)示出在鳍状物的一侧上的源极部分比漏极侧具有更多的构件(例如器件230具有在一侧上的两个构件231、232和在另一侧上的一个构件233)，但是节点是可互换的，并且在其它实施例中元件243’可以表示漏极，而元件241’可以表示源极。
返回到图1，鳍状物110、111、112中的任一个可以被塑造为图2A的鳍状物230或图2B的鳍状物230。鳍状物110紧邻鳍状物120并与鳍状物120反平行/对极，鳍状物120紧邻鳍状物130并与鳍状物130平行。所有鳍状物110、120、130形成在衬底105上并被包括在SoC100中。鳍状物110、120、130彼此都不成整体。
将鳍状物130当作鳍状物110、120、130的代表，部分133具有最大宽度150和最大高度151，并且部分132具有最大宽度和最大高度153。高度151可以不等于高度153和/或宽度150可以不等于宽度152。作为结果，实施例可以通过改变鳍状物的不同部分的宽度来提供短沟道控制的益处。例如，沟道和/或漏极部分可以比源极部分厚以更好地管理短沟道效应。
图3包括本发明的实施例中的混合器。在电子器件中，混合器或频率混合器可以是非线性电路，其根据施加到它的两个信号创建新频率。例如，将频率f1和f2处的两个信号施加到混合器，并且混合器产生总和f1+f2处的新信号和原始频率的差f1-f2。也可以在频率混合器中产生其它频率分量。
SoC 300包括具有部分321、322、323、331、332、333、349的非平面鳍状物，其所有部分都彼此成整体(由单个连续鳍状物形成)。SoC 300可以包括RF混合器。
部分321包括用于第一信号和振荡器信号的输入节点以及用于基于第一信号和振荡器信号的混合信号的输出节点。例如，部分321包括用于信号sigA的输入节点(例如源极节点)和用于局部振荡器信号Osc1的另一输入节点(例如栅极节点)。部分321包括用于输出混合信号sigA*Osc1的输出节点(例如漏极节点)。因此，部分321独自构成混合器。然而，在图3的实施例中，部分321的混合器可以如下与其它混合器组合。部分322包括用于信号sigB的输入节点(例如源极节点)、用于局部振荡器信号Osc2的输入节点(例如栅极节点)以及用于输出混合信号sigB*Osc2的输出节点(例如漏极节点)。部分331包括用于信号sigC的输入节点(例如源极节点)、用于局部振荡器信号Osc3的输入节点(例如栅极节点)以及用于输出混合信号sigC*Osc3的输出节点(例如漏极节点)。部分332包括用于信号sigD的输入节点(例如源极节点)、用于局部振荡器信号Osc4的输入节点(例如栅极节点)以及用于输出混合信号sigD*Osc4的输出节点(例如漏极节点)。
部分321包括用于sigA*Osc1的输出节点以及用于SoC 300的另一部分的输入节点。例如，部分323包括用于信号sigA*Osc1和sigB*Osc2的输入节点(例如源极节点)、用于栅极信号amp1的输入节点(例如栅极节点)和用于输出放大的信号sigA*Osc1+sigB*Osc2的输出节点(例如漏极节点)。因此，部分323被包括在诸如跨导放大器FET的晶体管放大器中。这样的器件可以被包括在级联配置中。
部分333包括用于混合信号sigC*Osc3和sigD*Osc4的输入节点(例如源极节点)、用于栅极信号amp2的输入节点(例如栅极节点)和用于输出放大的信号sigC*Osc3+sigD*Osc4的输出节点(例如漏极节点)。因此，部分333被包括在诸如跨导放大器FET的晶体管放大器中。这样的器件可以被包括在级联配置中。
部分349包括用于混合并放大的信号sigA*Osc1+sigB*Osc2和sigC*Osc3+sigD*Osc4的输入节点(例如源极节点)、用于栅极信号amp3的输入节点(例如栅极节点)和用于输出混合并放大的信号sigA*Osc1+sigB*Osc2+sigC*Osc3+sigD*Osc4的输出节点(例如漏极节点)。因此，部分349被包括在诸如跨导放大器FET的晶体管放大器中。这样的器件可以被包括在级联配置中。
在实施例中，用于诸如sigA和sigB等信号的输入可以用于从MIMO系统中的双重天线接收信号。
虽然实施例示出一般驱动finFET的栅极的振荡器信号，但是在其它实施例中，振荡器信号或任何其它输入信号可以在另一节点处被输入。例如，sigA可以如图3所示被输入，但振荡器信号可以在sigB被示为允许sigA和Osc1在到达由amp1驱动的栅极之前被混合的情况下被输入。
图4包括本发明的实施例中的复用器(mux)。复用器是选择几个模拟或数字输入信号之一并将选定输入转发到单个线内的器件。2n个输入的复用器具有n个选择线，选择线用于选择哪个输入线要发送到输出。复用器主要用于增加可以在某个数量的时间和带宽内通过网络来发送的数据的数量。复用器也被称为数据选择器。
SoC 400包括具有部分421、422、423、431、432、433、449的非平面鳍状物，其所有部分都彼此成整体(由单个连续鳍状物形成)。SoC 400可以包括复用器。
部分431包括长轴435。部分432包括长轴436。部分433包括长轴437。部分449包括长轴438。轴435、436、437、438彼此平行。轴438与轴435、436、437是非共线的，虽然在所有实施例中不需要是这种情况。
部分421包括用于信号sigA的输入节点(例如源极)，部分422包括用于信号sigB的输入节点(例如源极)，部分423包括用于信号sigA和sigB之一的输出节点，并且部分421、422包括选择节点(例如栅极)selA 441和selB 442。选择节点441、442可以耦合到单个接触部，但那些节点之一可以包括反相器等，所以单个Hi信号选择sigA、sigB之一并取消选择sigA、sigB中的其它信号，并且单个Lo信号选择sigA、sigB中的另一个并取消选择sigA、sigB中的其它信号。
部分421、422构成可以耦合到SoC 400的其它部分的2:1复用器。例如，SoC 400的整体形成4:1复用器。部分431包括用于信号sigC的输入节点(例如源极)，部分432包括用于信号sigD的输入节点(例如源极)，部分433包括用于sigC和sigD之一的输出节点，并且部分431、432包括选择节点(例如栅极)selC 443和selB 442。
部分423包括用于信号sigA、sigB之一的输入节点(例如源极)，部分433包括用于信号sigC、sigD之一的输入节点(例如源极)，部分449包括用于信号sigA、sigB、sigC、sigD之一的输出节点，并且部分423、433包括选择节点(例如栅极)selAB 445(以选择sigA和sigB之一或都不选择)和selCD 446(以选择sigC和sigD之一或都不选择)。部分449还可以包括使能EN输入以选择Hi或Lo设置。
至selA、selB、selC、selD的信号可以包括信号s0并且至selAB、selCD的信号可以包括信号s1以产生典型的4:1复用器，其具有用于具有EN输入的复用器的常规4:1真值表。
图5A-C包括本发明的实施例中的用于形成基于非线性鳍状物的finFET的方法。图6包括图5A-C的方法的示意性流程图。
块601包括在第一层上提供具有第一图案的光刻掩模。第一层可以包括光刻胶、氧化物等。块602包括基于第一图案去除第一层的部分以在第一层中以最小光刻间距(虽然不是所有实施例都需要最小间距)形成非线性骨干(见图5A骨干501)。块603包括在非线性骨干的侧壁上和在半导体层上提供间隔体层以形成间隔体图案(见图5B间隔体层502)。
间隔体是在预先图案化的特征的侧壁上形成的膜层。通过在先前图案上的膜的沉积或反应，随后是蚀刻/去除水平表面上的膜材料，只留下侧壁上的材料，来形成间隔体。通过去除原始图案化特征，只留下间隔体。然而，因为每个线有两个间隔体，线密度现在被加倍。间隔体技术可应用于以例如原始光刻间距的一半来限定窄栅极。间隔体方法是独特的，因为在一次光刻曝光的情况下，可以用一系列间隔体形成和图案转移过程来无限地将间距二等分。这方便地避免在连续曝光之间的重叠的严重问题。由于间隔体材料可以包括硬掩模材料，它们的蚀刻后图案质量与蚀刻之后的光刻胶剖面相比可以是较好的，蚀刻之后的光刻胶剖面通常受到线边缘粗糙度的困扰。
块604包括基于间隔体图案去除骨干和半导体层的部分以形成具有第一、第二和第三部分的非平面鳍状物(见图5C，半导体503上的鳍状物504)，其中每个部分具有长轴且每个部分彼此成整体；其中第一、第二和第三部分的长轴505、506、507彼此平行，并且长轴505、506、507彼此是非共线的。
因此，如利用方法600所示的，与由直接光刻法创建的类似结构比较，使用骨干结构和自对准间隔体技术产生非常均匀的鳍状物尺寸。图5C的鳍状物504部分的间距可以是图5A的最小光刻间距的1/2或更小。实施例包括通过直接光刻法创建骨干结构，沉积间隔体，蚀刻掉/去除骨干结构，并接着将间隔体图案转移到沉底以创建鳍状物。
各种实施例包括半导体衬底。这样的衬底可以是体半导体材料，其是晶圆的部分。在实施例中，半导体衬底是体半导体材料，作为从晶圆分割出来的芯片的部分。在实施例中，半导体衬底是在绝缘体上方形成的半导体材料，例如绝缘体上半导体(SOI)衬底。在实施例中，半导体衬底是在体半导体材料上方延伸的突起结构，例如鳍状物。
下面的示例属于另外的实施例。
示例1包括一种装置，包括：非平面鳍状物，其具有第一、第二和第三部分，每个部分具有长轴和短轴，并且每个部分彼此成整体；其中(a)第一、第二和第三部分的长轴彼此平行，(b)第一和第二部分的长轴彼此是非共线的，(c)第一、第二和第三部分中的每个部分包括从包括源极、漏极和沟道的组中选择的晶体管的节点，(e)第一、第二和第三部分包括至少一个finFET。
在示例2中，示例1的主题可以可选地包括：其中第一、第二和第三部分中的每个部分包括具有源极、漏极和沟道节点的finFET，鳍状物被包括在至少三个finFET中。
在示例3中，示例1-2的主题可以可选地包括：其中第一、第二和第三部分中的每个部分包括单个finFET的节点。
在示例4中，示例1-3的主题可以可选地包括：其中第一、第二和第三部分在包括用于单个finFET的沟道的公共部分处彼此交叉。
在示例5中，示例1-4的主题可以可选地包括权利要求1的装置，其中(a)鳍状物包括具有长轴和短轴并与第一、第二和第三部分成整体的第四部分，(b)第一、第二、第三和第四部分的长轴彼此平行，(c)第四部分的长轴与第一、第二和第三部分的长轴的至少其中之一是非共线的。
在示例6中，示例1-5的主题可以可选地包括额外的非平面鳍状物，其具有额外的第一、第二和第三部分，每个部分具有额外的长轴和短轴并且彼此成整体；其中(a)第一、第二和第三部分的额外长轴彼此平行，(b)第一和第二部分的额外长轴彼此是非共线的，(c)额外的第一、第二和第三部分中的每个部分包括从包括源极、漏极和沟道的组中选择的晶体管的节点，(e)额外的第一、第二和第三部分包括至少一个额外的finFET；其中鳍状物紧邻额外的鳍状物，鳍状物和额外的鳍状物都被包括在单个片上系统(SoC)中，并且鳍状物和额外的鳍状物彼此不成整体。
在示例7中，示例1-6的主题可以可选地包括：其中鳍状物被定位成与额外的鳍状物对极，以使得第二部分紧邻额外的第三部分，并且第三部分紧邻额外的第一部分。
在示例8中，示例1-7的主题可以可选地包括：其中(a)第一、第二和第三部分中的每个部分具有对应于其短轴的最大宽度，以及(b)第一部分的最大宽度不等于第二和第三部分的最大宽度中的至少一个。
在示例9中，示例1-8的主题可以可选地包括：其中第一和第二部分均包括耦合到单个公共栅极接触部的沟道，第一和第二部分的沟道彼此不直接接触。
在示例10中，示例1-9的主题可以可选地包括：其中第一和第二部分均包括耦合到单个公共源极接触部的源极，第一和第二部分的源极彼此不直接接触。
在示例11中，示例1-10的主题可以可选地包括：其中第一、第二和第三部分的长轴彼此是非共线的。
在示例12中，示例1-11的主题可以可选地包括片上系统(SoC)，其包括至少一个finFET和额外的finFET，其中额外的finFET包括不与非平面鳍状物成整体的额外的非平面鳍状物。
在示例13中，示例1-12的主题可以可选地包括射频(RF)混合器，其包括第一、第二和第三部分。
在示例14中，示例1-13的主题可以可选地包括：其中鳍状物包括用于第一信号和振荡器信号的输入节点和用于基于第一信号和振荡器信号的混合信号的输出节点。
在示例15中，示例1-14的主题可以可选地包括：其中第一部分包括用于第一信号和振荡器信号的输入节点。
在示例16中，示例1-15的主题可以可选地包括：其中第二部分包括用于额外的信号和额外的振荡器信号的输入节点。
在示例17中，示例1-16的主题可以可选地包括：其中(a)非平面鳍状物包括第四和第五部分，每个部分具有长轴和短轴，并且与第三部分成整体，(b)第三、第四和第五部分的长轴彼此平行，(c)第三和第四部分的长轴彼此是非共线的，(d)第三部分包括额外的输入节点。
在示例18中，示例1-17的主题可以可选地包括：其中第三部分被包括在放大器中。
在示例19中，示例1-18的主题可以可选地包括复用器(mux)，其包括第一、第二和第三部分。
在示例20中，示例1-19的主题可以可选地包括：其中(a)第一部分包括用于第一信号的输入节点，(b)第二部分包括用于第二信号的输入节点，(c)第三部分包括用于第一和第二信号之一的输出节点，以及(d)第一和第二部分中的每个部分包括选择节点。
在示例21中，示例1-20的主题可以可选地包括：其中第一和第二部分的选择节点均耦合到单个选择信号源。
在示例22中，示例21的主题可以可选地包括：其中(a)非平面鳍状物包括第四和第五部分，每个部分具有长轴和短轴，并且与第三部分成整体，(b)第三、第四和第五部分的长轴彼此平行，(c)第三和第四部分的长轴彼此是非共线的，(d)第三部分包括额外的信号选择节点。
示例23包括一种方法，其包括：在第一层上提供具有第一图案的光刻掩模；基于第一图案来去除第一层的部分以在第一层中以最小光刻间距形成非线性骨干；在非线性骨干的半导体层和侧壁上提供间隔体层以形成间隔体图案；基于间隔体图案去除半导体层和骨干的部分以形成具有第一、第二和第三部分的非平面鳍状物，其中每个部分具有长轴和短轴，并且每个部分彼此成整体；其中(a)第一、第二和第三部分的长轴彼此平行，(b)第一和第二部分的长轴彼此是非共线的，(c)第一、第二和第三部分中的每个部分包括从包括源极、漏极和沟道的组中选择的晶体管的节点，(e)第一、第二和第三部分包括至少一个finFET。
在示例24中，示例23的主题可以可选地包括：其中第一、第二和第三部分中的每个部分包括具有源极、漏极和沟道节点的finFET，鳍状物被包括在至少三个finFET中。
在示例25中，示例23-24的主题可以可选地包括：其中第一、第二和第三部分中的每个部分包括单个finFET的节点。
为了说明和描述的目的呈现了本发明的实施例的前述描述。它并不是要穷举或将本发明限制于所公开的精确形式。本描述和所附权利要求包括术语，例如左、右、顶部、底部、在…之上、在…之下、上方、下方、第一、第二等，它们仅用于描述性目的而不应被解释为限制。例如，表示相对垂直位置的术语指下面的情况：衬底或集成电路的器件侧(或有源表面)是该衬底的“顶”表面；衬底实际上可以在任何方向上，使得衬底的“顶”侧可以低于在标准陆地参考系中的“底”侧，并且仍然落在术语“顶部”的含义内。本文中(包括在权利要求中)使用的术语“在…上”并不指示在第二层“上”的第一层直接在第二层上并与第二层直接接触，除非有特别叙述；在第一层与第一层上的第二层之间可以存在第三层或其它结构。本文所述的器件或物品的实施例可以在多个位置和方向上被制造、使用或运送。相关领域中的技术人员可认识到，按照上面的教导，很多修改和变化是可能的。本领域中的技术人员将认识到在附图中示出的各种部件的各种等效组合和替换。因此其旨在使本发明的范围不受到该详细描述的限制而是由其所附权利要求来限制。

Claims (23)

1.一种半导体装置，包括：
非平面鳍状物，其具有第一部分、第二部分和第三部分，所述第一部分、所述第二部分和所述第三部分均具有长轴和短轴，并且彼此成整体；
其中，(a)所述第一部分、所述第二部分和所述第三部分的长轴彼此平行，(b)所述第一部分和所述第二部分的长轴彼此是非共线的，(c)所述第一部分、第二部分和第三部分中的每个部分包括从包括源极、漏极和沟道的组中选择的晶体管的节点，(e)所述第一部分、所述第二部分和所述第三部分包括至少一个finFET，其中，所述第一部分、所述第二部分和所述第三部分中的每个部分包括具有源极、漏极和沟道节点的finFET，所述鳍状物被包括在至少三个finFET中。
2.一种半导体装置，包括：
非平面鳍状物，其具有第一部分、第二部分和第三部分，所述第一部分、所述第二部分和所述第三部分均具有长轴和短轴，并且彼此成整体；
其中，(a)所述第一部分、所述第二部分和所述第三部分的长轴彼此平行，(b)所述第一部分和所述第二部分的长轴彼此是非共线的，(c)所述第一部分、第二部分和第三部分中的每个部分包括从包括源极、漏极和沟道的组中选择的晶体管的节点，(e)所述第一部分、所述第二部分和所述第三部分包括至少一个finFET，其中，所述第一部分、所述第二部分和所述第三部分中的每个部分包括单个finFET的节点。
3.如权利要求2所述的装置，其中，所述第一部分、所述第二部分和所述第三部分在包括所述单个finFET的沟道的公共部分处彼此交叉。
4.如权利要求1或2所述的装置，其中，(a)所述鳍状物包括第四部分，所述第四部分具有长轴和短轴并与所述第一部分、所述第二部分和所述第三部分成整体，(b)所述第一部分、所述第二部分、所述第三部分和所述第四部分的长轴彼此平行，(c)所述第四部分的长轴与所述第一部分、所述第二部分和所述第三部分的长轴的至少其中之一是非共线的。
5.如权利要求1或2所述的装置，包括：
额外的非平面鳍状物，其具有额外的第一部分、额外的第二部分和额外的第三部分，所述额外的第一部分、所述额外的第二部分和所述额外的第三部分均具有额外的长轴和额外的短轴并且彼此成整体；
其中，(a)所述第一部分、所述第二部分和所述第三部分的额外的长轴彼此平行，(b)所述第一部分和所述第二部分的额外的长轴彼此是非共线的，(c)所述额外的第一部分、所述额外的第二部分和所述额外的第三部分中的每个部分包括从包括源极、漏极和沟道的组中选择的晶体管的节点，(e)所述额外的第一部分、所述额外的第二部分和所述额外的第三部分包括至少一个额外的finFET；
其中，所述鳍状物紧邻所述额外的非平面鳍状物，所述鳍状物和所述额外的非平面鳍状物都被包括在单个片上系统(SoC)中，并且所述鳍状物和所述额外的非平面鳍状物彼此不成整体。
6.如权利要求5所述的装置，其中，所述鳍状物被定位成与所述额外的非平面鳍状物对极，以使得所述第二部分紧邻所述额外的第三部分，并且所述第三部分紧邻所述额外的第一部分。
7.如权利要求1或2所述的装置，其中，(a)所述第一部分、所述第二部分和所述第三部分中的每个部分具有对应于其短轴的最大宽度，并且(b)所述第一部分的最大宽度不等于所述第二部分和所述第三部分的最大宽度中的至少一个。
8.如权利要求1或2所述的装置，其中，所述第一部分和所述第二部分均包括耦合到单个公共栅极接触部的沟道，所述第一部分和所述第二部分的沟道彼此不直接接触。
9.如权利要求1或2所述的装置，其中，所述第一部分和所述第二部分均包括耦合到单个公共源极接触部的源极，所述第一部分和所述第二部分的源极彼此不直接接触。
10.如权利要求1或2所述的装置，其中，所述第一部分、所述第二部分和所述第三部分的长轴彼此是非共线的。
11.如权利要求1或2所述的装置，包括片上系统(SoC)，所述片上系统(SoC)包括所述至少一个finFET和额外的finFET，其中，所述额外的finFET包括不与所述非平面鳍状物成整体的额外的非平面鳍状物。
12.如权利要求1或2所述的装置，包括射频(RF)混合器，所述射频(RF)混合器包括所述第一部分、所述第二部分和所述第三部分。
13.如权利要求12所述的装置，其中，所述鳍状物包括用于第一信号和振荡器信号的输入节点以及用于基于所述第一信号和所述振荡器信号的混合信号的输出节点。
14.如权利要求13所述的装置，其中，所述第一部分包括用于所述第一信号和所述振荡器信号的所述输入节点。
15.如权利要求14所述的装置，其中，所述第二部分包括用于额外的信号和额外的振荡器信号的输入节点。
16.如权利要求13所述的装置，其中，(a)所述非平面鳍状物包括第四部分和第五部分，所述第四部分和所述第五部分均具有长轴和短轴，并且均与所述第三部分成整体，(b)所述第三部分、所述第四部分和所述第五部分的长轴彼此平行，(c)所述第三部分和所述第四部分的长轴彼此是非共线的，(d)所述第三部分包括额外的输入节点。
17.如权利要求16所述的装置，其中，所述第三部分被包括在放大器中。
18.如权利要求1或2所述的装置，包括复用器(mux)，所述复用器(mux)包括所述第一部分、所述第二部分和所述第三部分。
19.如权利要求18所述的装置，其中，(a)所述第一部分包括用于第一信号的输入节点，(b)所述第二部分包括用于第二信号的输入节点，(c)所述第三部分包括用于所述第一信号和所述第二信号之一的输出节点，以及(d)所述第一部分和所述第二部分中的每个部分包括选择节点。
20.如权利要求19所述的装置，其中，所述第一部分和所述第二部分的所述选择节点均耦合到单个选择信号源。
21.如权利要求19所述的装置，其中，(a)所述非平面鳍状物包括第四部分和第五部分，所述第四部分和所述第五部分均具有长轴和短轴，并且均与所述第三部分成整体，(b)所述第三部分、所述第四部分和所述第五部分的长轴彼此平行，(c)所述第三部分和所述第四部分的长轴彼此是非共线的，(d)所述第三部分包括额外的信号选择节点。
22.一种制造半导体装置的方法，包括：
在第一层上提供具有第一图案的光刻掩模；
基于所述第一图案来去除所述第一层的部分以在所述第一层中以最小光刻间距形成非线性骨干；
在所述非线性骨干的半导体层和侧壁上提供间隔体层以形成间隔体图案；
基于所述间隔体图案去除所述半导体层和所述骨干的部分以形成具有第一部分、第二部分和第三部分的非平面鳍状物，所述第一部分、所述第二部分和所述第三部分均具有长轴和短轴，并且彼此成整体；
其中，(a)所述第一部分、所述第二部分和所述第三部分的长轴彼此平行，(b)所述第一部分和所述第二部分的长轴彼此是非共线的，(c)所述第一部分、所述第二部分和所述第三部分中的每个部分包括从包括源极、漏极和沟道的组中选择的晶体管的节点，(e)所述第一部分、所述第二部分和所述第三部分包括至少一个finFET，其中，所述第一部分、所述第二部分和所述第三部分中的每个部分包括具有源极、漏极和沟道节点的finFET，所述鳍状物被包括在至少三个finFET中。
23.一种制造半导体装置的方法，包括：
在第一层上提供具有第一图案的光刻掩模；
基于所述第一图案来去除所述第一层的部分以在所述第一层中以最小光刻间距形成非线性骨干；
在所述非线性骨干的半导体层和侧壁上提供间隔体层以形成间隔体图案；
基于所述间隔体图案去除所述半导体层和所述骨干的部分以形成具有第一部分、第二部分和第三部分的非平面鳍状物，所述第一部分、所述第二部分和所述第三部分均具有长轴和短轴，并且彼此成整体；
其中，(a)所述第一部分、所述第二部分和所述第三部分的长轴彼此平行，(b)所述第一部分和所述第二部分的长轴彼此是非共线的，(c)所述第一部分、所述第二部分和所述第三部分中的每个部分包括从包括源极、漏极和沟道的组中选择的晶体管的节点，(e)所述第一部分、所述第二部分和所述第三部分包括至少一个finFET，其中，所述第一部分、所述第二部分和所述第三部分中的每个部分包括单个finFET的节点。
CN201480079230.XA 2014-06-27 2014-06-27 基于非线性鳍状物的器件 Active CN106415847B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/044479 WO2015199709A1 (en) 2014-06-27 2014-06-27 Non-linear fin-based devices

Publications (2)

Publication Number Publication Date
CN106415847A CN106415847A (zh) 2017-02-15
CN106415847B true CN106415847B (zh) 2020-08-25

Family

ID=54938619

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480079230.XA Active CN106415847B (zh) 2014-06-27 2014-06-27 基于非线性鳍状物的器件

Country Status (8)

Country Link
US (2) US10164115B2 (zh)
EP (1) EP3161871B1 (zh)
JP (1) JP6416937B2 (zh)
KR (1) KR102206396B1 (zh)
CN (1) CN106415847B (zh)
SG (1) SG11201608960RA (zh)
TW (2) TWI556313B (zh)
WO (1) WO2015199709A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10910370B2 (en) * 2018-11-02 2021-02-02 Samsung Electronics Co., Ltd. Integrated circuit devices including a vertical field-effect transistor (VFET) and a fin field-effect transistor (FinFET) and methods of forming the same
US11211493B2 (en) * 2019-06-18 2021-12-28 Samsung Electronics Co., Ltd. Apparatus and method of modulating threshold voltage for fin field effect transistor (FinFET) and nanosheet FET
US11289541B2 (en) * 2019-11-14 2022-03-29 Winbond Electronics Corp. Resistive random access memory devices and methods for forming the same
CN111106165B (zh) * 2019-12-06 2023-11-07 中国科学院微电子研究所 U形沟道半导体器件及其制造方法及包括其的电子设备
CN111063683B (zh) * 2019-12-06 2022-08-30 中国科学院微电子研究所 具有u形沟道的半导体装置及包括其的电子设备
DE102021107880B3 (de) * 2021-03-29 2022-07-28 BRANDENBURGISCHE TECHNISCHE UNIVERSITÄT COTTBUS-SENFTENBERG, Körperschaft des öffentlichen Rechts Doppelgate-Vierpol-Halbleiterbauelement mit finnenförmigem Kanalgebiet
US20230067119A1 (en) * 2021-09-02 2023-03-02 International Business Machines Corporation Self-aligned c-shaped vertical field effect transistor
US20230163196A1 (en) * 2021-11-24 2023-05-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with flexible sheet structure

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5698893A (en) * 1995-01-03 1997-12-16 Motorola, Inc. Static-random-access memory cell with trench transistor and enhanced stability
JP2008117816A (ja) * 2006-10-31 2008-05-22 Toshiba Corp 半導体装置の製造方法
US20090108353A1 (en) * 2007-10-31 2009-04-30 Advanced Micro Devices, Inc. Finfet structure and methods
CN103296085A (zh) * 2012-02-29 2013-09-11 台湾积体电路制造股份有限公司 鳍轮廓结构及其制造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2878717B2 (ja) 1989-07-14 1999-04-05 株式会社東芝 半導体装置、半導体集積回路装置
US6970373B2 (en) * 2003-10-02 2005-11-29 Intel Corporation Method and apparatus for improving stability of a 6T CMOS SRAM cell
KR100560816B1 (ko) 2004-04-22 2006-03-13 삼성전자주식회사 핀-펫을 구비하는 반도체 소자 및 그 제조 방법
US7177619B2 (en) * 2005-01-25 2007-02-13 International Business Machines Corporation Dual gate FinFET radio frequency switch and mixer
US7279375B2 (en) 2005-06-30 2007-10-09 Intel Corporation Block contact architectures for nanoscale channel transistors
KR101168976B1 (ko) * 2005-08-18 2012-07-26 삼성전자주식회사 반도체 메모리 장치
US7592841B2 (en) * 2006-05-11 2009-09-22 Dsm Solutions, Inc. Circuit configurations having four terminal JFET devices
KR100836761B1 (ko) 2006-12-08 2008-06-10 삼성전자주식회사 핀 전계 효과 트랜지스터 및 그 제조방법
US7906802B2 (en) * 2009-01-28 2011-03-15 Infineon Technologies Ag Semiconductor element and a method for producing the same
US8264021B2 (en) * 2009-10-01 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Finfets and methods for forming the same
US7795907B1 (en) * 2009-10-10 2010-09-14 Wang Michael C Apparatus of low power, area efficient FinFET circuits and method for implementing the same
KR101039214B1 (ko) 2009-10-16 2011-06-03 한양대학교 산학협력단 핀 펫 구조를 가지는 플래시 메모리 및 이의 동작 방법
US8729609B2 (en) 2010-02-23 2014-05-20 GlobalFoundries, Inc. Integrated circuits including multi-gate transistors locally interconnected by continuous fin structure and methods for the fabrication thereof
US8643108B2 (en) 2011-08-19 2014-02-04 Altera Corporation Buffered finFET device
US20130214332A1 (en) * 2011-08-26 2013-08-22 Diagtronix, Inc. Nanogrid channel fin-fet transistor and biosensor
CN103022124B (zh) 2011-09-22 2015-08-19 中芯国际集成电路制造(北京)有限公司 双栅晶体管及其制造方法
WO2013058746A1 (en) 2011-10-18 2013-04-25 Intel Corporation Antifuse element utilizing non-planar topology
US8618616B2 (en) 2012-04-13 2013-12-31 GlobalFoundries, Inc. FinFET structures and methods for fabricating the same
US9142633B2 (en) * 2012-12-13 2015-09-22 GlobalFoundries, Inc. Integrated circuits and methods for fabricating integrated circuits with silicide contacts on non-planar structures
US20150001630A1 (en) * 2013-06-27 2015-01-01 GlobalFoundries, Inc. Structure and methods of fabricating y-shaped dmos finfet
US9773696B2 (en) * 2014-01-24 2017-09-26 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
KR102218368B1 (ko) * 2014-06-20 2021-02-22 인텔 코포레이션 고전압 트랜지스터들 및 저전압 비평면 트랜지스터들의 모놀리식 집적

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5698893A (en) * 1995-01-03 1997-12-16 Motorola, Inc. Static-random-access memory cell with trench transistor and enhanced stability
JP2008117816A (ja) * 2006-10-31 2008-05-22 Toshiba Corp 半導体装置の製造方法
US20090108353A1 (en) * 2007-10-31 2009-04-30 Advanced Micro Devices, Inc. Finfet structure and methods
CN103296085A (zh) * 2012-02-29 2013-09-11 台湾积体电路制造股份有限公司 鳍轮廓结构及其制造方法

Also Published As

Publication number Publication date
JP2017520114A (ja) 2017-07-20
KR102206396B1 (ko) 2021-01-22
SG11201608960RA (en) 2016-11-29
JP6416937B2 (ja) 2018-10-31
US20170098709A1 (en) 2017-04-06
WO2015199709A1 (en) 2015-12-30
EP3161871A4 (en) 2018-02-21
CN106415847A (zh) 2017-02-15
TWI581336B (zh) 2017-05-01
EP3161871B1 (en) 2020-07-22
US20190097057A1 (en) 2019-03-28
KR20170022979A (ko) 2017-03-02
EP3161871A1 (en) 2017-05-03
TW201705297A (zh) 2017-02-01
TW201604966A (zh) 2016-02-01
US10164115B2 (en) 2018-12-25
TWI556313B (zh) 2016-11-01

Similar Documents

Publication Publication Date Title
CN106415847B (zh) 基于非线性鳍状物的器件
US10734384B1 (en) Vertically-integrated two-dimensional (2D) semiconductor slabs in complementary field effect transistor (CFET) cell circuits, and method of fabricating
DE102020102335A1 (de) Radiofrequenz-front-end-strukturen
US11037923B2 (en) Through gate fin isolation
US9620607B2 (en) Gate all around device structure and Fin field effect transistor (FinFET) device structure
US10679994B1 (en) Circuits employing asymmetric diffusion breaks in different type semiconductor diffusion regions, and related fabrication methods
US20170207313A1 (en) NANOWIRE METAL-OXIDE SEMICONDUCTOR (MOS) FIELD-EFFECT TRANSISTORS (FETs) (MOSFETs) EMPLOYING A NANOWIRE CHANNEL STRUCTURE EMPLOYING RECESSED CONDUCTIVE STRUCTURES FOR CONDUCTIVELY COUPLING NANOWIRE STRUCTURES
JPWO2009057194A1 (ja) 半導体構造及び当該半導体構造の製造方法
US8664729B2 (en) Methods and apparatus for reduced gate resistance finFET
DE112015006962T5 (de) Hybride tri-gate- und nanodraht-cmos-vorrichtungsarchitektur
US20200098858A1 (en) Circuits employing a double diffusion break (ddb) and single diffusion break (sdb) in different type diffusion region(s), and related fabrication methods
US10622479B1 (en) Circuits employing a double diffusion break (DDB) and single diffusion break (SDB) in different type diffusion region(s), and related fabrication methods
US20200105670A1 (en) MIDDLE-OF-LINE (MOL) COMPLEMENTARY POWER RAIL(S) IN INTEGRATED CIRCUITS (ICs) FOR REDUCED SEMICONDUCTOR DEVICE RESISTANCE
DE102020103286A1 (de) Feldeffekttransistoren mit asymmetrischen gate-stapeln
US20160268396A1 (en) Manufacturing method for vertical channel gate-all-around mosfet by epitaxy processes
US10763364B1 (en) Circuits having a diffusion break with avoided or reduced adjacent semiconductor channel strain relaxation, and related methods
DE102020103530A1 (de) Transistoren mit rückseiten-feldplattenstrukturen
US20090173999A1 (en) Field effect transistor with gate having varying sheet resistance
US20180226477A1 (en) Tunable breakdown voltage rf fet devices
US9754969B2 (en) Dual-material mandrel for epitaxial crystal growth on silicon
US10431686B1 (en) Integrated circuit (IC) employing a channel structure layout having an active semiconductor channel structure(s) and an isolated neighboring dummy semiconductor channel structure(s) for increased uniformity
US10411091B1 (en) Integrated circuits employing a field gate(s) without dielectric layers and/or work function metal layers for reduced gate layout parasitic resistance, and related methods
Ahmed SiGe-Based Broadband Integrated Circuits and Systems for Millimeter-Wave & THz Radar Applications/submitted by Faisal Ahmed
JP2009032729A (ja) スイッチ素子および電子機器
KR20210042799A (ko) 자기 정렬 컨택 구조체 및 레이아웃을 갖는 수직 전계 효과 트랜지스터

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant