CN106357112A - 一种减小dc/dc变换器adc量化效应造成非线性的补偿方法 - Google Patents

Abstract

一种减小DC/DC变换器ADC量化效应造成非线性的补偿方法，基于包括Buck型DC/DC变换器主拓扑模块、采样保持模块、ADC模块、数字补偿器、数字脉冲宽度调制模块和驱动模块构成的闭环系统，数字补偿器由Verilog语言在FPGA上实现，通过建立系统z域模型，得出保证系统稳定的积分增益K_i的参数边界，从而设计出减小ADC量化效应的数字补偿器，克服了常规数字补偿器在ADC量化方面的局限和不足，保证了系统在ADC量化效应存在的条件下仍能有良好的稳定性。

Description

一种减小DC/DC变换器ADC量化效应造成非线性的补偿方法

技术领域

本发明涉及Buck型数字DC/DC开关变换器，尤其涉及一种减小DC/DC变换器ADC量化效应造成非线性的补偿方法，该补偿方法能有效降低模数转换器(ADC)量化误差对系统稳定性的影响。

背景技术

数字控制技术在开关电源中的应用日益广泛。相对于传统的模拟控制方式，它具有可编程，受参数变化影响较小，减少了外部无源元件的数量以及易于实现各类先进的控制、保护算法等优势。尽管如此，数字控制技术也会带来一些问题。一方面，数字控制回路中的采样保持环节会增加相位滞后，降低系统的稳定性。另一方面，其中的量化器，即模数转换器(ADC)和数字脉冲宽度调制器(DPWM)会引入量化误差，导致系统产生极限环振荡。

由于数字控制技术的研究和应用起步较晚，对于数字控制DC-DC变换器中的非线性现象研究相对较少，这导致目前的数字补偿器往往忽略了ADC量化效应。但是，随着FPGA和DSP的不断发展，高分辨率的DPWM越来越容易实现，这使得ADC量化效应进一步显著。因此，考虑数字控制DC-DC变换器，这种ADC量化效应在进行模数转换后会给系统造成较大的影响。通常的数字补偿器同模拟控制中使用的补偿器一样，主要致力于提高系统相位裕度，保证系统的稳定性，而忽视了ADC量化效应给系统造成的非线性。

发明内容

本发明公开了一种减小DC/DC变换器ADC量化效应造成非线性的补偿方法，通过建立系统z域模型，得出保证系统稳定的积分补偿器积分增益K_i的参数边界，从而能够设计一款减小ADC量化效应问题的数字补偿器，克服了常规数字补偿器在ADC量化方面的局限和不足，保证了系统在ADC量化效应存在的前提下仍能有良好的稳定性。

本发明的技术方案如下：一种减小DC/DC变换器ADC量化效应造成非线性的补偿方法，其特征在于：基于包括Buck型DC/DC变换器主拓扑、采样保持模块、ADC模块、数字补偿器、数字脉冲宽度调制模块和驱动模块构成的闭环系统，采样保持模块在每个开关周期的开始时刻采样输出电压V_o与参考电压V_ref的误差信号，并将此采样值保持到开关周期结束，当输出电压V_o与参考电压V_ref存在差值时，此误差信号经过采样保持、AD转换以及数字补偿器模块后得到脉冲宽度调制模块的调制波信号，再经由驱动模块输出占空比信号，通过占空比信号改变主拓扑开关管S₁和S₂的导通与截止时间，最终使输出电压V_o与参考电压V_ref保持一致；

上述系统中的数字补偿器就是为了保证系统不出现Hopf分岔，即闭环特征根在z平面单位圆内，同时无极限环振荡，该数字补偿器采用数字积分补偿器，由FPGA实现，通过Verilog编写数字补偿器的算法，其中Verilog代码包括顶层top模块、数字积分补偿算法模块，顶层top模块的作用是整合底层的数字积分模块，使FPGA实现代码描述的数学算法，数字积分算法模块则通过Verilog语言描述了需要表达的数学函数，为在FPGA中通过编程的方法实现数字积分控制程序，数字积分控制器的算法通过差分方程来实现，数字积分补偿器算法的数学表达式如下：

u(k)＝u(k-1)+K_iTe(k) (1)

其中u(k)和u(k-1)分别表示第k次和第k-1次迭代所得数字积分补偿器输出值，e(k)为第k次迭代时系统输出值与参考值的误差量，T为采样保持时间，K_i为数字积分补偿器的增益系数；增益系数K_i与系统的特征根紧密相关，随着K_i增大，系统的一对共轭复根的模逐渐增大，其轨迹逐渐向单位圆外移动，当K_i继续增大时，闭环特征根穿越单位圆，表明系统由稳定变为了不稳定，将数字补偿器的积分增益K_i控制在一定范围内，即可保证数字补偿器能良好地减小ADC量化误差对系统造成的影响；通过建立系统闭环模型及特征根的分析求得K_i的范围后，按递推公式(1)编写Verilog程序并烧录至FPGA中，即能够实现数字积分补偿器的设计；递推公式(1)的推导过程如下：

(1)根据数字积分器的定义知，积分控制器的输出量也即控制量u(t)与输入量e(t)的积分成正比，即

$u\left(t\right)=K_i{\∫}_0^{t}e\left(t\right)dt---\left(2\right)$

(2)令u(t)＝u(k),e(t)＝e(k),当采样频率足够高时，可以近似认为：

${\∫}_0^{t}e\left(t\right)dt\≈T\underset{i=0}{\overset{k}{\Σ}}e\left(i\right)---\left(3\right)$

(3)结合式(2)和式(3)得，当t＝kT时

有

$u\left(k\right)=K_{i}T\underset{i=0}{\overset{k}{\Σ}}e\left(i\right)---\left(4\right)$

(4)则当t＝(k-1)T时有

$u(k-1)=K_{i}T\underset{i=0}{\overset{k-1}{\Σ}}e\left(i\right)---\left(5\right)$

(5)则后向差分方程，即由式(4)减去式(5)可得

u(k)＝u(k-1)+K_iTe(k) (6)

式(6)即为编写数字积分控制器程序的递推关系式，按递推公式(6)编写Verilog程序即能够实现数字积分补偿器的设计，式(6)中T为采样时间，为已知量，K_i为数字积分补偿器的积分增益，通过z域建模的方法求解K_i的取值范围即能够完成递推公式(6)的设计，从而实现数字积分器的代码设计；

求解K_i的过程如下：首先，建立闭环系统的模型，闭环系统包括G_vd(s)，Gc(z)以及采样保持模块ZOH(S)，其中G_vd(s)表示输出电压-占空比的s域传递函数，也就是DC-DC变换器的主拓扑模型，Gc(z)代表数字补偿器的z域传递函数；假设主拓扑电感及电感的寄生电阻分别为L和R_L，电容以及电容的寄生电阻分别为C和R_C，输入电压为V_in，负载电阻R，采样周期为T，DC-DC变换器闭环系统的模型建立包括如下步骤：

(1)首先建立数字补偿器的z域模型，已知数字积分补偿器的s域模型如下：

$G_c\left(s\right)=\frac{K_i}{s}---\left(7\right)$

设采样周期为T，对积分环节使用向后差分法在离散域进行Z变换，有可以得到数字积分控制器在Z域的传递函数为：

$G_c\left(z\right)=\frac{K_{i}z}{z-1}---\left(8\right)$

(2)Buck型DC/DC变换器主拓扑s域传递函数G_vd(s)的建立，对于工作在CCM模式下的Buck变换器，通过舍去分母中小项的乘积化简，得：

$\begin{array}{c}{G}_{vd}\left(s\right)=V_{in}\frac{1+{\mathrm{sCR}}_C}{s^{2}LC(1+\frac{R_C}{R})+s(\frac{L}{R}+{\mathrm{CR}}_L+{\mathrm{CR}}_C+\frac{{\mathrm{CR}}_L{R}_C}{R})+1+\frac{R_L}{R}}\\ =V_{in}\frac{\frac{1}{LC}+\frac{{\mathrm{sR}}_C}{L}}{s^2+s(\frac{1}{RC}+\frac{R_L+R_C}{L})+\frac{1}{LC}}\end{array}---\left(9\right)$

(3)在Gvd(s)的基础上考虑一个串联的ZOH(S)模块，ZOH(S)s域的模型表示如下：

$ZOH\left(s\right)=\frac{1-e^{-sT}}{s}---\left(10\right)$

同时假设采样周期等于开关周期T，得G_vd(s)与采样保持(ZOH)串联后的传递函数G(z)

$\begin{array}{c}G\left(z\right)=Z\{\frac{1-e^{-sT}}{s}*G_{vd}\left(s\right)\}\\ =V_{in}(1-z^{-1})Z\{\frac{A}{s(s+a)}+\frac{B}{s(s+b)}\}\end{array}---\left(11\right)$

其中，

$b=\frac{1}{2}\[\frac{1}{RC}+\frac{R_L+R_C}{L}-\sqrt{\frac{1}{R^2{C}^2}+\frac{{(R_L+R_C)}^2}{L^2}+\frac{2(R_L+R_C)}{RLC}-\frac{4}{LC}}\],A=\frac{{\mathrm{CR}}_{C}a-1}{LC(a-b)},$

$B=\frac{1-{\mathrm{CR}}_{C}b}{LC(a-nb)}.$

将式(11)中大括号内的部分进行部分分式展开并求z变换，得

$G\left(z\right)=\frac{N_{1}z+N_0}{z^2+D_{1}z+D_0}---\left(12\right)$

其中

D₁＝-(e^-aT+e^-bT)，D₀＝e^-(a+b)To

(4)接下来考虑量化器的量化效应对系统造成的非线性现象，其中量化器包括模数转换器(ADC)和数字脉冲宽度调制器(DPWM)，随着FPGA和DSP的不断发展，高分辨率的DPWM越来越容易实现使得DPWM的量化效应大大减小，这使得ADC量化效应进一步显著。因此，考虑数字控制DC-DC变换器，这种ADC量化效应在进行模数转换后会给系统造成较大的影响，故主要考虑量化器中的ADC量化器部分。若只考虑量化器中的ADC量化器部分。利用描述函数法，根据量化器的最大动态增益，即最坏情况，推导出包含量化器量化效应的稳定参数边界，从而设计出能有效降低数模转换器ADC的量化效应对系统稳定性的影响的数字补偿器；

通过描述函数法考虑ADC的量化效应，描述函数法的分析步骤如下：

首先假设ADC量化器的输入信号近似为一幅度为a的正弦信号

x(t)＝asin(ωt) (13)

经过量化后的输出信号y(t)可以通过傅里叶展开为

$y\left(t\right)=k=\underset{k=1}{\overset{\mathrm{\∞}}{\Σ}}{a}_{k}sin\left(k\mathrm{\ω}t\right)---\left(14\right)$

则ADC量化器所对应的描述函数可以表示为

$N\left(a\right)=\frac{a_1}{a}---\left(15\right)$

公式(15)的描述函数在输出电压趋于稳定的过程中对系统的影响如下，随着误差逐渐减小，当误差信号幅度与量化器的分辨率相近时，量化器的动态增益不可忽略，最坏情况下，N(a)＝4/π，一个较小的误差输入量化器经过量化后会被放大，经过后续环节调整，误差被减小，而后又被量化放大，如此循环往复，系统产生了极限环振荡，考虑最坏情况下的AD转换器量化误差，在系统模型中加入ADC的量化效应，将ADC等效为一个增益为4/π的增益模块，并结合式(13)和式(12)建立闭环系统的z域模型，

$\begin{array}{c}{G}_{CL}\left(z\right)=\frac{\frac{4}{\mathrm{\π}}{G}_C\left(z\right)\·G\left(z\right)}{1+\frac{4}{\mathrm{\π}}{G}_C\left(z\right)\·G\left(z\right)}\\ =\frac{K_i{N}_1{z}^2+K_i{N}_{0}z}{z^3+m_1{z}^2+m_{2}z-\frac{\mathrm{\π}}{4}{D}_0}\end{array}---\left(16\right)$

其中，

由上述建立的数字控制的Buck型DC/DC变换器闭环系统的数学模型，推导出变换器闭环系统在z域的等效模型，通过对z域模型参数的分析确定ADC量化误差带来的影响，并以此计算数字积分补偿器积分增益系数K_i的范围，分析步骤如下：

(1)由系统传递函数可以写出系统的特征方程，为

$A\left(z\right)=z^3+m_1{z}^2+m_{2}z-\frac{\mathrm{\π}}{4}{D}_0---\left(17\right)$

(2)对于离散系统，要保证稳定，其闭环特征根必须均位于z平面单位圆内，为了保证系统稳定，需要满足如下4个条件：

A(1)＝K_i(N₁+N₀)＞0、A(-1)＝K_i(N₁-N₀)+2D₁-2D₀-2＜0、1＞|D₀|、1-D₀ ²＞|m₂+D₀m₁|

(3)结合上述四个条件，用K_i表示积分补偿器的积分增益系数，则可以求得系统稳定的积分补偿器参数范围，为

$0<K_i<min\{\left(\frac{2\mathrm{\&pi;}}{4}\right)\frac{D_0-D_1+1}{N_1-N_0},{\left(\frac{\mathrm{\&pi;}}{4}\right)}^2\frac{1-{D_0}^2-D_0{D}_1+D_1}{N_0+D_0{N}_1}\}---\left(18\right)$

由公式(18)能够设计参数并确定数字补偿器K_i的范围：取Vin＝5V，R＝1.8Ω，L＝4.7μH，C＝10μF，R_L＝200mΩ，R_C＝100mΩ代入计算可以求出系统未发生Hopf分岔，即闭环特征根在z平面单位圆内，同时无极限环振荡时的积分增益系数K_i的范围，随着K_i增大，系统的一对共轭复根的模逐渐增大，其轨迹逐渐向单位圆外移动，当K_i继续增大时，闭环特征根穿越单位圆，表明系统由稳定变为了不稳定，将数字补偿器的积分增益K_i控制在公式(18)所示的范围内，即能保证数字补偿器能良好地减小ADC量化误差对系统造成的影响。

本发明的优点及有益成果：

1)本发明通过建立DC/DC变换器z域模型，分析不同Buck拓扑结构参数的条件下系统稳定条件数字补偿器的参数范围，优化由于ADC量化效应带来的非线性现象；

2)本发明提出的数字补偿器设计方案，不需要增加其他额外的元器件，也不用检测除了输出电压以外的任何信号，因此，它减少了算法的复杂度，也大大降低了系统电路的成本；

3)本发明总体性能优越，且具有可扩展性和可移植性，可以与其他的控制方法结合应用，进一步提高变换器的性能；

4)本发明采用数字控制的方式实现，相对于模拟控制，避免了器件老化和环境变化等因素的影响，具有可靠性好、结构灵活、设计简单和集成度高等特点。

附图说明

图1是本发明数字控制DC/DC变换器的结构框图；

图2是本发明数字控制Buck变换器系统模型；

图3是本发明量化器的描述函数图；

图4是本发明包含量化效应的数字控制Buck变换器系统模型；

图5是数字补偿器时域模型；

图6是本发明数字控制器Buck变换器Simulink模型；

图7是数字控制器编程流程；

图8是本发明Ki＝0.021时输出电压波形a)与局部放大图b)；

图9是本发明Ki＝0.027时输出电压波形a)与局部放大图b)；

图10是本发明Ki＝0.028时输出电压波形a)与局部放大图b)；

图11是本发明Ki＝0.021时输出电压波形测试图；

图12是本发明Ki＝0.027时输出电压波形测试图；

图13是本发明Ki＝0.028时输出电压波形测试图。

具体实施方式

本发明采用数字积分补偿器作为DC/DC变换器的补偿器，数字积分补偿器为一数学表达式u(k)＝u(k-1)+K_iTe(k)，其中u(k)和u(k-1)分别表示第k次和第k-1次迭代所得数字积分补偿器输出值，e(k)为第k次迭代时系统输出值与参考值的误差量。该数字积分补偿器作用于DC/DC变换器系统中，设有Buck型DC/DC变换器的主拓扑、采样保持模块、A/D转换模块、数字补偿器、数字脉冲宽度调制模块和驱动模块，系统各模块结构如图1所示。系统各模块工作方式如下：采样保持模块的作用是在每个开关周期的开始时刻采样误差信号，并将此采样值保持到开关周期结束。因此，当输出电压V_o与参考电压V_ref存在差值时，此误差信号经过采样保持、AD转换以及数字补偿环节后得到DPWM的调制波信号，再经由DPWM输出占空比信号，通过改变开关S₁和S₂的导通与截止时间，理想条件下，输出电压V_o与参考电压V_ref保持一致。

输出电压V_o趋于稳定过程中的状态如下，随着控制回路不断调整，输出电压与参考电压间的差值将不断减小，当开始误差较大时，量化器的增益趋于1，基本可以忽略。但是随着误差逐渐减小，当误差信号幅度与量化器的分辨率相近时，量化器的动态增益不可忽略，一个较小的误差输入量化器经过量化后会被放大，经过后续环节调整，误差被减小，而后又被量化放大，如此循环往复，系统产生了极限环振荡，为设计一个稳定且能有效减小量化误差效应的数字补偿器，有如下具体设计方法；

本发明采用数字积分补偿器作为DC/DC变换器的补偿器，该数字补偿器的结构如图5所示。数字补偿器由FPGA实现，通过Verilog编写数字补偿器的算法，其中Verilog代码主要包括顶层top模块、数字积分补偿算法模块。其中顶层top模块的作用是整合底层的数字积分模块，使FPGA实现代码描述的数学算法。其中数字积分补偿器算法的数学表达式如下：

u(k)＝u(k-1)+K_iTe(k) (19)

其中u(k)和u(k-1)分别表示第k次和第k-1次迭代所得数字积分补偿器输出值，e(k)为第k次迭代时系统输出值与参考值的误差量，T为采样保持时间，K_i为数字积分补偿器的增益系数。增益系数K_i与系统的特征根紧密相关，随着K_i增大，系统的一对共轭复根的模逐渐增大，其轨迹逐渐向单位圆外移动。当K_i继续增大时，闭环特征根穿越单位圆，表明系统由稳定变为了不稳定。由上述分析知，可将数字补偿器的积分增益K_i控制在一定范围内，即可保证数字补偿器能良好地减小ADC量化误差对系统造成的影响。通过建立系统闭环模型及特征根的分析求得K_i的范围后，按递推公式(1)编写Verilog程序并烧录至FPGA中即可实现数字积分补偿器的设计。

数字补偿器设计：为在FPGA中通过编程的方法实现数字积分控制程序，数字积分控制器的算法往往通过差分方程来实现，差分方程的推导过程如下：

(1)积分控制器的输出量也即控制量u(t)与输入量也即误差量积分成正比，即

$u\left(t\right)=K_i{\&Integral;}_0^{t}e\left(t\right)dt---\left(20\right)$

(2)令u(t)＝u(k),e(t)＝e(k),当采样频率足够高时，可以近似认为：

${\&Integral;}_0^{t}e\left(t\right)dt\&ap;T\underset{i=0}{\overset{k}{\&Sigma;}}e\left(i\right)---\left(21\right)$

(3)结合式(1)和式(2)得，当t＝kT时

有

$u\left(k\right)=K_{i}T\underset{i=0}{\overset{k}{\&Sigma;}}e\left(i\right)---\left(22\right)$

(4)则当t＝(k-1)T时有

$u(k-1)=K_{i}T\underset{i=0}{\overset{k-1}{\&Sigma;}}e\left(i\right)---\left(23\right)$

(5)则后向差分方程，即由式(3)减去式(4)可得

u(k)＝u(k-1)+K_iTe(k) (24)

式(6)即为编写数字积分控制器程序的递推关系式，按递推公式(6)编写Verilog程序即可实现数字积分补偿器的设计。

式(6)中T为采样时间，为已知量。通过z域建模的方法求解K_i的取值范围即可完成递推公式(6)的设计，求解K_i的过程如下，首先建立数字补偿器的z域模型，已知数字积分补偿器的s域模型如下：

$G_c\left(s\right)=\frac{K_i}{s}---\left(25\right)$

设采样周期为T，对积分环节使用向后差分法在离散域进行Z变换，有可以得到数字积分控制器在Z域的传递函数为：

$G_c\left(z\right)=\frac{K_{i}z}{z-1}---\left(26\right)$

接下来建立闭环系统的模型，闭环系统包括G_vd(s)，Gc(z)以及采样保持模块ZOH(S)。其中G_vd(s)表示输出电压-占空比的s域传递函数，也就是DC-DC变换器的主拓扑模型，Gc(z)代表数字补偿器的z域传递函数。

假设电感及电感的寄生电阻分别为L和R_L，电容以及电容的寄生电阻分别为C和R_C，输入电压为V_in，负载电阻R，采样周期为T。DC-DC变换器闭环系统的模型建立包括如下几个步骤。

(1)Buck型DC/DC变换器主拓扑s域传递函数G_vd(s)的建立，对于工作在CCM模式下的Buck变换器，通过舍去分母中小项的乘积化简，可得：

$\begin{array}{c}{G}_{vd}\left(s\right)=V_{in}\frac{1+{\mathrm{sCR}}_C}{s^{2}LC(1+\frac{R_C}{R})+s(\frac{L}{R}+{\mathrm{CR}}_L+{\mathrm{CR}}_C+\frac{{\mathrm{CR}}_L{R}_C}{R})+1+\frac{R_L}{R}}\\ =V_{in}\frac{\frac{1}{LC}+\frac{{\mathrm{sR}}_C}{L}}{s^2+s(\frac{1}{RC}+\frac{R_L+R_C}{L})+\frac{1}{LC}}\end{array}---\left(27\right)$

(2)在Gvd(s)的基础上考虑一个串联的ZOH(S)模块，ZOH(S)表示如下：

$ZOH\left(s\right)=\frac{1-e^{-sT}}{s}---\left(28\right)$

同时假设采样周期等于开关周期T，可得G_vd(s)与采样保持(ZOH)串联后的传递函数G(z)

$\begin{array}{c}G\left(z\right)=Z\{\frac{1-e^{-sT}}{s}*G_{vd}\left(s\right)\}\\ =V_{in}(1-z^{-1})Z\{\frac{A}{s(s+a)}+\frac{B}{s(s+b)}\}\end{array}---\left(29\right)$

其中，

$b=\frac{1}{2}\&lsqb;\frac{1}{RC}+\frac{R_L+R_C}{L}-\sqrt{\frac{1}{R^2{C}^2}+\frac{{(R_L+R_C)}^2}{L^2}+\frac{2(R_L+R_C)}{RLC}-\frac{4}{LC}}\&rsqb;,A=\frac{{\mathrm{CR}}_{C}a-1}{LC(a-b)},$

$B=\frac{1-{\mathrm{CR}}_{C}b}{LC(a-nb)}.$

将(11)式中大括号内的部分进行部分分式展开并求z变换，可得

$G\left(z\right)=\frac{N_{1}z+N_0}{z^2+D_{1}z+D_0}---\left(30\right)$

其中

D₁＝-(e^-aT+e^-bT)，D₀＝e^-(a+b)T。

(3)采用数字积分补偿器作为本发明的数字补偿器，其中数字积分补偿器的z域传递函数Gc(z)如公式(8)所示，可以写作

$G_C\left(z\right)=K_i\frac{z}{z-1}---\left(31\right)$

(4)忽略ADC的量化效应，结合式(10)和式(11)可以得到DC-DC变换器闭环系统的z域模型，系统的闭环z域小信号传递函数为

$\begin{array}{c}{G}_{CL}\left(z\right)=\frac{G_C\left(z\right)\&CenterDot;G\left(z\right)}{1+G_C\left(z\right)\&CenterDot;G\left(z\right)}\\ =\frac{K_i{N}_1{z}^2++K_i{N}_{0}z}{z^3+m_1{z}^2+m_{2}z-D_0}\end{array}---\left(32\right)$

其中，m₁＝K_iN₁+D₁-1，m₂＝K_iN₀+D₀-D₁。

由上述建立的数字控制的Buck型DC/DC变换器闭环系统的数学模型，推导出变换器闭环系统在z域的等效模型，通过对z域模型参数的分析确定ADC量化误差带来的影响，并以此计算数字积分补偿器K_i的范围。具体分析步骤如下：

(1)由系统传递函数可以写出系统的特征方程，为

A(z)＝z³+m₁z²+m₂z-D₀ (33)

(2)对于离散系统，要保证稳定，其闭环特征根必须均位于z平面单位圆内。为了保证系统稳定，需要满足如下4个条件：

A(1)＝K_i(N₁+N₀)＞0、A(-1)＝K_i(N₁-N₀)+2D₁-2D₀-2＜0、1＞|D₀|、1-D₀ ²＞|m₂+D₀m₁|

(3)结合上述四个条件，用K_i表示积分补偿器参数，则可以求得系统稳定的积分补偿器参数范围，为

$0<K_i<\min \{2\frac{D_0-D_1+1}{N_1-N_0},\frac{1-{D_0}^2-D_0{D}_1+D_1}{N_0+D_0{N}_1}\}---\left(34\right)$

接下来考虑量化效应与极限环振荡，以往的研究表明，即使系统满足公式(14)所示的稳定条件，由于量化器所引入的量化误差，系统仍可能发生极限环振荡。描述函数法是研究非线性系统所常用的一种近似方法，这种方法简便而直观，对于在实际应用中指导设计具有较好的效果。描述函数法的分析步骤如下

(1)首先假设量化器的输入信号近似为一幅度为a的正弦信号

x(t)＝asin(ωt) (35)

(2)经过量化后的输出信号y(t)可以通过傅里叶展开为

$y\left(t\right)=k=\underset{k=1}{\overset{\mathrm{\&infin;}}{\&Sigma;}}{a}_{k}sin\left(k\mathrm{\&omega;}t\right)---\left(36\right)$

(3)则量化器所对应的描述函数可以表示为

$N\left(a\right)=\frac{a_1}{a}---\left(37\right)$

(4)公式(17)的描述函数在输出电压趋于稳定的过程中对系统的影响如下，随着误差逐渐减小，当误差信号幅度与量化器的分辨率相近时，量化器的动态增益不可忽略，最坏情况下，N(a)＝4/π。一个较小的误差输入量化器经过量化后会被放大，经过后续环节调整，误差被减小，而后又被量化放大，如此循环往复，系统产生了极限环振荡。考虑最坏情况下的AD转换器量化误差，在系统模型中加入ADC的量化效应，将ADC等效为一个增益为4/π的增益模块，重新建立系统的z域模型，通过朱利判据重新求得数字补偿器的参数条件：

$0<K_i<min\{\left(\frac{2\mathrm{\&pi;}}{4}\right)\frac{D_0-D_1+1}{N_1-N_0},{\left(\frac{\mathrm{\&pi;}}{4}\right)}^2\frac{1-{D_0}^2-D_0{D}_1+D_1}{N_0+D_0{N}_1}\}---\left(38\right)$

由公式(20)可设计参数并确定数字补偿器K_i的范围：取Vin＝5V，R＝1.8Ω，L＝4.7μH，C＝10μF，RL＝200mΩ，RC＝100mΩ代入计算可以求出系统未发生Hopf分岔(即闭环特征根在z平面单位圆内)以及无极限环振荡时的积分增益系数K_i，随着K_i增大，系统的一对共轭复根的模逐渐增大，其轨迹逐渐向单位圆外移动。当K_i继续增大时，闭环特征根穿越单位圆，表明系统由稳定变为了不稳定。由上述分析知，可将数字补偿器的积分增益K_i控制在公式(20)所示的范围内，即可保证数字补偿器能良好地减小ADC量化误差对系统造成的影响。

基于上述分析通过一个具体实例验证本发明的可行性，具体实施实例是一个Buck型DC/DC变换器，系统整体框架如图6所示，其中Buck型主拓扑电路板由输入端滤波的电解电容和贴片电容、构成输出端低通滤波器的贴片电容和贴片电感、贴片型集成功率MOS管μPA2791GR以及驱动芯片UCC27524组成。μPA2791GR芯片内部集成了一个PMOS开关管和一个NMOS开关管，具有栅极电荷低、内置保护电荷、导通电阻低等性能。UCC27524芯片是一款驱动芯片，用于增大占空比高低电平的电压，减小系统的开关损耗，能够同时驱动两个独立MOS管的栅极，抗噪声性能较好，还具有低的传播延时、快速的上升和下降时间等特点。它的单一供电范围为4.5～18V，输出电压范围是-0.3～VDD+0.3V。

为保证无极限环振荡的ADC与DPWM分辨率的匹配条件，选取8-bit的DPWM和6-bit的ADC，DPWM与ADC模块分别如下所述。

ADC电路板根据AD9280芯片资料指导手册设计而成，主要包括电源和输入电路、滤波电路、晶振电路、AD9280芯片以及数据输出电路。AD9280芯片是一款8位CMOS工艺做成的ADC芯片，在最大采样速率32MSPS下能确保零误码率，输入电压在+2.7～+5.5V之间，且电源电压为3V时系统的功耗仅有95mW。另外，AD9280芯片在-40℃～+85℃之间正常工作，具有多种工作模式，是一款具有较高性能的ADC芯片。在实际的测试过程中，ADC测试板的性能较好，一直都能保证零误码率。

本设计中的DPWM采用计数器+延迟线模式，计数器模块主要是将DPWM的输入信号的高5位dn[7:3]与加1计数器的结果进行比较，一旦计数器的结果刚好等于dn[7:3]，则将高电平信号“1”传到延迟线模块。延迟线模块是由7个顺序连接的D触发器、8选1的数据选择器和输出控制模块组成，7个D触发器主要用于接收计数器输出的信号并一级级顺序传输，每级由触发时钟实现固定的延时；8选1的数据选择器是由DPWM的输入信号的低3位dn[7:3]来控制具体输出哪一级D触发器的输出信号，输出控制模块主要是根据算法来控制占空比信号的输出。总的来说，计数器模块相当于一个粗转化器，延迟线模块相当于一个细转化器。

在本实例中，数字补偿器由FPGA实现。通过Verilog编写数字补偿器的算法，其中Verilog代码主要包括顶层top模块、PLL模块、数字补偿算法模块、软启动Soft_start模块以及DPWM模块，具体系统框图如图4所示。其中PLL模块是通过直接实例化FPGA中的锁相环实现的，主要为电路提供两个同源频率分别为32MHz和256MHz的时钟信号clk_32和clk_256；Soft_start模块是由Verilog代码实现的，主要是在电路启动阶段缓慢提高参考信号Vref，避免输出电压在启动阶段产生过大的超调量；为实现本发明所提出的减小DC/DC变换器数模转换器量化效应造成的非线性的数字补偿器，在Verilog代码中设置积分增益Ki满足式(20)所示范围。

Ki＝0.021时，应用图6所示模块做计算仿真结果如图8所示，利用上述实例测试输出波形则如图11，同时，结合仿真与实测结果可见当积分增益Ki较小即使考虑最大量化增益的情形下系统仍能稳定时，输出电压稳定无LCO。

为验证所提方法的正确性，分别比较Ki＝0.027和Ki＝0.028时的数字补偿器的性能，实验证实如下；

Ki＝0.027，应用图6所示模块做计算仿真结果如图9所示，利用上述实例测试输出波形则如图12所同时，可见当积分系数Ki较大时，由于受系统中两个非线性量化器的动态量化增益影响，可能产生极限环振荡。此时的输出电压极限环形式类似于一个正弦波，且输出电压峰峰值增大了160mV(这是由非线性量化误差引起的输出电压平均值波动)。极限环振荡周期约为30μs，即30个开关周期。

Ki＝0.028为补偿参数进行测试，应用图6所示模块做计算仿真结果如图10所示，利用上述实例测试输出波形则如图13所示。同时，可见当积分增益Ki很大时，系统将失去稳定性。此时的输出电压峰峰值达到了2.41V，振荡周期约为40μs且输出电压均值无法稳定在参考电压1.8V附近。系统的不稳定将严重影响输出电压的品质。

本实例达到了以下效果：

开关频率：1MHz，输入电压：3.6～5V，输出电压：1.8V

输出电流：1A电压稳定，无极限环现象。

Claims (1)

1.一种减小DC/DC变换器ADC量化效应造成非线性的补偿方法，其特征在于：基于包括Buck型DC/DC变换器主拓扑、采样保持模块、ADC模块、数字补偿器、数字脉冲宽度调制模块和驱动模块构成的闭环系统，采样保持模块在每个开关周期的开始时刻采样输出电压V_o与参考电压V_ref的误差信号，并将此采样值保持到开关周期结束，当输出电压V_o与参考电压V_ref存在差值时，此误差信号经过采样保持、AD转换以及数字补偿器模块后得到脉冲宽度调制模块的调制波信号，再经由驱动模块输出占空比信号，通过占空比信号改变主拓扑开关管S₁和S₂的导通与截止时间，最终使输出电压V_o与参考电压V_ref保持一致；

上述系统中的数字补偿器就是为了保证系统不出现Hopf分岔，即闭环特征根在z平面单位圆内，同时无极限环振荡，该数字补偿器采用数字积分补偿器，由FPGA实现，通过Verilog编写数字补偿器的算法，其中Verilog代码包括顶层top模块、数字积分补偿算法模块，顶层top模块的作用是整合底层的数字积分模块，使FPGA实现代码描述的数学算法，数字积分算法模块则通过Verilog语言描述了需要表达的数学函数，为在FPGA中通过编程的方法实现数字积分控制程序，数字积分控制器的算法通过差分方程来实现，数字积分补偿器算法的数学表达式如下：

u(k)＝u(k-1)+K_iTe(k) (1)

其中u(k)和u(k-1)分别表示第k次和第k-1次迭代所得数字积分补偿器输出值，e(k)为第k次迭代时系统输出值与参考值的误差量，T为采样保持时间，K_i为数字积分补偿器的增益系数；增益系数K_i与系统的特征根紧密相关，随着K_i增大，系统的一对共轭复根的模逐渐增大，其轨迹逐渐向单位圆外移动，当K_i继续增大时，闭环特征根穿越单位圆，表明系统由稳定变为了不稳定，将数字补偿器的积分增益K_i控制在一定范围内，即可保证数字补偿器能良好地减小ADC量化误差对系统造成的影响；通过建立系统闭环模型及特征根的分析求得K_i的范围后，按递推公式(1)编写Verilog程序并烧录至FPGA中，即能够实现数字积分补偿器的设计；递推公式(1)的推导过程如下：

(1)根据数字积分器的定义知，积分控制器的输出量也即控制量u(t)与输入量e(t)的积分成正比，即

$u\left(t\right)=K_i{\&Integral;}_0^{t}e\left(t\right)dt---\left(2\right)$

(2)令u(t)＝u(k),e(t)＝e(k),当采样频率足够高时，可以近似认为：

${\&Integral;}_0^{t}e\left(t\right)dt\&ap;T\underset{i=0}{\overset{k}{\&Sigma;}}e\left(i\right)---\left(3\right)$

(3)结合式(2)和式(3)得，当t＝kT时

有

$u\left(k\right)=K_{i}T\underset{i=0}{\overset{k}{\&Sigma;}}e\left(i\right)---\left(4\right)$

(4)则当t＝(k-1)T时有

$u(k-1)=K_{i}T\underset{i=0}{\overset{k-1}{\&Sigma;}}e\left(i\right)---\left(5\right)$

(5)则后向差分方程，即由式(4)减去式(5)可得

u(k)＝u(k-1)+K_iTe(k) (6)

式(6)即为编写数字积分控制器程序的递推关系式，按递推公式(6)编写Verilog程序即能够实现数字积分补偿器的设计，式(6)中T为采样时间，为已知量，K_i为数字积分补偿器的积分增益，通过z域建模的方法求解K_i的取值范围即能够完成递推公式(6)的设计，从而实现数字积分器的代码设计；

求解K_i的过程如下：首先，建立闭环系统的模型，闭环系统包括G_vd(s)，Gc(z)以及采样保持模块ZOH(S)，其中G_vd(s)表示输出电压‐占空比的s域传递函数，也就是DC‐DC变换器的主拓扑模型，Gc(z)代表数字补偿器的z域传递函数；假设主拓扑电感及电感的寄生电阻分别为L和R_L，电容以及电容的寄生电阻分别为C和R_C，输入电压为V_in，负载电阻R，采样周期为T，DC‐DC变换器闭环系统的模型建立包括如下步骤：

(1)首先建立数字补偿器的z域模型，已知数字积分补偿器的s域模型如下：

$G_c\left(s\right)=\frac{K_i}{s}---\left(7\right)$

设采样周期为T，对积分环节使用向后差分法在离散域进行Z变换，有可以得到数字积分控制器在Z域的传递函数为：

$G_c\left(z\right)=\frac{K_{i}z}{z-1}---\left(8\right)$

(2)Buck型DC/DC变换器主拓扑s域传递函数G_vd(s)的建立，对于工作在CCM模式下的Buck变换器，通过舍去分母中小项的乘积化简，得：

$\begin{array}{c}{G}_{vd}\left(s\right)=V_{in}\frac{1+{\mathrm{sCR}}_C}{s^{2}LC(1+\frac{R_C}{R})+s(\frac{L}{R}+{\mathrm{CR}}_L+{\mathrm{CR}}_C+\frac{{\mathrm{CR}}_L{R}_C}{R})+1+\frac{R_L}{R}}\\ =V_{in}\frac{\frac{1}{LC}+\frac{{\mathrm{sR}}_C}{L}}{s^2+s(\frac{1}{RC}+\frac{R_L+R_C}{L})+\frac{1}{LC}}\end{array}---\left(9\right)$

(3)在Gvd(s)的基础上考虑一个串联的ZOH(S)模块，ZOH(S)s域的模型表示如下：

$ZOH\left(s\right)=\frac{1-e^{-sT}}{s}---\left(10\right)$

同时假设采样周期等于开关周期T，得G_vd(s)与采样保持(ZOH)串联后的传递函数G(z)

$\begin{array}{c}G\left(z\right)=Z\{\frac{1-e^{-sT}}{s}*G_{vd}\left(s\right)\}\\ =V_{in}(1-z^{-1})Z\{\frac{A}{s(s+a)}+\frac{B}{s(s+b)}\}\end{array}---\left(11\right)$

其中，

$b=\frac{1}{2}\&lsqb;\frac{1}{RC}+\frac{R_L+R_C}{L}-\sqrt{\frac{1}{R^2{C}^2}+\frac{{(R_L+R_C)}^2}{L^2}+\frac{2(R_L+R_C)}{RLC}-\frac{4}{LC}}\&rsqb;,A=\frac{{\mathrm{CR}}_{C}a-1}{LC(a-b)},$

$B=\frac{1-{\mathrm{CR}}_{C}b}{LC(a-nb)}.$

将式(11)中大括号内的部分进行部分分式展开并求z变换，得

$G\left(z\right)=\frac{N_{1}z+N_0}{z^2+D_{1}z+D_0}---\left(12\right)$

其中

D₁＝-(e^-aT+e^-bT)，D₀＝e^-(a+b)T。

(4)接下来考虑量化器的量化效应对系统造成的非线性现象，其中量化器包括模数转换器ADC和数字脉冲宽度调制器DPWM，若只考虑量化器中的ADC量化器部分，利用描述函数法，根据量化器的最大动态增益，即最坏情况，推导出包含量化器量化效应的稳定参数边界，从而设计出能有效降低数模转换器ADC的量化效应对系统稳定性的影响的数字补偿器；

通过描述函数法考虑ADC的量化效应，描述函数法的分析步骤如下：

首先假设ADC量化器的输入信号近似为一幅度为a的正弦信号

x(t)＝asin(ωt) (13)

经过量化后的输出信号y(t)可以通过傅里叶展开为

$y\left(t\right)=k=\underset{k=1}{\overset{\mathrm{\&infin;}}{\&Sigma;}}{a}_{k}sin\left(k\mathrm{\&omega;}t\right)---\left(14\right)$

则ADC量化器所对应的描述函数可以表示为

$N\left(a\right)=\frac{a_1}{a}---\left(15\right)$

公式(15)的描述函数在输出电压趋于稳定的过程中对系统的影响如下，随着误差逐渐减小，当误差信号幅度与量化器的分辨率相近时，量化器的动态增益不可忽略，最坏情况下，N(a)＝4/π，一个较小的误差输入量化器经过量化后会被放大，经过后续环节调整，误差被减小，而后又被量化放大，如此循环往复，系统产生了极限环振荡，考虑最坏情况下的AD转换器量化误差，在系统模型中加入ADC的量化效应，将ADC等效为一个增益为4/π的增益模块，并结合式(13)和式(12)建立闭环系统的z域模型，

$\begin{array}{c}{G}_{CL}\left(z\right)=\frac{\frac{4}{\mathrm{\&pi;}}{G}_C\left(z\right)\&CenterDot;G\left(z\right)}{1+\frac{4}{\mathrm{\&pi;}}{G}_C\left(z\right)\&CenterDot;G\left(z\right)}\\ =\frac{K_i{N}_1{z}^2+K_i{N}_{0}z}{z^3+m_1{z}^2+m_{2}z-\frac{\mathrm{\&pi;}}{4}{D}_0}\end{array}---\left(16\right)$

其中，

由上述建立的数字控制的Buck型DC/DC变换器闭环系统的数学模型，推导出变换器闭环系统在z域的等效模型，通过对z域模型参数的分析确定ADC量化误差带来的影响，并以此计算数字积分补偿器积分增益系数K_i的范围，分析步骤如下：

(1)由系统传递函数可以写出系统的特征方程，为

$A\left(z\right)=z^3+m_1{z}^2+m_{2}z-\frac{\mathrm{\&pi;}}{4}{D}_0---\left(17\right)$

(2)对于离散系统，要保证稳定，其闭环特征根必须均位于z平面单位圆内，为了保证系统稳定，需要满足如下4个条件：

A(1)＝K_i(N₁+N₀)＞0、A(-1)＝K_i(N₁-N₀)+2D₁-2D₀-2＜0、1＞|D₀|、1-D₀ ²＞|m₂+D₀m₁|

(3)结合上述四个条件，用K_i表示积分补偿器的积分增益系数，则可以求得系统稳定的积分补偿器参数范围，为

$0<K_i<\min \{\left(\frac{2\mathrm{\&pi;}}{4}\right)\frac{D_0-D_1+1}{N_1-N_0},{\left(\frac{\mathrm{\&pi;}}{4}\right)}^2\frac{1-{D_0}^2-D_0{D}_1+D_1}{N_0+D_0{N}_1}\}---\left(18\right)$

由公式(18)能够设计参数并确定数字补偿器K_i的范围：取Vin＝5V，R＝1.8Ω，L＝4.7μH，C＝10μF，R_L＝200mΩ，R_C＝100mΩ代入计算能够求出系统未发生Hopf分岔，即闭环特征根在z平面单位圆内，同时无极限环振荡时的积分增益系数K_i的范围，随着K_i增大，系统的一对共轭复根的模逐渐增大，其轨迹逐渐向单位圆外移动，当K_i继续增大时，闭环特征根穿越单位圆，表明系统由稳定变为了不稳定，将数字补偿器的积分增益K_i控制在公式(18)所示的范围内，即能保证数字补偿器能良好地减小ADC量化误差对系统造成的影响。