CN106352828A - 一种印制电路板电镀深度能力测试板 - Google Patents

一种印制电路板电镀深度能力测试板 Download PDF

Info

Publication number
CN106352828A
CN106352828A CN201610693867.9A CN201610693867A CN106352828A CN 106352828 A CN106352828 A CN 106352828A CN 201610693867 A CN201610693867 A CN 201610693867A CN 106352828 A CN106352828 A CN 106352828A
Authority
CN
China
Prior art keywords
instrument connection
test
test section
circuit board
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610693867.9A
Other languages
English (en)
Inventor
王佐
姜雪飞
王文明
付胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Suntak Multilayer PCB Co Ltd
Original Assignee
Shenzhen Suntak Multilayer PCB Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Suntak Multilayer PCB Co Ltd filed Critical Shenzhen Suntak Multilayer PCB Co Ltd
Priority to CN201610693867.9A priority Critical patent/CN106352828A/zh
Publication of CN106352828A publication Critical patent/CN106352828A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B21/00—Measuring arrangements or details thereof, where the measuring technique is not covered by the other groups of this subclass, unspecified or not relevant
    • G01B21/02—Measuring arrangements or details thereof, where the measuring technique is not covered by the other groups of this subclass, unspecified or not relevant for measuring length, width, or thickness
    • G01B21/08—Measuring arrangements or details thereof, where the measuring technique is not covered by the other groups of this subclass, unspecified or not relevant for measuring length, width, or thickness for measuring thickness
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B21/00—Measuring arrangements or details thereof, where the measuring technique is not covered by the other groups of this subclass, unspecified or not relevant
    • G01B21/18—Measuring arrangements or details thereof, where the measuring technique is not covered by the other groups of this subclass, unspecified or not relevant for measuring depth

Abstract

本发明公开了一种印制电路板电镀深度能力测试板，包括板体，所述板体的板面上设置有至少一个测试区，每个所述测试区内设置有至少一个测试孔组，测试孔组中的测试孔为圆孔，每个测试孔组中的测试孔圆心位于同一直线，所述测试孔的纵横比为5:1‑12:1。将测试板内划分为多个测试区，各测试区由若干组测试孔组成，测试孔的纵横比可以相同也可以不同，能够满足在同一块板上测试出对不同纵横比的孔的电镀深度能力，无需制作多块测试板以应对纵横比规格不同的电路板测试，降低了成本，并且仅采用一块测试板可使所有纵横比的孔处于同一测试条件，测试方便且准确性高，具有更强的参考性。

Description

一种印制电路板电镀深度能力测试板
技术领域
本发明属于印制电路板生产技术领域，涉及印制电路板电镀工序，具体地说涉及一种印制电路板电镀深度能力测试板及方法。
背景技术
随着电子、通讯产品的飞速发展，作为元器件载体、实现电路连接的印制电路板在计算机、通讯、机械等领域的应用越来越广泛，在信息技术的不断进步的背景下，其朝着高密度、高层次方向迅速发展，目前，高多层印制电路板的需求量不断加大，在设计上，印制电路板势必朝着层数更多、板厚更厚、孔径更小的方向发展，因而印制电路板的纵横比(板厚度与孔径的比例)也越来越高，这种发展趋势给印制电路板的加工制造、质量测试都带来了很大挑战。
电镀是印制电路板制造流程中非常重要的一个环节，通过电解的方式使金属沉积在指定位置，以形成均匀致密的金属层，增强线路的导通性和导热性，印制电路板电镀后要求电镀增加的金属层必须均匀，厚度需达到要求，否则容易导致信号不稳定、不耐高电压、以及导线容易发热的问题，从而严重影响产品品质，电镀金属一般为铜。
因此，为了确保电镀的均匀性和孔内电镀深度能力是否达到标准，在印制电路板电镀完成后，往往要采用切片的方式进行电镀能力测试。电镀能力一般指生产线上的工艺参数与电镀药水相互配合进行电镀的能力，通常在一定板厚和孔径条件下，对电镀后的印制电路板进行垂直切片，如图1所示，测量孔内壁的铜层1的厚度E、F，孔顶部边沿的铜层2厚度分别为A、B,孔底部边沿的铜层3厚度分别为C、D,按照公式[(E+F)/2]/[(A+B+C+D)/2]×100％计算，结果即可代表电镀深度能力。为了进行切片测试且不损坏印制电路板产品，现有技术中通过制作测试板、对测试板进行电镀并切片来测试电路板产品的深镀能力，针对不同孔径和不同的纵横比，制作出不同的测试板，测试板上设计有尺寸大小均匀的测试孔，且测试孔间距相等。
上述测试板和测试方法存在以下问题：测试板上的测试孔尺寸大小一致，对于同时存在多种纵横比规格的电路板深镀能力测试无法在一块测试板上体现，需要针对不同纵横比制作多块测试板，成本高、操作复杂，还导致不同纵横比的电路板在测试过程中无法始终保持处于同一测试条件，测得的数据差异性较大，参考性较弱；测试孔之间的间距统一，无法很好地体现不密集孔或独立孔的电镀深度能力，以至于该测试板和方法不能全面、精确地体现出现有制程能力。
发明内容
为此，本发明正是要解决上述技术问题，从而提出一种可测试多种纵横比电路板、成本低、操作简单、可更全面、精确反应电镀制程能力的印制电路板电镀深度能力测试板。
为解决上述技术问题，本发明的技术方案为：
本发明提供一种印制电路板电镀深度能力测试板，其包括板体，所述板体的板面上设置有至少一个测试区，每个所述测试区内设置有至少一个测试孔组，测试孔组中的测试孔为圆孔，每个测试孔组中的测试孔圆心位于同一直线，所述测试孔的纵横比为5:1-12:1。
作为优选，每个测试孔组包括至少两组测试孔单元，每个测试孔单元含有至少两个孔径相同的测试孔，处于不同测试孔单元内的测试孔孔径不同。
作为优选，每个测试孔组由左至右由孔径顺次增大或减小的测试孔单元组成。
作为优选，每个测试区内设置有至少2个测试孔组，按照水平、竖直的方向排列为测试孔组阵列。
作为优选，相邻两行测试孔组由孔径改变顺序相反的测试孔单元组成。
作为优选，还包括切片标位孔，所述切片标位孔位于每个测试孔组两端，切片标位孔的圆心与所述测试孔组内的测试孔圆心位于同一直线。
作为优选，每个测试孔组中相邻两个测试孔的距离不小于0.2mm。
作为优选，所述测试板包括15个测试区，所述测试区排列为5行、3列，相邻两个测试区的距离为10-15mm；所述测试区包括多规格纵横比测试区和密集BGA测试区。
作为优选，所述多规格纵横比测试区由若干测试孔组按照行、列排列组合而成，每个测试孔组由左至右由孔径顺次增大或减小的测试孔单元组成；相邻两行测试孔组由孔径改变顺序相反的测试孔单元组成。
作为优选，所述密集BGA测试区包括一组孔径相同的测试孔，测试孔的纵横比为8:1，相邻两个测试孔的距离为0.2mm；所述BGA测试区为4个，分别位于所述测试板的第2行第1、3列测试区和第4行第1、3列测试区。
本发明的上述技术方案相比现有技术具有以下优点：
(1)本发明所述的印制电路板电镀深度能力测试板，其包括板体，所述板体的板面上设置有至少一个测试区，每个所述测试区内设置有至少一个测试孔组，测试孔组中的测试孔为圆孔，每个测试孔组中的测试孔圆心位于同一直线，所述测试孔的纵横比为5:1-12:1。将测试板内划分为多个测试区，各测试区由若干组测试孔组成，测试孔的纵横比可以相同也可以不同，能够满足在同一块板上测试出对不同纵横比的孔的电镀深度能力，无需制作多块测试板以应对纵横比规格不同的电路板测试，降低了成本，并且仅采用一块测试板可使所有纵横比的孔处于同一测试条件，测试方便且准确性高，具有更强的参考性。
(2)本发明所述的印制电路板电镀深度能力测试板，同一测试板上同时设置了多规格纵横比测试区和密集BGA测试区，多规格纵横比测试区内测试孔间距较大，而密集BGA测试区测试孔间距小，对于BGA板这种结构较为特殊的电路板也可起到测试作用，而无需提供额外测试板，进一步简化了测试流程，提高了生产效率。
附图说明
为了使本发明的内容更容易被清楚的理解，下面根据本发明的具体实施例并结合附图，对本发明作进一步详细的说明，其中
图1是现有技术中切片测试的示意图；
图2是本发明实施例1所述的测试板结构示意图；
图3是本发明实施例2所述的一个测试孔组的结构示意图；
图4是本发明实施例2所述的多个测试孔组结构示意图；
图5是本发明实施例3所述的测试板的测试区示意图。
图中附图标记表示为：1-孔内壁的铜层；2-孔顶部边沿的铜层；3-孔底部边沿的铜层；4-板体；5-测试区；51-多规格纵横比测试区；52-密集BGA测试区；6-测试孔；7-切片标位孔；8-钻孔定位孔。
具体实施方式
实施例1
本实施例提供一种印制电路板电镀深度能力测试板，如图2所示，其包括板体4，所述板体4的板面上设置有至少一个测试区5，每个所述测试区5内设置有至少一个测试孔组，其中，测试孔6为圆孔，每个测试孔组中的测试孔6的圆心位于同一直线，所述测试孔6的纵横比为5:1-12:1。本实施例中，每个板体4上设置有2个测试区5,其中第一个测试区5内设置有8个测试孔组，每个测试孔组内有4个测试孔6；第二个测试区5内设置有9个测试孔组，每个测试孔组内有5个测试孔6。每个测试区5内的各组测试孔6孔径相同，其中第一个测试区5内测试孔6孔径为0.4mm，第二测试区内测试孔6孔径为0.25mm，所述板体4的厚度为2mm，由此计算得出，两个测试区内测试孔6的纵横比分别为5:1和8:1。当然，如果需要测定更多中纵横比情况下对孔的的电镀深度能力，还可以设置更多的测试区5和更对规格纵横比的测试孔6；在一块测试板上设置至少一个测试区5，可以同时测定不同纵横比的测试孔6的电镀深度能力，提高了测试效率，降低了成本。
实施例2
本实施例提供一种印制电路板电镀深度能力测试板，其包括板体4，所述板体4的板面上设置有至少一个测试区5，每个所述测试区5内设置有至少一个测试孔组，每个测试孔组中的测试孔6为圆孔，一个测试孔组中的测试孔6的圆心位于同一直线，所述测试孔6的纵横比为5:1-12:1。
具体地，如图3所示，每个测试孔组包括至少两组测试孔单元，每个测试孔单元含有至少两个孔径相同的测试孔6，处于不同测试孔单元内的测试孔6孔径不同，本实施例中，所述测试孔组由左至右由孔径顺次减小的测试孔单元组成。如图所示，一个测试孔组由5个测试孔单元组成，由左至右5个测试孔单元分别为第一测试孔单元：含有2个孔径为0.4mm的测试孔，第二测试孔单元：含有2个孔径为0.35mm的测试孔，第三测试孔单元：含有2个孔径为0.3mm的测试孔，第四测试孔单元：含有3个孔径为0.25mm的测试孔，第五测试孔单元：含有2个孔径为0.35mm的测试孔，所述板体4厚度为2mm，因此五个测试孔单元的纵横比分别为5:1、6:1、7:1、8:1和10:1，相邻测试孔6之间的距离(最接近的两孔壁之间的距离)为0.5mm。
本实施例中，每个板体4上设置有4个测试区5，相邻两个测试区5之间的距离为10-15mm,本实施例中优选为12mm，每个测试区5内设置有60个测试孔组，按照15行、4列排布为测试孔组阵列。且如图4所示，相邻两行测试孔组由孔径改变顺序相反的测试孔单元组成，即一行测试孔组中的测试孔单元孔径由左至右顺次减小，与其相邻的一行测试孔组中的测试孔单元孔径由左至右顺次增大。
进一步地，所述测试板还包括切片标位孔7，所述切片标位孔7位于每个测试孔组两端，其圆心与该测试孔组内的测试孔6的圆心处于同一直线。
实施例3
本实施例提供一种印制电路板电镀深度能力测试板，如图5所示，其包括15个测试区5，相邻两个测试区间5的距离为10mm，所述测试区5按照5行3列排布，位于测试板边附近的测试区5距板边的距离为25mm，测试板边缘设置有钻孔定位孔8。15个测试区5中，包括多规格纵横比测试区51和密集BGA测试区52。
其中，所述密集BGA测试区52共4个，分别位于15个测试区中的第2行的1、3列和第4行的1、3列，这样设置是由于通常状况下，根据电流分布差异，处于第二行、第四行的测试电流分布是相同的，每个密集BGA测试区内包含一组孔径相同的测试孔，这组测试孔设置于密集BGA测试区52中央，且该测试孔组中的测试孔6纵横比均为8:1，相邻两个测试孔6的孔间距为0.2mm(两个孔最接近的两个孔壁之间的距离)。
所述多规格纵横比测试区51由若干测试孔组按照行、列排列组合而成，每个测试孔组由左至右由孔径顺次增大或减小的测试孔单元组成；相邻两行测试孔组由孔径改变顺序相反的测试孔单元组成。本实施例中，所述多规格纵横比测试区51为除密集BGA测试区52外的11个测试区，每个多规格纵横比测试区51内包括100个测试孔组，按照20行*5列排列为测试孔组阵列。
其中，每个测试孔组由5个测试孔单元组成，相邻两行的测试孔组中的测试孔单元孔径变化趋势相反，如一行中的一个测试孔组由左至右包括5个测试孔单元，分别为第一测试孔单元：含有2个孔径为0.4mm的测试孔，第二测试孔单元：含有2个孔径为0.35mm的测试孔，第三测试孔单元：含有2个孔径为0.3mm的测试孔，第四测试孔单元：含有3个孔径为0.25mm的测试孔，第五测试孔单元：含有2个孔径为0.35mm的测试孔，所述板体4厚度为2mm，因此五个测试孔单元的纵横比分别为5:1、6:1、7:1、8:1和10:1，相邻测试孔6之间的距离(最接近的两孔壁之间的距离)为0.6mm。与其相邻的一行中的一个测试孔组由左至右包括5个测试孔单元，分别为第一测试孔单元：含有3个孔径为0.2mm的测试孔，第二测试孔单元：含有3个孔径为0.25mm的测试孔，第三测试孔单元：含有2个孔径为0.3mm的测试孔，第四测试孔单元：含有2个孔径为0.35mm的测试孔，第五测试孔单元：含有2个孔径为0.4mm的测试孔，所述板体4厚度为2mm，因此五个测试孔单元的纵横比分别为10:1、8:1、7:1、6:1和5:1，相邻测试孔6之间的距离(最接近的两孔壁之间的距离)为0.6mm。
电镀结束后进行电镀深度能力测试时，既可以测定多组对不同纵横比孔的深度能力，还可以同时测定密集BGA测试区的孔深度能力，功能全面，无需针对每种孔制作单独的测试板，提高了测试效率，降低了测试及生产成本。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (10)

1.一种印制电路板电镀深度能力测试板，其特征在于，包括板体，所述板体的板面上设置有至少一个测试区，每个所述测试区内设置有至少一个测试孔组，测试孔组中的测试孔为圆孔，每个测试孔组中的测试孔圆心位于同一直线，所述测试孔的纵横比为5:1-12:1。
2.根据权利要求1所述的印制电路板电镀深度能力测试板，其特征在于，每个测试孔组包括至少两组测试孔单元，每个测试孔单元含有至少两个孔径相同的测试孔，处于不同测试孔单元内的测试孔孔径不同。
3.根据权利要求2所述的印制电路板电镀深度能力测试板，其特征在于，每个测试孔组由左至右由孔径顺次增大或减小的测试孔单元组成。
4.根据权利要求3所述的印制电路板电镀深度能力测试板，其特征在于，每个测试区内设置有至少2个测试孔组，按照水平、竖直的方向排列为测试孔组阵列。
5.根据权利要求4所述的印制电路板电镀深度能力测试板，其特征在于，相邻两行测试孔组由孔径改变顺序相反的测试孔单元组成。
6.根据权利要求5所述的印制电路板电镀深度能力测试板，其特征在于，还包括切片标位孔，所述切片标位孔位于每个测试孔组两端，切片标位孔的圆心与所述测试孔组内的测试孔圆心位于同一直线。
7.根据权利要求6所述的印制电路板电镀深度能力测试板，其特征在于，每个测试孔组中相邻两个测试孔的距离不小于0.2mm。
8.根据权利要求7所述的印制电路板电镀深度能力测试板，其特征在于，所述测试板包括15个测试区，所述测试区排列为5行、3列，相邻两个测试区的距离为10-15mm；所述测试区包括多规格纵横比测试区和密集BGA测试区。
9.根据权利要求8所述的印制电路板电镀深度能力测试板，其特征在于，所述多规格纵横比测试区由若干测试孔组按照行、列排列组合而成，每个测试孔组由左至右由孔径顺次增大或减小的测试孔单元组成；相邻两行测试孔组由孔径改变顺序相反的测试孔单元组成。
10.根据权利要求9所述的印制电路板电镀深度能力测试板，其特征在于，所述密集BGA测试区包括一组孔径相同的测试孔，测试孔的纵横比为8:1，相邻两个测试孔的距离为0.2mm；所述BGA测试区为4个，分别位于所述测试板的第2行第1、3列测试区和第4行第1、3列测试区。
CN201610693867.9A 2016-08-19 2016-08-19 一种印制电路板电镀深度能力测试板 Pending CN106352828A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610693867.9A CN106352828A (zh) 2016-08-19 2016-08-19 一种印制电路板电镀深度能力测试板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610693867.9A CN106352828A (zh) 2016-08-19 2016-08-19 一种印制电路板电镀深度能力测试板

Publications (1)

Publication Number Publication Date
CN106352828A true CN106352828A (zh) 2017-01-25

Family

ID=57844300

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610693867.9A Pending CN106352828A (zh) 2016-08-19 2016-08-19 一种印制电路板电镀深度能力测试板

Country Status (1)

Country Link
CN (1) CN106352828A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109526135A (zh) * 2018-12-18 2019-03-26 大连崇达电路有限公司 一种线路板可靠性评价方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102435792A (zh) * 2011-09-28 2012-05-02 东莞生益电子有限公司 Pcb板背钻可靠性测试用附连测试板及其测试方法
CN202941034U (zh) * 2012-11-26 2013-05-15 北大方正集团有限公司 盘中孔的测试板
CN203444077U (zh) * 2013-09-29 2014-02-19 胜华电子（惠阳）有限公司 一种测试电路板电镀贯孔的多孔板
CN203523138U (zh) * 2013-09-24 2014-04-02 深圳诚和电子实业有限公司 一种用于hdi板电镀能力测试模块

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102435792A (zh) * 2011-09-28 2012-05-02 东莞生益电子有限公司 Pcb板背钻可靠性测试用附连测试板及其测试方法
CN202941034U (zh) * 2012-11-26 2013-05-15 北大方正集团有限公司 盘中孔的测试板
CN203523138U (zh) * 2013-09-24 2014-04-02 深圳诚和电子实业有限公司 一种用于hdi板电镀能力测试模块
CN203444077U (zh) * 2013-09-29 2014-02-19 胜华电子（惠阳）有限公司 一种测试电路板电镀贯孔的多孔板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109526135A (zh) * 2018-12-18 2019-03-26 大连崇达电路有限公司 一种线路板可靠性评价方法
CN109526135B (zh) * 2018-12-18 2021-01-26 大连崇达电路有限公司 一种线路板可靠性评价方法

Similar Documents

Publication Publication Date Title
US6890413B2 (en) Method and apparatus for controlling local current to achieve uniform plating thickness
CN102986307B (zh) 结构化电路板和方法
US20150289387A1 (en) Method for combined through-hole plating and via filling
US20220304153A1 (en) Method for producing a printed circuit board
CN102480852B (zh) 电路板的制作方法
CN104862767A (zh) 镀铜槽
CN110839320A (zh) 沉头孔类pcb板的加工方法
CN101720170B (zh) 挠性印刷布线板片及其制造方法
CN106352828A (zh) 一种印制电路板电镀深度能力测试板
CN105722300B (zh) 电镀质量检测模块、印制电路板母板和电镀质量检测方法
CN104385362B (zh) 一种印刷电路板的对角隔孔跳跃钻孔方法
CN205940516U (zh) 电镀深镀能力测试电路板
CN108303639A (zh) 一种背钻孔到线的能力测试模块及能力测试方法
CN103197190B (zh) 万孔板
CN202881424U (zh) 电镀用阳极挡板
CN105115415A (zh) 一种线路板盲孔深度测试结构及其测试方法
CN113079634B (zh) 一种电路板及其制备工艺
CN202857133U (zh) 一种hdi pcb叠层结构
CN209151434U (zh) 一种通用塞孔垫板
CN112954889A (zh) 一种沉铜工艺测试板及其制作方法
CN106960882A (zh) 一种表面金属化陶瓷立方体和制作方法
CN112014721B (zh) 一种通用型lcr测试板及其制作方法
CN106341960A (zh) 提高信号传输性能的电路板的制作方法
CN217693852U (zh) 印制电路板和电子设备
CN210112370U (zh) Dpc陶瓷基板的工艺边

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170125