CN106341102B - 一种用于宽带系统的数字式相位非线性校正方法及装置 - Google Patents

一种用于宽带系统的数字式相位非线性校正方法及装置 Download PDF

Info

Publication number
CN106341102B
CN106341102B CN201610705748.0A CN201610705748A CN106341102B CN 106341102 B CN106341102 B CN 106341102B CN 201610705748 A CN201610705748 A CN 201610705748A CN 106341102 B CN106341102 B CN 106341102B
Authority
CN
China
Prior art keywords
matrix
filter
parallel
fir
convolution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610705748.0A
Other languages
English (en)
Other versions
CN106341102A (zh
Inventor
钟景华
王志刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NANJING GLARUN-ATTEN TECHNOLOGY Co Ltd
Original Assignee
NANJING GLARUN-ATTEN TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NANJING GLARUN-ATTEN TECHNOLOGY Co Ltd filed Critical NANJING GLARUN-ATTEN TECHNOLOGY Co Ltd
Publication of CN106341102A publication Critical patent/CN106341102A/zh
Application granted granted Critical
Publication of CN106341102B publication Critical patent/CN106341102B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/06—Non-recursive filters
    • H03H17/0607—Non-recursive filters comprising a ROM addressed by the input data signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H2017/0072—Theoretical filter design
    • H03H2017/0081—Theoretical filter design of FIR filters

Abstract

本发明涉及一种用于宽带系统的数字式相位非线性校正方法及装置，利用专门设计的测试信号能量频带分布可定制的特点，将被测宽带分为若干相互正交的子带，对被测宽带电路对象施加上述激励，对其输出响应采用相干同步量化技术，利用阈值设定极值搜索计算序列起点并截取，对输出截取序列做全相位离散傅里叶变换，获得被测相位非线性失真特性数据，该方法及其装置易于内建在被测系统原有宽带电路中并快速实施，便于被测宽带系统的通道自检或校正。

Description

一种用于宽带系统的数字式相位非线性校正方法及装置
技术领域
本发明属于宽带系统实时非线性校正技术领域，更具体讲，涉及一种用于宽带系统的数字式相位非线性校正装置。
背景技术
在宽带系统如高速无线通信系统中信道非线性失真特性将引起信号带宽内不同频率部分的不同延迟响应，造成传输信号在时域或频域上畸变，码间干扰严重进而降低系统的传输性能。系统中的非线性失真如群时延失真，主要来自于系统中大量存在的非线性失真器件，如滤波器、混频器、功分器、功率放大器等。一般的宽带高速数字接收系统如图1所示，系统模拟前端包含诸多此类器件，由此产生大量的非线性失真问题，需要对其做均衡、校正处理，以保持系统传输性能。对于此类宽带系统非线性失真问题，本发明采用一种内置式数字式非线性失真校正装置加以处理，以保证宽带系统传输性能。
此类失真校正技术传统上采用基于IIR(无限长冲激响应)结构的数字全通滤波器构成，由于IIR结构的特殊性，采用多相结构实现非常困难，且IIR滤波器的反馈环节需要更多的硬件逻辑资源。具有M通道的IIR数字全通滤波器的并行数字结构如图2所示，信号经抽头延迟线组延迟后送入并行IIR数字滤波器，每个IIR通道以1/M的输入速率运行。从图中可以看出，多个IIR子系统的并行结构内部存在交织处理，这种方式会显著地增加硬件逻辑实现复杂度。若能采用FIR(有限长冲激响应)结构的数字滤波器，硬件复杂度及硬件资源消耗相比前者会大大降低，技术应用相对容易，更重要的是并行结构的全通FIR滤波器的设计难度也大大降低。本发明提出基于多项式长除法以FIR滤波器来构造IIR目标滤波器，以极少的性能损失换取校正装置的实现复杂度的降低。
宽带系统的信息符号的传输率往往非常高，使得对其处理的数据率远超一般硬件平台的支持速率，如FPGA(现场可编程逻辑阵列)器件的最高时钟频率，因此校正处理算法需要以并行结构方式进行。早期的美国IEC公司提出的IEC高码率并行架构，只是将传统串行方式多路联合，即简单的复制加逻辑控制，并不是真正的并行实现架构，并且它需要大量的缓冲和解调模块；并行解调架构PRX基于均匀DFT滤波器组理论，这种架构在频域上把信号均匀划分为多个子带，后续全通滤波器需要针对每个子带单独设计，难度大大增加，而且这种架构硬件资源消耗巨大，并不是一种高效率、低复杂度的并行架构。
发明内容
本发明的目的在于提供一种以硬件高效率实现的用于宽带系统的数字式相位非线性校正方法，其硬件高效率主要体现在结构复杂度低、硬件资源(尤其是乘法器资源)消耗低，易于在原有宽带数字接收系统中移植实现。
为实现上述发明目的，本发明提供了一种用于宽带系统的数字式相位非线性校正方法包括以下步骤：
S1：根据被校正宽带系统的相位非线性特性数据，如群时延，设计一种全通滤波器结构，该结构为IIR(无限长冲激响应)结构，其相位特性在工作频率范围内为被校正宽带系统特性的理想校正值；
S1.1：已知N阶数字全通滤波器的系统群时延τexp(ω)可完全由其分母群延时τD(ω)与多项式阶数N两个参数决定，即τexp(ω)＝＝N+2τD(ω)；因此，根据被校正系统期望的群时延数据τ(ω)，以及补偿后的常数时延τ0，得到全通校正滤波器的群时延函数τexp(ω)；即τexp(ω)＝τ0-τ(ω)；
S1.2：已知全通校正滤波器的传递函数形式以及根据复倒谱和平稳最小相位序列之间关系，其分母多项式具有最小相位的规则；通过其复倒谱系数计算分母多项式系数a(n)即可得到校正滤波器参数，即式中k＝0，1，..N，经由N点逆傅里叶变换得：为校正滤波器分母序列的复倒谱系数；
S1.3：利用S1.2中分母多项式的系数a(n)，获得全通校正滤波器的传递函数H(z)，其为IIR滤波器结构；
S2：为降低IIR滤波器结构的带来的硬件复杂度，需用FIR滤波器结构获得S1中获得的IIR滤波器参数，由于FIR滤波器结构较为简化，所以以极少的损失代价，可换取本发明校正装置的高效率实现；
S2.1：借助多项式长除法，计算所需FIR结构滤波器的传递函数长度K取2N，N为原IIR滤波器长度；
S2.2：得到L路并行FIR滤波器结构，可写为Y＝HX，即
其中X，Y分别为L路输入输出矩阵，H是一个准循环行列式矩阵；这种L路并行FIR滤波器需要L2次、长度为的N/L子滤波计算“N为原IIR滤波器长度”，计算次数与并行路数L呈线性关系；
S3：为减少S2.2中L路并行FIR滤波计算对硬件资源的消耗，利用快速FIR算法，将卷积矩阵分解成较为简单的预、后处理的结构，得到对延迟器、乘法器消耗更少的高效并行FIR结构；利用迭代短卷积算法，将卷积分解成几个短卷积的张量，使短卷积的预、后处理矩阵仅仅包含{1，0，-1}，大幅节约计算硬件资源；
S3.1：利用快速FIR算法计算一个M×M(其中M＝mn)卷积时，将其先分解成m×m和n×n卷积，即S2m-1＝PmHmQmXm，S2n-1＝PnHnQnXn；其中，Qm和Qn是预处理矩阵，Pm和Pn是后处理矩阵，Xm和Xn为输入数据矩阵，而Hm＝diag[Pm×[h0，h1，…，hm-1]T]和Hn＝diag[Pn×[h0，h1，…，hn-1]T]是滤波器系数对角阵，[h0，h1，…，hn-1]T[h0，h1，…，hm-1]T表示FIR滤波器系数矢量，它们与迭代短卷积所需乘法器用量关联；
S3.2：基于分裂基算法的快速迭代短卷积算法的可以表示为：
其中，表示张量计算，AM_mn是一个2M-1行(2m-1)(2n-1)列的稀疏重排矩阵；
S3.3：基于S3.2所述迭代短卷积结构，通过矩阵运算处理可以获得快速并行FIR滤波器形式；利用基于迭代短卷积的并行FIR滤波算法可以实现较低的硬件复杂度；对于L(L＝L1L2…Lr)路并行的N(N为原滤波器长度)抽头FIR滤波器，其基于迭代短卷积的并行FIR滤波算法实现为YL＝PTHLQTATXL，其中，
式中：XL＝x(Lk+i)，YL＝y(Lk+i)，(i＝0，1，…，L-1，k＝0，1，…)，P和Q分别为稀疏预处理矩阵和后处理矩阵，和(i＝1，2..r)为张量算子，分别连接校正输入XL和输出YL，Ak(k＝1，2，..L)是一个已知的稀疏重排矩阵，HL是FIR全通校正滤波器系数对角矩阵；由此可得高效率并行多路FIR结构全通校正滤波器；
S3.4基于S3.2所述迭代短卷积结构，短卷积的预、后处理矩阵仅仅包含{1，0，-1}，而且对于任意L路数，其预、后处理矩阵均可由此经张量获得；
S3.5基于S3.4预、后处理矩阵仅仅包含{1，0，-1}，并且非零有效数较少，于是明显地，输入矩阵X与其乘运算可以化为和运算，节省硬件乘法器资源，XAQ的第一列可写为下面的和的形式，
XAQ，1＝sgn(P1，1)P1，1XL+sgn(P1，2)P1，2XL-1+......sgn(PL，1)PL，1X0+......
......+sgn(P2L-2，1)P2L-2，1X-L+2+sgn(P2L-1，1)P2L-1，1X-L+1
其中sgn表示与处理矩阵中该元素的符号位；对于L路并行结构可知XAQ的输出并行列数为滤波器及后处理矩阵均具有类似的和运算特点。
本发明提供了一种用于宽带系统的数字式相位非线性校正装置，包括被校正宽带电路，量化采样模块，数字处理模块，
所述被校正宽带电路为电子系统中易产生非线性失真的模拟器件；
所述量化采样模块为电子系统中常用的模数转换ADC模块，用于对系统接收的模拟信号加以采样数字化，对被校正宽带电路输出的采样数字化；
所述数字处理模块包括并行多路FIR全通校正滤波器构成的相位非线性校正装置，其滤波器系数根据被校正宽带电路相位非线性数据预先计算存入；所述相位非线性校正装置包括：输入数据延时并行处理模块，预处理矩阵模块，2N阶滤波器系数卷积模块，后处理矩阵模块，
宽带系统工作中，模拟输入信号经被校正宽带电路，将由于电路的非线性产生信号失真，其输出响应经量化采样模块完成对模拟信号的采样数字化；后输出的采样数字序列，送入数据处理模块处理，首先对由输入数据延时并行处理模块对串行数字序列做延时并行处理，以2L-1行输出；再经预处理矩阵子模块执行并行FIR滤波算法中的前部分预处理工作，以行输出至2N阶滤波器系数卷积模块做滤波运算，卷积输出数据经后处理矩阵子模块处理，输出L行的校正后数据。
所述输入数据延时并行处理子模块用于：将串行高速的被校正输入序列转换为并行低速的序列，该模块将L路并行数据延时处理为并行的2L-1行输出，形如XL＝[XL-1，XL-2，....X1，X0，X-1，X-2，.....X-L+1]T，即以X0为中心前后L-1个输入；模块可处理的数据是L路，也即校正输入序列被转换为L路并行处理，对计算速度仅为V的硬件，则可支持L*V的数据处理速度。
所述预处理矩阵子模块用于执行并行FIR滤波算法YL＝PTHLQTATXL中的QTATXL部分，预处理矩阵模块输出并行行数为
所述2N阶滤波器系数卷积子模块及后处理矩阵子模块执行并行FIR滤波算法YL＝PTHLQTATXL中的PTHL部分；其中2N阶滤波器系数卷积子模块输出并行行数为后处理矩阵子模块输出L行的校正后数据。
本发明具有以下有益效果：
基于多项式长除法及迭代短卷积算法等手段，将承载校正参数的原并行多路IIR结构全通校正滤波器，以并行多路FIR滤波器结构替代，并在数字逻辑硬件平台上，高效率实现一种用于宽带系统的数字式相位非线性校正装置，改善通信系统通道群时延畸变的影响。
本发明基于快速并行滤波算法(Fast FIR Algorithms，FFAs)，并利用迭代短卷积算法分析(Iterated Short Convolution Algorithm，ISCA)，提出一种并行多路FIR滤波器结构，保证处理带宽的同时，降低校正滤波器对硬件的消耗。对于本发明实施例的96阶全通FIR滤波器实例，传统的32路并行滤波器需要消耗3072个乘法器，而本发明并行滤波器结构消耗的729个乘法器，节约76.3％的乘法器资源。
附图说明
图1是宽带系统相位非线性校正示意；
图2是传统并行IIR数字滤波器示意；；
图3是AM_mn稀疏重排矩阵示意；
图4是基于流水线并行FIR全通滤波结构的相位非线性校正装置的构成示意；
图5为实施例被校正系统群时延特性曲线图；
图6a为实施例全通FIR校正滤波器的群时延响应图；
图6b为理论计算的全通IIR滤波器群时延误差图；
图7为实施例全通FIR校正滤波器的幅频(上)及相频(下)特性图；
图8为滤波器输入(左)输出(右)数据其32路并行时域波形图。
图9为实施例校正后输出群时延图；
具体实施方式
下面结合附图对本发明作进一步详细的描述。
本发明提供了一种用于宽带系统的数字式相位非线性校正方法包括以下步骤：
S1：根据被校正宽带系统的相位非线性特性数据，如群时延，设计一种全通滤波器结构，该结构为IIR(无限长冲激响应)结构，其相位特性在工作频率范围内为被校正宽带系统特性的理想校正值，如图1所示；
S1.1：已知N阶数字全通滤波器的系统群时延τexp(ω)可完全由其分母群延时τD与(ω)与多项式阶数N两个参数决定，即τexp(ω)＝＝N+2τD(ω)；因此，根据被校正系统期望的群时延数据τ(ω)，以及补偿后的常数时延τ0，得到全通校正滤波器的群时延函数τexp(ω)；即τexp(ω)＝τ0-τ(ω)；
S1.2：已知全通校正滤波器的传递函数形式以及根据复倒谱和平稳最小相位序列之间关系，其分母多项式具有最小相位的规则；通过其复倒谱系数计算分母多项式系数a(n)即可得到校正滤波器参数，即式中k＝0，1，..N，经由N点逆傅里叶变换得：为校正滤波器分母序列的复倒谱系数；
S1.3：利用S1.2中分母多项式的系数a(n)，获得全通校正滤波器的传递函数H(z)，其为IIR滤波器结构，如图2所示；
S2：为降低IIR滤波器结构的带来的硬件复杂度，需用FIR滤波器结构获得S1中获得的IIR滤波器参数，由于FIR滤波器结构较为简化，所以以极少的损失代价，可换取本发明校正装置的高效率实现；
S2.1：借助多项式长除法，计算所需FIR结构滤波器的传递函数长度K取2N，N为原IIR滤波器长度；
S2.2：得到L路并行FIR滤波器结构，可写为Y＝HX，即
其中X，Y分别为L路输入输出矩阵，H是一个准循环行列式矩阵；这种L路并行FIR滤波器需要L2次、长度为的N/L子滤波计算“N为原IIR滤波器长度”，计算次数与并行路数L呈线性关系；
S3：为减少S2.2中L路并行FIR滤波计算对硬件资源的消耗，利用快速FIR算法，将卷积矩阵分解成较为简单的预、后处理的结构，得到对延迟器、乘法器消耗更少的高效并行FIR结构；利用迭代短卷积算法，将卷积分解成几个短卷积的张量，使短卷积的预、后处理矩阵仅仅包含{1，0，-1}，大幅节约计算硬件资源；
S3.1：利用快速FIR算法计算一个M×M(其中M＝mn)卷积时，将其先分解成m×m和n×n卷积，即S2m-1＝PmHmQmXm，S2n-1＝PnHnQnXn；其中，Qm和Qn是预处理矩阵，Pm和Pn是后处理矩阵，Xm和Xn为输入数据矩阵，而Hm＝diag[Pm×[h0，h1，…，hm-1]T]和Hn＝diag[Pn×[h0，h1，…，hn-1]T]是滤波器系数对角阵，[h0，h1，…，hn-1]T[h0，h1，…，hm-1]T表示FIR滤波器系数矢量，它们与迭代短卷积所需乘法器用量关联；
S3.2：基于分裂基算法的快速迭代短卷积算法的可以表示为：
其中，表示张量计算，AM_mn是一个2M-1行(2m-1)(2n-1)列的稀疏重排矩阵，如图3可预先计算得到；
S3.3：基于S3.2所述迭代短卷积结构，通过矩阵运算处理可以获得快速并行FIR滤波器形式；利用基于迭代短卷积的并行FIR滤波算法可以实现较低的硬件复杂度；对于L(L＝L1L2…Lr)路并行的N(N为原滤波器长度)抽头FIR滤波器，其基于迭代短卷积的并行FIR滤波算法实现为YL＝PTHLQTATXL，其中，
式中：XL＝x(Lk+i)，YL＝y(Lk+i)，(i＝0，1，…，L-1，k＝0，1，…)，P和Q分别为稀疏预处理矩阵和后处理矩阵，和(i＝1，2..r)为张量算子，分别连接校正输入XL和输出YL，Ak(k＝1，2，..L)是一个已知的稀疏重排矩阵，HL是FIR全通校正滤波器系数对角矩阵；由此，高效率并行多路FIR结构全通校正滤波器如图4所示；
S3.4基于S3.2所述迭代短卷积结构，短卷积的预、后处理矩阵仅仅包含{1，0，-1}，而且对于任意L路数，其预、后处理矩阵均可由此经张量获得，例如L＝8，则或获得，基本算子如图3可预先计算得到；
S3.5基于S3.4预、后处理矩阵仅仅包含{1，0，-1}，并且非零有效数较少，于是明显地，输入矩阵X与其乘运算可以化为和运算，节省硬件乘法器资源，例如图4中XAQ的第一列可写为下面的和的形式，
XAQ，1＝sgn(P1，1)P1，1XL+sgn(P1，2)P1，2XL-1+......sgn(PL，1)PL，1X0+............+sgn(P2L-2，1)P2L-2，1X-L+2+sgn(P2L-1，1)P2L-1，1X-L+1
其中sgn表示与处理矩阵中该元素的符号位；对于L路并行结构由图4可知XAQ的输出并行列数为滤波器及后处理矩阵均具有类似的和运算特点。
设被校正宽带系统带宽为400MHz，已获得其相位非线性失真参数，其群时延特性曲线如图5所示。
根据测得的群时延曲线得到相应的补偿滤波器的群时延曲线，即期望群时延曲线，如图6a所示；由此曲线拟合出期望群时延函数τexp(ω)＝-25ω2+10ω+50.3，再得到分母的群时延函数τD(ω)，其中ω是角频率。
取滤波器阶数N＝47，则此时的分母多项式为
D(z)＝1.0000-3.0352z-1+5.2360z-2-6.6826z-3+7.0495z-4-6.5227z-5+5.5020z-6-4.3440z-7
+3.2749z-8-2.3929z-9+1.7152z-10-1.2172z-11+0.8616z-12-0.6116z-13+0.4372z-14
-0.3156z-15+0.2304z-16-0.1703z-17-0.1274z-18-0.0965z-19+0.0739z-20-0.0571z-21
+0.0446z-22-0.0351z-23+0.0279z-24-0.0222z-25+0.0179z-26-0.0144z-27+0.0117z-28
-0.0095z-29+0.0077z-30-0.0063z-31+0.0051z-32-0.0042z-33+0.0034z-34-0.0028z-35
+0.0023z-36-0.0019z-37+0.0015z-38-0.0012z-39+0.0010z-40-0.0008z-41+0.0006z-42
-0.0005z-43-0.0004z-44-0.0003z-45+0.0002z-46-0.0002z-47
该设计滤波器的群时延响应如图6a所示，与理论计算的全通IIR滤波器群时延比较，其误差如图6b所示，两者误差获得较好收敛；
通过多项式长除法得到所需FIR滤波器的传递函数长度K一般取2N即K＝96，表1为所设计的96阶全通FIR滤波器的系数，图7为该全通FIR校正滤波器的幅频(上)及相频(下)特性。
表1全通FIR校正滤波器系数
1 2 3 4 5 6 7 8 9 10 11 12
-2.0e-4 -3.7e-4 -3.6e-4 -1.4e-4 -5.1e-5 -5.4e-5 -2.2e-5 6.0e-5 -5.7e-5 7.8e-5 -9.0e-5 -1.1e-4
13 14 15 16 17 18 19 20 21 22 23 24
-1.3e-4 1.7e-4 -2.0e-4 2.6e-4 -3.1e-4 3.9e-4 -4.7e-4 6.1e-4 -7.4e-4 9.5e-4 -0.0012 0.0016
25 26 27 28 29 30 31 32 33 34 35 36
-0.0020 0.0026 -0.0034 0.0047 -0.0062 0.0087 -0.0119 0.0170 -0.0239 0.0343 -0.0486 0.0693
37 38 39 40 41 42 43 44 45 46 47 48
-0.0964 0.1318 -0.1708 0.2087 -0.2257 0.2031 -0.1096 -0.0460 0.2229 -0.2739 0.1145 0.2260
49 50 51 52 53 54 55 56 57 58 59 60
-0.2680 -0.0766 0.4634 0.5042 0.2172 0.0134 -0.0341 -0.0235 -0.0098 -0.0044 -0.0021 -0.0016
61 62 63 64 65 66 67 68 69 70 71 72
-9.1e-4 -8.1e-4 -4.7e-4 -4.6e-4 -2.6e-4 -2.7e-4 -1.6e-4 -1.7e-4 -9.4e-4 -1.1e-4 -6.3e-5 -6.9e-5
73 74 75 76 77 78 79 80 81 82 83 84
-4.2e-5 -4.5e-5 -2.8e-5 -2.9e-5 -1.9e-5 -1.9e-5 -1.3e-5 -1.2e-5 -9.5e-6 -6.5e-6 -7.3e-6 -2.6e-6
85 86 87 88 89 90 91 92 93 94 95 96
-6.4e-6 6.6e-7 -6.0e-6 2.2e-6 -3.0e-6 -1.5e-6 5.8e-6 -7.9e-6 7.2e-6 8.9e-6 -1.5e-5 1.9e-5
对于实施例并行路数L＝32可以分解为2×4×4三级：2×2、4×4、4×4组合迭代短卷积。根据前述内容，32路并行的FIR滤波部分可表示为：
其中，XL＝[X31…X1X0z-32X31…z-32X1]，H32＝diag[P×[H0，H1，…，HL-1]T]，Hi(i＝0，1，…，31)是子滤波器，包括hLk+i，(k＝0，1，2…)。P2，P4，Q2，Q4，A可由图3已知，并且可见任意L路数的预/后处理矩阵均可由此组合获得；将所设计出的滤波器系数量化，经处理作为H32矩阵。
最后，以32路并行FIR滤波器结构在可编程逻辑器件FPGA完成硬件设计；将表1滤波器系数存入可编程逻辑FPGA内ROM表中作为逻辑待处理数据；如图8所示，滤波器其32路并行时域波形的输入(左)输出(右)数据。
校正后输出群时延如图9所示；图中经过全通FIR滤波器后的有效带宽内的群时延波动小于0.5ns，群时延波动得到了有效的控制。
另外，本实验所采用的32路并行全通滤波器实现方案，对于N＝96阶滤波器而言，所需乘法器个数可根据以下公式计算：
其中r是所用快速FIR滤波器数量，Li是第i步时FIR滤波器块尺寸，Mi是由第i个快速FIR滤波算法用到的滤波器数量，N是滤波器长度。本文将32路分解为L1＝2，L2＝4，L3＝4，可计算出M＝729，而传统32并行方案所需M＝32×96＝3072，节约了76.3％的乘法器资源。
本发明的方法主要是利用专门设计的测试信号能量频带分布可定制的特点，将被测宽带分为若干相互正交的子带，对被测宽带电路对象施加上述激励，对其输出响应采用相干同步量化技术，利用阈值设定极值搜索计算序列起点并截取，对输出截取序列做全相位离散傅里叶变换，获得被测相位非线性失真特性数据，该方法及其装置易于內建在被测系统原有宽带电路中并快速实施，便于被测宽带系统的通道自检或校正。

Claims (5)

1.一种用于宽带系统的数字式相位非线性校正方法，其特征在于，包括以下步骤：
S1：根据被校正宽带系统的相位非线性特性数据，基于复倒谱和平稳最小相位序列之间的关系，设计一种全通滤波器结构，该结构为IIR“无限长冲激响应”结构，其相位特性在工作频率范围内接近被校正宽带系统特性的理想校正值；
S2：为降低IIR滤波器结构的带来的硬件复杂度，需用FIR滤波器结构获得S1中获得的IIR滤波器参数；
S3：为减少并行FIR滤波计算对硬件资源的消耗，利用快速FIR算法，将卷积矩阵分解成较为简单的预、后处理的结构，得到对延迟器、乘法器消耗更少的高效并行FIR结构；利用迭代短卷积算法，将卷积分解成几个短卷积的张量，使短卷积的预、后处理矩阵仅仅包含{1,0,-1}；
所述的S1还包括以下内容：
S1.1：已知N阶数字全通滤波器的系统群时延τexp(ω)可完全由其分母群延时τD(ω)与多项式阶数N两个参数决定，即τexp(ω)＝＝N+2τD(ω)；因此，根据被校正系统期望的群时延数据τ(ω)，以及补偿后的常数时延τ0，得到全通校正滤波器的群时延函数τexp(ω)；即τexp(ω)＝τ0-τ(ω)，其中N为大于等于1的正整数；
S1.2：已知全通校正滤波器的传递函数形式以及根据复倒谱和平稳最小相位序列之间关系，其分母多项式具有最小相位的规则；通过其复倒谱系数计算分母多项式系数a(n)即可得到校正滤波器参数，即式中k＝0,1,..N，经由N点逆傅里叶变换得：为校正滤波器分母序列的复倒谱系数，其中N为大于等于1的正整数；
S1.3：利用S1.2中分母多项式的系数a(n)，获得全通校正滤波器的传递函数H(z)，其为IIR滤波器结构；
所述的S2还包括以下内容：
S2.1：借助多项式长除法，计算所需FIR结构滤波器的传递函数长度K取2N，N为原IIR滤波器长度；
S2.2：得到L路并行FIR滤波器结构，可写为Y＝HX，即
其中X，Y分别为L路输入输出矩阵，H是一个准循环行列式矩阵；这种L路并行FIR滤波器需要L2次、长度为的N/L子滤波计算“N为原IIR滤波器长度”，计算次数与并行路数L呈线性关系；
所述的S3还包括以下内容：
S3.1：利用快速FIR算法计算一个M×M(其中M＝mn)卷积时，将其先分解成m×m和n×n卷积，即S2m-1＝PmHmQmXm,S2n-1＝PnHnQnXn；其中，Qm和Qn是预处理矩阵，Pm和Pn是后处理矩阵，Xm和Xn为输入数据矩阵，而Hm＝diag[Pm×[h0,h1,…,hm-1]T]和Hn＝diag[Pn×[h0,h1,…,hn-1]T]是滤波器系数对角阵，[h0,h1,…,hn-1]T[h0,h1,…,hm-1]T表示FIR滤波器系数矢量，它们与迭代短卷积所需乘法器用量关联；
S3.2：基于分裂基算法的快速迭代短卷积算法的可以表示为：
其中，表示张量计算，AM_mn是一个2M-1行(2m-1)(2n-1)列的稀疏重排矩阵；
S3.3：基于S3.2所述迭代短卷积结构，通过矩阵运算处理可以获得快速并行FIR滤波器形式；利用基于迭代短卷积的并行FIR滤波算法可以实现较低的硬件复杂度；对于L(L＝L1L2…Lr)路并行的N“N为原滤波器长度”抽头FIR滤波器，其基于迭代短卷积的并行FIR滤波算法实现为YL＝PTHLQTATXL，其中，
式中：XL＝x(Lk+i),YL＝y(Lk+i),(i＝0,1,…,L-1,k＝0,1,…)，P和Q分别为稀疏预处理矩阵和后处理矩阵，和为张量算子，分别连接校正输入XL和输出YL，其中i＝1，2..r；Ak是一个已知的稀疏重排矩阵，k＝1，2，..L；HL是FIR全通校正滤波器系数对角矩阵；由此，高效率并行多路FIR结构全通滤波器；
S3.4基于S3.2所述迭代短卷积结构，短卷积的预、后处理矩阵仅仅包含{1，0，-1}，而且对于任意L路数，其预、后处理矩阵均可由此经张量获得；
S3.5基于S3.4预/后处理矩阵仅仅包含{1，0，-1}，并且非零有效数较少，于是明显地，输入矩阵X与其乘运算可以化为和运算，节省硬件乘法器资源，XAQ的第一列可写为下面的和的形式，
XAQ，1＝sgn(P1，1)P1，1XL+sgn(P1，2)P1，2XL-1+......sgn(PL，1)PL，1X0+............+sgn(P2L-2，1)P2L-2，1X-L+2+sgn(P2L-1，1)P2L-1，1X-L+1
其中sgn表示预处理矩阵 中该元素的符号位；对于L路并行结构可知XAQ的输出并行列数为滤波器及后处理矩阵均具有类似的和运算特点。
2.权利要求1所述一种用于宽带系统的数字式相位非线性校正方法所应用的装置，其特征在于，包括被校正宽带电路，量化采样模块，数字处理模块，
所述被校正宽带电路为电子系统中易产生非线性失真的模拟器件；
所述量化采样模块为电子系统中常用的模数转换ADC模块，用于对系统接收的模拟信号加以采样数字化，对被校正宽带电路输出的采样数字化；
所述数字处理模块包括并行多路FIR全通校正滤波器构成的相位非线性校正装置，其滤波器系数根据被校正宽带电路相位非线性数据预先计算存入；所述相位非线性校正装置包括：输入数据延时并行处理模块，预处理矩阵模块，2N阶滤波器系数卷积模块，后处理矩阵模块，
宽带系统工作中，模拟输入信号经被校正宽带电路，将由于电路的非线性产生信号失真，其输出响应经量化采样模块完成对模拟信号的采样数字化；后输出的采样数字序列，送入数据处理模块处理，首先对由输入数据延时并行处理模块对串行数字序列做延时并行处理，以2L-1行输出；再经预处理矩阵子模块执行并行FIR滤波算法中的前部分预处理工作，以行输出至2N阶滤波器系数卷积模块做滤波运算，卷积输出数据经后处理矩阵子模块处理，输出L行的校正后数据。
3.根据权利要求2所述的一种用于宽带系统的数字式相位非线性校正方法所应用的装置，其特征在于，
所述输入数据延时并行处理子模块用于：将串行高速的被校正输入序列转换为并行低速的序列，该模块将L路并行数据延时处理为并行的2L-1行输出，形如XL＝[XL-1,XL-2,....X1,X0,X-1,X-2,.....X-L+1]T，即以X0为中心前后L-1个输入；模块可处理的数据是L路，也即校正输入序列被转换为L路并行处理，对计算速度仅为V的硬件，则可支持L*V的数据处理速度。
4.根据权利要求2所述的一种用于宽带系统的数字式相位非线性校正方法所应用的装置，其特征在于，
所述预处理矩阵子模块用于执行并行FIR滤波算法YL＝PTHLQTATXL中的QTATXL部分，预处理矩阵模块输出并行行数为
5.根据权利要求2所述的一种用于宽带系统的数字式相位非线性校正方法所应用的装置，其特征在于，
所述2N阶滤波器系数卷积子模块及后处理矩阵子模块执行并行FIR滤波算法YL＝PT HLQT AT XL中的PTHL部分；其中2N阶滤波器系数卷积子模块输出并行行数为后处理矩阵子模块输出L行的校正后数据。
CN201610705748.0A 2016-06-30 2016-08-22 一种用于宽带系统的数字式相位非线性校正方法及装置 Active CN106341102B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201610504502 2016-06-30
CN2016105045027 2016-06-30

Publications (2)

Publication Number Publication Date
CN106341102A CN106341102A (zh) 2017-01-18
CN106341102B true CN106341102B (zh) 2019-02-12

Family

ID=57825095

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610705748.0A Active CN106341102B (zh) 2016-06-30 2016-08-22 一种用于宽带系统的数字式相位非线性校正方法及装置

Country Status (1)

Country Link
CN (1) CN106341102B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108400787B (zh) * 2018-03-07 2021-04-13 中山大学 一种基于bch编码的并行fir滤波器容错方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102624357A (zh) * 2012-03-19 2012-08-01 上海交通大学 一种分数延迟数字滤波器的实现结构
CN104252178A (zh) * 2014-09-12 2014-12-31 西安电子科技大学 一种基于强机动的目标跟踪方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4091047B2 (ja) * 2002-10-31 2008-05-28 深▲川▼市中▲興▼通▲訊▼股▲分▼有限公司 広帯域プリディストーション線形化の方法およびシステム
SG130060A1 (en) * 2005-08-23 2007-03-20 Oki Techno Ct Singapore Pte Improvements in and relating to intermediate frequency receivers
US20070171312A1 (en) * 2005-12-20 2007-07-26 Samsung Electronics Co., Ltd. Frequency converter

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102624357A (zh) * 2012-03-19 2012-08-01 上海交通大学 一种分数延迟数字滤波器的实现结构
CN104252178A (zh) * 2014-09-12 2014-12-31 西安电子科技大学 一种基于强机动的目标跟踪方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"Misalignments Feedforward Transmitter Correction Design for Nonlinear Distortion Cancellation in OFDM Systems";IEEE Vehicular Technology Conference等;《IEEE Vehicular Technology Conference》;20070226;第1页到第5页
"宽带示波器中数字校正方法研究";周浩;《中国优秀硕士学位论文全文数据库·工程科技Ⅱ辑》;20160430;第2016年卷(第4期);C042-737

Also Published As

Publication number Publication date
CN106341102A (zh) 2017-01-18

Similar Documents

Publication Publication Date Title
CN100544203C (zh) 非线性滤波器
Divi et al. Blind calibration of timing skew in time-interleaved analog-to-digital converters
WO2012174842A1 (zh) 非线性系统失真校正装置及方法
CN106341132B (zh) 时间交织采样adc的误差盲校正方法
JP2006129499A (ja) 交互ａｄｃを利用したサンプル・レートの倍加方法およびシステム
CN102668383A (zh) 适用于多种标准，软件定义无线电和/或认知无线电所使用的并行模数转换器的模拟缺陷的校正方法
US10666307B2 (en) Compact model nonlinear compensation of bandlimited receiver systems
CN201947295U (zh) 基于多通道反馈的数字电视发射机基带线性化装置
CN106341102B (zh) 一种用于宽带系统的数字式相位非线性校正方法及装置
CN101615890B (zh) 一种数字预失真处理方法及装置
CN1790916B (zh) 使用滤波器乘积的线性校正器的校准系统
Vogel et al. A review on low-complexity structures and algorithms for the correction of mismatch errors in time-interleaved ADCs
JP2012520033A (ja) 非線形電力増幅器の線形化用方法及び装置
CN107342750B (zh) 适用于多奈奎斯特区的分数延迟优化方法及其实现结构
US10277202B2 (en) Methods and apparatus for efficient linear combiner
CN107659290A (zh) 带宽扩展滤波器及其设计方法
Olkkonen et al. Fractional delay filter based on the B-spline transform
Brugnano et al. Hamiltonian boundary value methods (HBVMs) and their efficient implementation
CN112818526B (zh) 一种非均匀图滤波器组的分布式设计方法
CN102522957A (zh) 一种改善射频功率放大器预失真性能的方法
CN106603177A (zh) 一种信道衰落模型、信道信号的生成方法和模拟装置
Deng High-accuracy phase-compensating system design using successively linearized constraints
Olkkonen et al. Fractional time-shift B-spline filter
Li et al. Calibration for frequency-dependent mismatches in bandpass sampling TIADCs
Yang et al. Noniterative WLS design of digital FIR filters for aliasing errors cancellation in bandwidth interleaving digital-to-analog converter

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant