CN106328521A - 纳米线半导体器件结构及制造方法 - Google Patents

纳米线半导体器件结构及制造方法 Download PDF

Info

Publication number
CN106328521A
CN106328521A CN201511025062.9A CN201511025062A CN106328521A CN 106328521 A CN106328521 A CN 106328521A CN 201511025062 A CN201511025062 A CN 201511025062A CN 106328521 A CN106328521 A CN 106328521A
Authority
CN
China
Prior art keywords
source region
alloy
region
minority carrier
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201511025062.9A
Other languages
English (en)
Other versions
CN106328521B (zh
Inventor
戈本·多恩伯斯
马克·范·达尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN106328521A publication Critical patent/CN106328521A/zh
Application granted granted Critical
Publication of CN106328521B publication Critical patent/CN106328521B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种纳米线包括源极区域、漏极区域和沟道区域。源极区域被修改为减少源极区域内的少数载流子的寿命。在一个实施例中，可以通过注入非晶掺杂物或减少寿命的掺杂物来执行修改。可选地，源极可以利用不同的材料或工艺条件外延生长以减少源极区域内的少数载流子的寿命。本发明还提供了纳米线半导体器件结构及制造方法。

Description

纳米线半导体器件结构及制造方法
技术领域
本发明一般地涉及半导体技术领域，更具体地，涉及半导体器件及其制造方法。
背景技术
晶体管是现代集成电路的关键部件。为了满足增加更快开关速度的需求，晶体管的驱动电流需要越来越高。同时，晶体管的栅极长度持续缩小。缩小的栅极长度导致已知为“短沟道效应”的不期望效应，这会危害栅极对电流的控制。其中，短沟道效应是漏极导致的势垒降低(DIBL)和亚阈值斜率的劣化，这两者均会导致晶体管性能的劣化。
多栅极晶体管架构的使用可以通过提高栅极对沟道的静电控制来帮助缓解短沟道效应。由此开发了鳍式场效应晶体管(FinFET)。为了进一步增加栅极对沟道的控制以及降低短沟道效应，还开发了具有全环栅结构的晶体管，其中各个晶体管还被称为全环栅晶体管。在全环栅晶体管中，栅极电介质和栅电极完全包围沟道区域。该结构实现栅极对沟道的良好控制并降低了短沟道效应。
发明内容
为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种制造半导体器件的方法，所述方法包括：在衬底上方形成纳米线，所述纳米线包括源极、漏极以及位于所述源极和所述漏极之间的沟道；覆盖所述漏极的一部分；以及在覆盖所述漏极的一部分之后，在所述源极中注入减少第一少数载流子寿命的掺杂物。
根据本发明的另一方面，提供了一种制造半导体器件的方法，所述方法包括：在纳米线内形成源极区域、漏极区域和沟道区域；以及修改所述源极区域以减少所述源极区域内的少数载流子寿命。
根据本发明的又一方面，提供了一种半导体器件，包括：纳米线，具有源极区域、漏极区域以及位于所述源极区域和所述漏极区域之间的沟道区域；以及第一掺杂物，位于所述源极区域内，其中，所述第一掺杂物是减少少数载流子寿命的掺杂物并且在所述源极区域和所述漏极区域中具有不同的浓度。
附图说明
当结合附图进行阅读时，根据以下详细的描述来更好地理解本发明的各个方面。注意，根据工业的标准实践，各个部件没有按比例绘制。实际上，为了讨论的清楚，可以任意地增加或减小各个部件的尺寸。
图1A和图1B示出了根据一些实施例的纳米线的形成。
图2A和图2B示出了根据一些实施例的全环栅晶体管的形成。
图3示出了根据一些实施例的将非晶掺杂物注入到源极中。
图4示出了根据一些实施例的源极的退火。
图5示出了根据一些实施例的将限制寿命的掺杂物注入到源极中。
图6示出了根据一些实施例的注入的偏移量。
图7示出了根据一些实施例的注入具有偏移量的第二掺杂物。
图8示出了根据一些实施例的以第一角度注入掺杂物。
图9A和图9B示出了根据一些实例的垂直全环栅。
图10A和图10B示出了根据一些实施例的退火。
图11A和图11B示出了根据一些实施例的垂直全环栅的形成。
图12A和图12B示出了根据一些实施例的第二掺杂物的注入。
图13A和图13B示出了根据一些实施例的第三源极区域的再生长。
图14A和图14B示出了根据一些实施例的与衬底相邻的第三源极区域的生长。
图15A和图15B示出了根据一些实施例的具有与衬底相邻的第三源极区域的VGAA晶体管。
图16A和图16B示出了根据一些实施例的减少纳米线中的少数载流子寿命的测试数据。
具体实施方式
以下公开内容提供了许多不同的用于实施本发明的不同特征的实施例或实例。以下描述部件或配置的具体实例以简化本发明。当然，这些仅仅是实例而不用于限制。例如，在以下的描述中，在第二部件上方或之上形成第一部件可以包括第一部件和第二部件被形成为直接接触的实施例，并且也可以包括可以在第一部件和第二部件之间形成附件部件使得第一部件和第二部分没有直接接触的实施例。此外，本发明可以在各个实例中重复参考标号和/或字母。这些重复是为了简化和清楚，其本身并不表示所讨论的各个实施例和/或结构之间的关系。
此外，为了易于描述，可以使用空间相对术语(诸如“在…下方”、“之下”、“下部”、“上方”、“上部”等)以描述图中所示的一个元件或部件与另一个元件或部件的关系。除图中所示的定向之外，空间相对术语还包括使用或操作中设备的不同定向。装置可以以其他方式定向(旋转90度或处于其他定向)，本文所使用的空间相对描述符可因此进行类似的解释。
现在参照图1A和图1B(图1B是图1A的直角视图)，示出了工艺内的中间结构以形成水平纳米线有源器件200(图1A和图1B中未示出但以下参照图2进行了说明和讨论)。在一个实施例中，通过最初设置衬底101(诸如半导体衬底)来形成水平纳米线有源器件200，其中该衬底例如可以是硅衬底、硅锗衬底、锗衬底、III-V族材料金属或者例如利用高带间隧穿(BTBT)由其他半导体材料形成的衬底。衬底101可以掺杂有p型或n型杂质。在一些实施例中，衬底101是块状衬底。可选地，衬底101可以是绝缘体上半导体(SOI)衬底。
例如，通过各向异性蚀刻形成沟槽103。在一些实施例中，沟槽103可以具有大约8nm和大约40nm之间的第一深度D1(图1B)、大约8nn和大约40nm之间的第一宽度W1以及大约10nm和大约几百纳米之间的第一长度L1(由于进一步的处理，所以在图1B中没有完全示出，而是用虚线示出)。应该理解，通过描述引用的值仅仅是实例，并且可以变为不同的值。
接下来，使用外延步骤在沟槽103内生长第一外延层105。第一外延层105的形成可以包括毯式外延，使得在衬底101的露出表面上生长第一外延层105。第一外延层105最初包括位于沟槽103内的部分和位于沟槽103外的部分。然后执行化学机械抛光(CMP)以去除第一外延层105位于沟槽103外的部分，同时保留第一外延层105位于沟槽103内的部分。因此，第一外延层105的剩余部分的顶部边缘与衬底101的顶面平齐。外延可以是共形的，使得第一外延层105的侧壁部分(位于沟槽103的侧壁上)以及第一外延层105的底部部分具有基本相同的厚度，诸如大约4nm和大约20nm之间。
第一外延层105可以由第一半导体材料形成。在一些实施例中，第一外延层105包括SixGe1-x，其中，x大于0且小于1，并且例如可以在大约0.7和0.9之间。在可选实施例中，第一外延层105是掺有具有第一掺杂浓度的杂质的半导体层。例如，第一外延层105可以是掺有砷、磷、硼、镓、铟、锑、氧、氮或它们的组合的硅层。第一掺杂浓度例如可以在大约1×1015/cm3和大约4×1018/cm3之间。
接下来，使用外延步骤形成第二外延层(在图1A和图1B中未示出但使用标示为107的虚线示出)，接下来进行CMP。所得到的第二外延层107填满了沟槽103的整个剩余部分(没有被第一外延层105填充)，第一外延层105和第二外延层107的顶面与衬底101的顶面平齐。在一个实施例中，第二外延层107由第二材料形成，第二材料不同于第一外延层105的第一半导体材料，第二材料与第一材料具有足够大的差异使得在后续步骤中可以选择性地蚀刻第二外延层107而保留第一外延层105。第二外延层107可以是半导体层。在一些实施例中，例如，当第一外延层105包括SixGe1-x时，第二外延层107可以包括SiYGe1-Y，其中值Y大于0且小于1，并且不同于值X。例如，值Y可以在大约0.4和0.9之间。
在可选实施例中，其中第一外延层105是掺杂有具有第一掺杂浓度的杂质的半导体层，第二外延层107也可以将相同的杂质(或不同的杂质)掺杂至不同于第一掺杂浓度的第二掺杂浓度。例如，第二外延层107可以是掺杂有砷、磷、硼、镓、铟、锑、氧、氮或它们的组合的硅层。第二掺杂浓度例如可以在大约8×1019/cm3和大约8×1018/cm3之间，其中，第二掺杂浓度与第一掺杂浓度的比率可以大于约2、大于约5或大于约10。
一旦形成第一外延层105和第二外延层107，就可以在第一外延层105和第二外延层107上方形成半导体层109。在一个实施例中，可以通过诸如外延的工艺来形成半导体层109。在一些实施例中，半导体层109包括选自硅、锗、硅锗、III-V族化合物半导体材料(诸如砷化铟镓或砷化铟)、它们的组合等的材料。半导体层109还可以包括硅，并且基本不包括锗。半导体层109未被掺杂，但是其可以轻掺杂有n型或p型杂质。在外延之后，可以执行又一CMP以平坦化半导体层109的顶面。在一些实施例中，半导体层109可以具有大约5nm和大约40nm之间的厚度。
一旦形成了半导体层109，就可以形成穿过半导体层109、第二外延层107、第一外延层105和衬底101的沟槽，以将半导体层109图案化为沿着<110>晶体定向进行定向的多条水平纳米线111(纵轴平行于衬底101的主表面)，其中每一条水平纳米线111(在图1A中示出了四个)此时存在于部分第二外延层107、部分第一外延层105和衬底101上。在一个实施例中，可以使用光刻掩模和蚀刻工艺来执行图案化，其中施加第一光刻胶、将该第一光刻胶暴露给图案化的能量源以及将其进行显影。然后，与蚀刻工艺(诸如反应离子蚀刻)一起使用第一光刻胶，以将第一光刻胶的图案转印到下面的层，诸如半导体层109、第二外延层107、第一外延层105和衬底101。然而，可以可选地使用任何适当的图案化工艺。在一些示例性实施例中，水平纳米线111均具有大约10nm和大约60nm之间的第二宽度W2。
除图案化半导体层109之后，蚀刻工艺还在衬底101中形成第二沟槽113。在一个实施例中，与沟槽103相比，第二沟槽113进一步延伸到衬底101中，并且如此具有低于第一外延层105的底面。
一旦第二沟槽113形成在衬底101中，就在第二沟槽1143的底部中填充介电材料以形成绝缘区域115。绝缘区域115可以是浅沟槽隔离(STI)区域，并且可以通过利用介电材料填充或过填充沟槽113，以及使用诸如化学机械抛光的工艺将介电材料平坦化为与半导体层109的顶面齐平来形成该绝缘区域。一旦被平坦化，就可以选择性地蚀刻介电材料以使介电材料凹陷并形成绝缘区域105。在一些实施例中，绝缘区域115的顶面基本与第一外延层105的底面平齐。在可选实施例中，绝缘区域115的顶面基本与第一外延层105的底部的顶面平齐。在又一些可选实施例中，绝缘区域115的顶面可以处于任何层级。
一旦形成了绝缘区域115，就可以选择性地蚀刻掉第二外延层107的剩余部分，并且第一外延层105、衬底101、半导体层109和绝缘区域115不被蚀刻。这种蚀刻工艺释放了半导体层109，使得半导体层109的先前与第二外延层107接触的部分现在被暴露。
在一个实施例中，释放蚀刻可以使用根据第二外延层107、衬底101和半导体层109的材料而选择的蚀刻剂。根据一些实施例，利用第一外延层105和第二外延层107中的硅和锗的不同百分比或者第一外延层105和第二外延层107中的不同掺杂浓度，可以选择适当的蚀刻剂以具有对第二外延层107的充分蚀刻选择性。例如，在第二外延层107包括具有不同锗百分比的SiGe的情况下，可以将NH4OH:H2O2和H2O2、HF:H2O2:CH3COOH或氢氧化四甲胺(TMAH)基溶液用作蚀刻剂。
在一个实施例中，释放的半导体层109具有被露出并且悬浮的中心部分，而该中心部分没有被直接支撑。此外，在中心部分的任一侧上的部分被衬底本身101支撑或者通过第一外延层105的材料支撑。
任选地，例如在含氧环境中所执行热氧化工艺，可以选择性地氧化第一外延层105。根据第一外延层105的组成，由第一外延层105所形成的氧化区域可以包括氧化硅、氧化硅锗等。如果在半导体层109和第一外延层105之间存在成分差异，则第一外延层105的氧化率可以显著大于半导体层109的氧化率。在一个实施例中，氧化率的差异是由于半导体层109和第一外延层105的掺杂浓度的差异。例如，当第一外延层105由SiGe形成时，第一外延层105的氧化率可以为基于硅(不具有锗)的半导体层109的氧化率的7至30倍。第一外延层105可以被完全氧化。作为比较，半导体层109被露出的薄表面层被氧化，并且半导体层109的内部保持不被氧化。
然而，本领域技术人员应该意识到，上述的用于形成水平纳米线的工艺仅仅是一个示例性实例而不限制实施例，该工艺可以认为是“先STI”方法，其中首先制造外延异质堆叠件(例如，SiGe/Si)，然后形成STI，回蚀STI氧化物并且通过SiGe选择蚀刻来释放布线。此外，可以可选地使用任何适当的形成方法，诸如“先STI”或“替换鳍”方法，其中形成STI、用异质堆叠件替换Si鳍的顶部、回蚀STI氧化物并释放线。所有这些工艺均意欲包括在实施例的范围内。
图2A和图2B(其中，图2B是图2A的直角视图)示出了包括栅极电介质201和栅极电介质201上的栅电极203的栅极堆叠件的形成。栅极电介质201和栅电极203的形成可以包括使用共形方法形成毯式栅极介电层、形成毯式栅电极、以及图案化栅极堆叠件。栅极电介质201可以包括薄氧化物层，可以作为上面参照图1A和图1B讨论的任选氧化步骤的结果来形成该栅极电介质。栅极电介质201可以可选地包括高k介电层，其由诸如氧化铪、氧化锆等的高k介电材料形成。还可以在栅极电介质201中使用Hf、Al、La、Lu、Zr、Ti、Ta、Ba、Sr、Pb等的其他氧化物和/或氮化物。栅电极203可以包括Ti、Ta、W、Mo、Ru、Pt、Co、Ni、Pd、Nb或它们的合金或者诸如TiN、TaC或TaN的化合物金属。
如图所示，栅极电介质201环绕悬浮的水平纳米线111，并且栅电极203环绕栅极电介质201。因此，通过栅极电介质201和栅电极203环绕悬浮的水平纳米线111，该悬浮的水平纳米线形成MOSFET的第一沟道区域205，水平纳米线111没有被栅极电介质201和栅电极203环绕的第一侧形成第一源极区域207，以及水平纳米线111没有被栅极电介质201和栅电极203环绕的第二侧(和位于第一沟道区域205的相对侧上)形成漏极区域209。例如，可以通过利用适当的掺杂物注入水平纳米线111的一部分中来形成第一源极区域207和漏极区域209。多条水平纳米线111中的源极可以被互连以形成源极区域，并且多条水平纳米线111中的漏极可以被互连以形成漏极区域。
然而，在形成有水平纳米线111的有源器件(例如，纳米线MOSFET器件)的操作期间，在漏极区域209和第一沟道区域205之间的界面处生成少数载流子(因为它们的尺寸较小，所以在图2A中和图2B中未单独示出)。因为第一沟道区域205由被栅极电介质201环绕的水平纳米线111形成，所以这些少数载流子(在平面晶体管中通常迁移到沟道区域下方的衬底101的体区中)在第一沟道区域205中没有地方可去。如果在第一沟道区域205中保持未被检查，则这些少数载流子会通过放大带间隧穿(BTBT)而对由水平纳米线111所形成的有源器件的性能产生负面影响，从而限制了由水平纳米线111所形成的器件的截止电流。
图3示出了帮助从第一沟道区域205中去除少数载流子的工艺的一个实施例。在一个实施例中，可以通过最初用第一注入掩模301覆盖第一沟道区域205和漏极区域209(在形成栅极电介质201和栅电极203之后)来开始工艺。在一个实施例中，第一注入掩模301可以是首先被涂覆然后被图案化的第二光刻胶，以覆盖第一沟道区域205和漏极区域209同时保持第一源极区域207被暴露。可以通过以下步骤来进行第二光刻胶的图案化：将第二光刻胶暴露于图案化的能源(例如，光)以在第二光刻胶暴露于能量的那些部分中发生化学反应，然后显影第二光刻胶以去除第二光刻胶的不期望部分，从而形成第一注入掩模301。
可选地，第一注入掩模301可以是由诸如氮化硅的介电材料所制成的硬掩模。在该实施例中，最初可以使用沉积工艺(诸如化学汽相沉积、物理汽相沉积等)来沉积介电材料。一旦沉积了介电材料，就可以执行光刻掩模和蚀刻工艺，从而将第三光刻胶(在图3中未单独示出)放置在介电材料上方、暴露于图案化的能量源并进行显影。然后，图案化的第三光刻胶被用作蚀刻工艺(诸如反应离子蚀刻)中的掩模，以将第三光刻胶的图案转印到介电材料并形成第一注入掩模301。
一旦形成第一注入掩模301以覆盖第一沟道区域205和漏极区域209，就执行第一注入(在图3中通过标示为303的箭头表示)以将第一掺杂物(在图3中通过标示为305的X表示)注入到第一源极区域207中。在一个实施例中，第一掺杂物305是起作用的非晶化物质，以将第一源极区域207非晶化，并且例如可以是氩、氪、氙、锗、镓、其他III族、IV族或IV族材料，它们的组合等。可选地，第一掺杂物305可以是非晶化物质，该非晶化物质还与已经存在于第一源极区域207内的掺杂物(诸如铟、砷、它们的组合等)一起用作有效掺杂物。
在一个实施例中，第一注入工艺303可以是诸如离子注入的工艺，从而期望的第一掺杂物305的离子被加速并被引导至第一源极区域207。离子注入工艺可以使用加速器系统来利用大约1KeV至大约40KeV的能量(诸如大约3KeV)来加速第一掺杂物305的离子。在一个实施例中，第一注入工艺303将第一掺杂物305注入到第一源极区域207中以达到大约1019/cm3至大约5×2020/cm3之间的浓度，但是可以可选地使用任何适当的浓度。
图4示出了第一注入掩模301的去除以及在第一注入工艺303注入第一掺杂物305之后可用于再结晶第一源极区域207的第一退火工艺(在图4中通过标示为401的箭头表示)。在第一注入掩模301是第二光刻胶的实施例中，可以使用诸如灰化的工艺来去除第一注入掩模301，从而增加第二光刻胶的温度直到第二光刻胶经受分解且然后容易地被去除为止。然而，可以可选地使用任何适当的去除工艺(诸如蚀刻)以去除第一注入掩模301。
一旦第一注入掩模301被去除，就可以执行第一退火工艺401。在一个实施例中，第一退火工艺401可以是热退火，其中在惰性环境中(例如在熔炉内)加热衬底101。可以在大约300℃和大约1000℃之间(诸如大约400℃)的温度下执行第一退火工艺401，并且该第一退火工艺可以持续大约1s和大约30分钟之间(诸如大约1分钟)的时间。
通过注入第一掺杂物305并且然后执行第一退火工艺401，第一源极区域207首先被非晶化，然后经受非理想的外延再生长。如此，第一源极区域207的材料改进为第一源极区域207内的多晶硅材料，同时第一沟道区域205和第一漏极区域209内的材料保持晶态。在一个实施例中，多晶硅材料的粒度在大约几乎为0(例如，完全非晶)到大约20nm之间，但是该多晶硅材料不大于水平纳米线111的直径。此外，一些第一掺杂物305可以在第一退火工艺401期间向外扩散。
然而，通过将第一源极区域207再结晶为多晶硅材料并生成上述晶界(grain boundary)，可以激发第一源极区域207内的空穴和电子之间的Shockley-Read-Hall复合过程，使得已经存在于第一源极区域207内的少数载流子在第一源极区域207内具有减少的寿命。例如，诸如多晶硅材料的低品质材料(例如，在注入第一掺杂物305和再结晶化之后的第一源极区域207)内的少数载流子的寿命可以比结晶材料(例如，注入第一掺杂物305之前的第一源极区域207)内的少数载流子的寿命低1000倍。如此，第一源极区域207内的少数载流子将随时间具有降低的浓度，因为越来越多的少数载流子经受复合且寿命减少了1000倍，并且这种浓度的降低在第一源极区域207和第一沟道区域205之间生成浓度梯度。如此，在第一沟道区域205和漏极区域209之间的边界处生成的少数载流子将被驱动到第一源极区域207并进入该第一源极区域中，从而从第一沟道区域205中去除该少数载流子。这帮助减少寄生双极效应(放大纳米线内的带间隧穿泄露)并帮助将水平纳米线有源器件200的截止电流降低1000倍。
图5示出了另一实施例，其中代替第一掺杂物305被注入以非晶化第一源极区域207(如上面参照图3所述)，第二掺杂物(在图5中通过标示为501的X表示)被注入到第一源极区域207中以直接减少第一源极区域207内的少数载流子的寿命。在该实施例中，第二掺杂物501是寿命减少杂质，该寿命减少杂质在第一源极区域207的材料(诸如镍、钴、钛、钽、氧、镁、铁、它们的组合等)中创建深俘获状态。
在一个实施例中，可以使用第二注入工艺(图5中由标示为503的箭头表示)来注入第二掺杂物501。在一个实施例中，第二注入工艺503类似于第一注入工艺303(上面参照图3所述)。例如，第二注入工艺503可以是离子注入工艺，从而使用大约1keV和20keV之间(注入大约3keV)的能量来注入第二掺杂物501的期望离子。然而，可以可选地使用任何适当的注入工艺。
第二掺杂物501可以被注入到适当浓度，以减少第一源极区域207内的少数载流子的寿命。如此，虽然精确浓度至少部分地取决于用于第二掺杂物501和第一源极区域207的材料，但在第二掺杂物501是铁且第一源极区域207是硅的实施例中，第二掺杂物501可以具有大于约1013/cm3的浓度。然而，可以可选地使用任何其他适当的浓度，诸如大约1014/cm3至大约1018/cm3之间的浓度。
一旦第二掺杂物501被注入到第一源极区域207中，就可以执行第二退火工艺(在图5中未单独示出)以修复来自第二注入工艺503的任何损伤。在一个实施例中，可以类似于第一退火工艺401(上面参照图4进行讨论)来执行第二退火工艺。例如，以大约300℃和大约1000℃之前的温度(诸如大约400℃)，在大约1秒和大约30分钟之间(诸如大约1分钟)的时间内可以通过将衬底101放置在例如熔炉内来执行第二注入工艺。然而，可以使用任何适当的退火工艺。
通过注入直接减少少数载流子的寿命的第二掺杂物501，第一源极区域207内的少数载流子的复合被增强，从而随时间的推移导致第一源极区域207中的少数载流子的更小浓度。这种降低的少数载流子的浓度用于从第一沟道区域205中去除少数载流子，从而增加总体器件的效率。
图6示出了另一实施例，其中第一掺杂物305被注入到第一源极区域207中。然而，在该实施例中，除栅电极203和漏极区域209之外，第一注入掩模301形成为覆盖第一源极区域207的第一部分601。在一个实施例中，第一部分601与栅电极203和栅极电介质201间隔开的第一偏移量为小于约10nm的第一距离D1。
一旦第一注入掩模301被形成为覆盖第一源极区域207的第一部分601，第一掺杂物305就可以被注入到第一源极区域207中，其中该第一源极区域207没有被第一注入掩模301覆盖。在一个实施例中，可以使用第一注入工艺303(上面参照图3进行讨论)注入第一掺杂物305，然后可以使用第一退火工艺401(上面参照图4进行讨论)对第一源极区域207进行退火。
通过覆盖第一源极区域207的与第一源极区域207和第一沟道区域205的边界具有横向偏移量的第一部分，第一源极区域207可以仍然被再结晶以促进复合并帮助从第一沟道区域205中去除少数载流子。然而，通过该偏移量，第一注入工艺303对第一源极区域207与第一沟道区域205之间的势垒具有较小的影响，从而帮助保持势垒无缺陷。
图7示出了一个实施例，其中代替利用覆盖第一源极区域207的第一部分601的第一注入掩模301将第一掺杂物305注入到第一源极区域207中，在第一部分601被第一注入掩模301覆盖的同时，第二掺杂物501可以被注入到第一源极区域207中。在该实施例中，可以利用第二注入工艺503(上面参照图5所描述的)来注入第二掺杂物501，然后进行退火。
通过覆盖第一源极区域207的与第一源极区域207和第一沟道区域205的边界具有横向偏移量的第一部分，可以仍然注入第二掺杂物501以帮助从第一沟道区域205中去除少数载流子。然而，通过该偏移量，第二注入工艺503对第一源极区域207和第一沟道区域25之间的势垒具有较小的影响，从而帮助保持势垒无缺陷。
此外，虽然上文描述了相互独立地注入第一掺杂物35和第二掺杂物501的实施例，但这些实施例被描述为仅是示例性的而不用于限制实施例。例如，在其他实施例中，第一源极区域207可以注入有第一掺杂物305和第二掺杂物501，然后进行退火来努力减少第一源极区域207内的少数载流子寿命并从第一沟道区域205中去除少数载流子。可以使用注入的任何适当的组合，并且所有这些组合均完全包括在实施例的范围内。
图8示出了又一实施例，其中没有设置覆盖第一沟道区域205和漏极区域209的第一注入掩模301。然而，在该实施例中，间隔件801可以形成为与栅电极203和栅极电介质201相邻。在一个实施例中，间隔件801可以形成为环绕水平纳米线111(通过将栅电极203和栅极电介质201最初图案化为在第一外延层105内具有用于间隔件801的空间)。一旦具有用于间隔件801的空间，就可以通过使用共形沉积工艺(诸如化学汽相沉积或原子层沉积)沉积介电材料(诸如氮化硅)来形成间隔件801。一旦沉积用于间隔件801的材料，就可以使用例如各向异性蚀刻工艺将间隔件801图案化为具有大约4nm和大约20nm之间(诸如大约10nm)的第一厚度T1。
一旦形成间隔件801，就可以以大约30°和大约60°之间(诸如大约45°)的第一角度α1来执行第三注入工艺(在图8中通过标示为803的箭头表示)以注入第一掺杂物305。在一个实施例中，第三注入工艺803可以类似于第一注入工艺303(诸如通过离子注入工艺)。然而，通过以第一角度α1进行注入，第一掺杂物305可以被注入到第一源极区域207内但没有注入到第一沟道区域205中。此外，虽然第一掺杂物305也可以被注入到漏极区域209中，但间隔件801、栅极电介质201和栅电极203将阻挡注入到与漏极区域209和第一沟道区域205之间的界面相邻的区域中。
在具体实施例中，其中间隔件801具有大约10nm的第一厚度T1且第三注入工艺803具有大约45°的第一角度α1，第一掺杂物305可以定位为远离第一源极区域207和第一沟道区域205之间的结大约0nm和大约10nm之间(诸如大约5nm)的第二距离D1。此外，第一掺杂物305可以被注入到漏极区域209中，与漏极区域209和第一沟道区域205之间的界面的第三距离D3在大约20nm和大约40nm之间(诸如大约30nm)。
此外，虽然上文中将第三注入工艺803描述为注入第一掺杂物305，但这仅是示例性的而不用于限制。此外，第三注入工艺803可用于注入第二掺杂物501或者第一掺杂物305和第二掺杂物501的组合。可以使用掺杂物的任何适当的注入，并且所有这些注入均包括在实施例的范围内。
通过以角度注入第一掺杂物305，第一掺杂物305或第二掺杂物501(或二者)可以被注入到第一源极区域207中而没有使用第一注入掩模301。如此，减少的工艺步骤可用于注入步骤，并且可以使用更简单、有效的注入工艺。
一旦如上所述在图1A至图8的实施例中形成了水平纳米线有源器件200，就可以执行任何附加工艺以将水平纳米线有源器件200与其他器件集成以形成例如半导体管芯或其他半导体器件。例如，导电接触件可以形成为与第一源极区域207、第一漏极区域209和栅电极203电连接。此外，介电层和金属化层可以形成在水平纳米线有源器件200上方以将水平纳米线有源器件200与其他无源和/或有源器件(未单独示出)互连。
图9A至图9B(图9B是图9A的直角视图)示出了另一实施例，其利用垂直纳米线911(纵轴垂直于第二衬底901的主面)来代替水平纳米线111，在该实施例中，具有垂直全环栅(VGAA)晶体管900，其具有第二衬底901及沿着<111>结晶定向而定向的垂直纳米线911、第一接触焊盘903、第二栅极电介质902和第二栅电极905。在一个实施例中，第二衬底901包括半导体衬底(例如，Si或SiGe)。在可选实施例中，第二衬底901包括绝缘体上硅(SOI)结构。在一些实施例中，第二衬底901可以包括化合物半导体(包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和锑化铟)、合金半导体(包括SiGe、SiGeSn、GeSn、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和GaInAsP或它们的组合。
在一些实施例中，第二衬底901可以根据设计期望(例如，p型衬底或n型衬底)包括各种掺杂区域(未单独示出)。例如，掺杂区域可以掺杂有p型掺杂物(诸如硼或BF2)、n型掺杂物(诸如磷或砷)和/或它们的组合。掺杂区域可以被配置为用于n型VGAA晶体管，或者可选地配置为用于p型VGAA晶体管。
为了帮助隔离各个掺杂区域，第一隔离区域904可以形成在第二衬底901中。在一个实施例中，可以通过以下步骤来形成第一隔离区域904：最初在第二衬底901上涂覆第四光刻胶(在图9A和图9B中未示出)、然后将其进行图案化、在第四光刻胶中形成开口、然后将其用作掩模以在第二衬底901内形成沟槽。然后可以用介电材料填充沟槽，随后是化学机械抛光(CMP)以形成第一隔离区域904。介电材料可以包括氧化硅。在一些实施例中，还可以使用其他介电材料，诸如氮化硅、氮氧化硅、掺氟硅酸盐玻璃(FSG)或低k介电材料。在一个实施例中，将硅烷(SiH4)和氧气(O2)用作反应前体，可以使用高密度等离子体(HDP)CVD工艺来形成介电材料。在其他实施例中，可以使用亚大气压CVD(SACVD)工艺或高纵横比工艺(HARP)来形成介电材料，其中工艺气体可以包括正硅酸乙酯(TEOS)和臭氧(O3)。在又一实施例中，可以使用旋涂介电材料(SOD)工艺来形成介电材料，诸如氢硅酸盐类(HSQ)或甲基倍半硅氧烷(MSQ)。
在形成第一隔离区域904之后，第五光刻胶(在图9A和图9B中未示出)形成在第二衬底901上并被图案化，在第五光刻胶中形成开口以露出第二衬底901并从第二衬底901中限定用于形成垂直纳米线911的区域。在一个实施例中，露出的第二衬底901被蚀刻以从第二衬底901中形成垂直纳米线911。垂直纳米线911可以形成为具有大约4nm和大约20纳米之间(诸如大约10纳米)的第三宽度W3以及大约10纳米和大约1微米之间(诸如大约70纳米)的第一高度H1。
一旦形成垂直纳米线911，就可以使用诸如灰化的工艺去除第五光刻胶，从而增加第五光刻胶的温度直到第五光刻胶热分解为止。接下来，可以执行清洁以去除第二衬底901的自然氧化物。可以使用稀释氢氟(DHF)酸来执行清洁。
在一些实施例中，通过第四离子注入工艺(在图9A和图9B中未单独示出)在垂直纳米线911的底部形成第二漏极区域912(在图9A和图9B中用垂直纳米线911内的虚线表示)。当GAA晶体管是n型时，第二漏极区域912包括n型掺杂物(诸如磷)，或者当GAA是p型时，第二漏极区域912包括p型掺杂物(诸如硼)。在一些实施例中，通过第三退火工艺对通过第四离子注入工艺形成的第二漏极区域912进行进一步退火，以用于活化。可以在第四离子注入工艺之后立刻执行第三退火工艺或者可以可选地在形成其他掺杂部件之后执行该第三退火工艺以用于整体活化。在一个实施例中，第三退火工艺包括快速热退火(RTA)。在其他实施例中，第三退火工艺可选地包括激光退火、尖峰退火、毫秒退火(MSA)或其他适当的退火技术。
一旦形成第二漏极区域912，就可以形成第一接触焊盘903以提供与第二漏极区域912的电连接。在一个实施例中，第一接触焊盘903由诸如铝的导电材料形成，但是可以可选地使用其他适当材料(诸如铜、钨等)。可以使用诸如CVD或PVD的工艺来形成第一接触焊盘903，但是可以可选地使用其他适当的材料和方法。一旦沉积了用于第一接触焊盘903的材料，就可以例如使用一个或多个光刻掩模和蚀刻工艺来将材料成形为第一接触焊盘903。
一旦形成第一接触焊盘903，就可以形成第二隔离区域906以隔离第二衬底901和随后形成的第二栅电极905。在一个实施例中，第二隔离区域906形成在第一接触焊盘903和第二衬底901上方，并且提供与VGAA晶体管900的各个部件的隔离功能，并且适当地配置VGAA晶体管900的各个部件。在一个实施例中，第二隔离区域906包括诸如氧化硅的介电材料。第二隔离区域906可以可选地包括其他适当的介电材料，诸如氮化硅、氮氧化硅、掺碳氧化硅、掺碳氮化硅或掺碳氮氧化硅。在一些实施例中，介电材料的形成包括使用化学汽相沉积(CVD)、物理汽相沉积(PVD)或旋涂工艺沉积介电材料，执行CMP工艺以去除介电材料位于垂直纳米线911上方的部分，以及将介电材料回蚀到期望高度以帮助限定第二漏极区域912。
一旦形成第二隔离区域906，就形成环绕垂直纳米线911的第二沟道区域914的第二栅极电介质902和第二栅电极905。在一个实施例中，第二栅电极905被形成为环绕垂直纳米线911的第二沟道区域914以及从垂直纳米线911向外延伸以允许与第一栅极接触件1111接触。
在一些实施例中，第二栅极电介质902可以包括氧化硅、氮化硅、氮氧化硅或高k电介质，诸如金属氧化物。可用于高k电介质的金属氧化物的实例包括Li、Be、Mg、Ca、Sr、Sc、Y、Zr、Hf、Al、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu的氧化物以及它们的混合物。在本实施例中，第二栅极电介质902是高k介电层，其具有大约5至30埃的范围内的厚度。可以使用适当的工艺来形成第二栅极电介质902，诸如原子层沉积(ALD)、化学汽相沉积(CVD)、物理汽相沉积(PVD)、热氧化、UV臭氧氧化或它们的组合。第二栅极电介质902可以进一步包括界面层(未示出)以减少垂直纳米线911的第二栅极电介质902和第二沟道区域914之间的损伤。界面层可以包括氧化硅。
一旦形成第二栅极电介质902，就可以形成第二栅电极905。在一个实施例中，可以通过在第二栅极电介质902上方形成金属层(在图9A和图9B中未单独示出)来形成第二栅电极905。在一些实施例中，金属层可以包括单层或多层结构。在本实施例中，金属层可以包括诸如Al、Cu、W、Ti、Ta、TiN、TiAl、TiAlN、TaN、NiSi、CoSi的金属、其他导电材料(具有与衬底材料兼容的功函)或它们的组合。在本实施例中，栅电极层包括大约1纳米和大约20纳米的范围内的均匀厚度。可以使用适当的工艺(诸如ALD、CVD、PVD、镀或它们的组合)来形成金属层。
一旦形成金属层，就可以通过选择性蚀刻图案化金属层以将图9A和图9B所示的第二栅电极905与也由金属层(图9A和图9B中未单独示出)形成的其他栅电极分离。在一个实施例中，通过以下步骤将金属层图案化为形成第二栅电极905：最初施加第六光刻胶(在图9A和图9B中未单独示出)；然后图案化第六光刻胶以露出金属层中期望被去除的部分且覆盖金属层中期望保留的部分。
在图案化第六光刻胶以露出金属层之后，将第六光刻胶用作掩模来蚀刻金属层。在一些实施例中，在大约10℃至大约50℃的温度下，在大约100W至大约1000W的偏置功率和大约1mTorr至大约40mTorr的压力下，将Cl2、HBr、BCl3、NF3、N2、CF4和CH2F2用作蚀刻气体，使用干蚀刻工艺来执行部分地去除金属层的暴露部分。一旦金属层被图案化，就可以使用诸如灰化的工艺去除第六光刻胶。
一旦金属层被图案化以分离第二栅电极905和其他栅电极，就可以图案化金属层以限定垂直纳米线911的第二沟道区域914。在一个实施例中，通过最初在金属层上方形成第三隔离区域908，可以在该方向上图案化金属层。在一个实施例中，第三隔离区域908包括诸如氧化硅的介电材料。第三隔离区域908可以可选地包括其他适当的介电材料，诸如氮化硅、氮氧化硅、掺碳氧化硅、掺碳氮化硅或掺碳氮氧化硅。在一些实施例中，介电材料层的形成包括使用CVD、PVD或旋涂工艺沉积介电材料，执行CMP工艺来去除介电材料位于垂直纳米线911上方的部分以及将介电材料回蚀到期望高度，以帮助限定第二沟道区域914。
一旦形成第三隔离区域908以帮助限定第二沟道区域914，第三隔离区域908就可以用作掩模来帮助从垂直纳米线911上方去除金属层的暴露部分以及形成环绕垂直纳米线911的第二沟道区域914的第二栅电极905。在一些实施例中，在大约10℃至大约50℃的温度下，在大约100W至大约1000W的偏置功率和大约1mTorr至大约40mTorr的压力下，将Cl2、HBr、BCl3、NF3、N2、CF4和CH2F2用作蚀刻气体，使用干蚀刻工艺执行剩余金属层的露出部分的部分去除。
一旦通过第二栅电极905限定第二沟道区域914，就可以在垂直纳米线911的没有被第二栅电极905覆盖的部分中形成第二源极区域916。在一个实施例中，通过第五离子注入工艺在垂直纳米线911的上部形成第二源极区域916。当VGAA晶体管900是n型时，第二源极区域916包括n型掺杂物(诸如磷)，或者当VGAA晶体管900是p型时，第二源极区域916包括p型掺杂物(诸如硼)。在一些实施例中，通过退火工艺对通过第五离子注入所形成的第二源极区域916进行进一步退火以用于活化。在第五离子注入之后执行退火工艺，或者可选地在形成其他掺杂部件之后执行退火工艺以用于整体活化。在一个实施例中，退火工艺包括快速热退火(RTA)。在其他实施例中，退火工艺可选地包括激光退火、尖峰退火、毫秒退火(MSA)或其他适当的退火技术。
在该实施例中，在垂直纳米线911内形成第二源极区域916之后，第一掺杂物305可以被注入到第二源极区域916内以非晶化第二源极区域916。在一个实施例中，可以使用类似于第一注入工艺303的第六注入工艺(在图9A中通过标示为921的箭头表示)注入第一掺杂物305，诸如通过离子注入工艺。此外，第六注入工艺921还可以被调整为帮助限制第二源极区域916的注入并对VGAA晶体管900的多数载流子传输特性具有最小的影响。如此，虽然第六注入工艺921可以取决于垂直纳米线911的第二源极区域916的高度，但在第二源极区域916具有大约20nm的第二高度H2的实施例中，第六注入工艺921可以使用大约1keV和大约5keV之间(诸如大约2keV)的注入能量，但是可以可选地使用任何适当的注入能量。
在一个实施例中，第一掺杂物305可以被注入为大约1019/cm3至大约5×2020/cm3之间(诸如大约1×2020/cm3)的平均浓度(在整个第二源极区域916中)。此外，为了帮助限制到第二源极区域916的注入和减少对VGAA晶体管900的传输的任何影响，可以调整第六注入工艺921，使得第一掺杂物305的峰值浓度(诸如大约2×2020/cm3的浓度)可以位于与第二源极区域916和第二沟道区域914之间的边界相距大约0nm至大约20nm之间的第四距离D4处。然而，可以可选地使用任何适当的浓度。
图10A和图10B(图10B是图10A的直角视图)示出了一旦第一掺杂物305被注入到第二源极区域916中，第四退火工艺1001就可以用于利用第一掺杂物305再结晶第二源极区域916。在一个实施例中，第四退火工艺1001可以类似于第一退火工艺401(上面参照图4进行描述)。例如，可以在大约300℃和大约1000℃之间(诸如大约400℃)的温度下在大约1秒和大约30分钟之间(诸如大约1分钟)的时间段内执行第四退火工艺1001。
通过注入第一掺杂物305然后退火第二源极区域916，第二源极区域916再结晶为多晶硅结构。这种多晶硅结构帮助第二源极区域916内的少数载流子的复合，从而减少了第二源极区域916内的少数载流子的寿命，并且随时间的推移降低第二源极区域916内的少数载流子的浓度。通过第二源极区域916中的少数载流子数量的减少，在第二漏极区域912和第二沟道区域914的结处生成的少数载流子可以被驱动到第二源极区域916并离开第二沟道区域914。第二沟道区域914内少数载流子的减少帮助减小VGAA晶体管900的截止电流。
图11A和图11B(图11B是图11A的直角视图)示出了一旦第二栅电极905和第二源极区域916形成有第一掺杂物305，就可以形成第四隔离区域1101以隔离垂直纳米线911内的第二源极区域916。在一个实施例中，第四隔离区域1101包括诸如氧化硅的介电材料。第四隔离区域1101可以可选地包括其他适当的介电材料，诸如氮化硅、氮氧化硅、掺碳氧化硅、掺碳氮化硅或掺碳氮氧化硅。在一些实施例中，介电材料的形成包括例如使用CVD、PVD或旋涂工艺来沉积介电材料，然后执行CMP工艺以去除介电材料位于垂直纳米线911上方的部分。
一旦形成第四隔离区域1101，第二接触焊盘1103就可以形成为与第二源极区域916电连接。在一个实施例中，形成第二接触焊盘1103以提供垂直纳米线911内的第二源极区域916与例如第一顶部接触件1105之间的电连接。在一个实施例中，第二接触焊盘1103由诸如铝的导电材料形成，但是可以可选地使用其他适当的材料，诸如铜、钨等。可以使用诸如CVD或PVD的工艺来形成第二接触焊盘1103，但是可以可选地使用其他适当的材料和方法。一旦沉积用于第二接触焊盘1103的材料，就可以例如用光刻掩模和蚀刻工艺将该材料成形为第二接触焊盘1103。
在形成第二接触焊盘1103之后，可以形成第五隔离区域1107来帮助隔离第二接触焊盘1103。在一个实施例中，第五隔离区域1107包括诸如氧化硅的介电材料。第五隔离区域1107可以可选地包括其他适当的介电材料，诸如氮化硅、氮氧化硅、掺碳氧化硅、掺碳氮化硅或掺碳氮氧化硅。在一些实施例中，介电材料层的形成包括使用CVD、PVD或旋涂工艺沉积介电材料。如果期望的话，可以使用CMP工艺来平坦化第五隔离区域1107。
一旦形成VGAA晶体管900，就可以形成第一底部接触件1109、第一栅极接触件1111和第一顶部接触件1105，以电连接第二漏极区域912、第二源极区域916和第二栅电极905。在一个实施例中，可以通过以下步骤共同地或独立地形成第一底部接触件1109、第一栅极接触件1111和第一顶部接触件1105：最初施加第七光刻胶、图案化第七光刻胶、然后去除第五隔离区域1107、第四隔离区域1101、第三隔离区域908和第二隔离区域906的部分来形成开口并露出第二接触焊盘1103、第二栅电极905和第一接触焊盘903的部分。
一旦形成开口，就可以用导电材料填充开口。在一个实施例中，导电材料可以是钨，但是可以使用任何适当的材料，并且可以通过最初在开口内形成晶种层、然后使用诸如镀的工艺利用导电材料填充或过填充开口来形成上述的接触件。一旦被填充，例如可以使用化学机械抛光工艺去除位于开口之外的任何过量的导电材料。
图12A和图12B(图12B是图12A的直角视图)示出了另一实施例，其中代替将第一掺杂物305注入到第二源极区域916中，而是注入第二掺杂物501。在该实施例中，可以使用第七注入工艺1201(其类似于第二注入工艺503，诸如作为离子注入工艺)来注入第二掺杂物501。此外，第七注入工艺1201可以被调整以对器件的传输轮廓具有最小影响。在该实施例中，第七注入工艺1201可以以大约1keV和大约20keV之间(诸如大约4keV)的注入能量来注入离子。
在该实施例中，第二掺杂物501可以被注入为大约1014/cm3至大约1018/cm3之间(诸如大约1017/cm3)的平均浓度(在整个第二源极区域916中)。此外，为了帮助减少VGAA晶体管900的传输轮廓，第七注入工艺1201可以被调整，使得第二掺杂物501的峰值浓度(例如，大约2×1017/cm3)可定位在与第二源极区域916和第二沟道区域914之间的界面相距大约0nm和大约20nm之间的第五距离D5处。
此外，一旦第二掺杂物501被注入到第二源极区域916中，就可以执行第二退火工艺(在图12A和图12B中未单独示出)以修复在第七注入工艺1201中发生的任何损伤。在一个实施例中，可以如上面参照图5所描述的来执行第二退火工艺。例如，可以在大约300和大约1000℃之间(诸如大约400℃)的温度下在大约1秒和大约30分钟之间(诸如大约1分钟)的时间段内执行第二退火工艺。然而，可以可选地使用任何适当的退火工艺。
通过注入直接减少第二源极区域916内的少数载流子的寿命的第二掺杂物501，将增强第二源极区域916内的少数载流子的复合。随时间的推移，这种增强会导致第二源极区域916具有更小的少数载流子的浓度。这种少数载流子的降低的浓度将用于从第二沟道区域914中去除少数载流子，从而增加总体器件的效率。
图13A和图13B(图13B是图13A的直角视图)示出了一个实施例，其中代替注入有第一掺杂物305或第二掺杂物501，去除和再生长第二源极区域916的一部分以形成具有第二掺杂物501的第三源极区域1301，而没有与注入工艺结合。在去除之后，第二源极区域916的第二部分1303保留在原处，其中第二部分1303和再生长的第三源极区域1301共同地形成第二源极区域916。在该实施例中，使用诸如湿蚀刻工艺的蚀刻工艺去除第二源极区域916的一部分，从而施加对第二源极区域916的材料(例如，硅)具有选择性的蚀刻剂以去除第二源极区域916。在一个实施例中，可以去除第二源极区域916直到第二部分1303具有使第三源极区域1301与第二沟道区域914偏移大约0nm和大约10nm之间(诸如大约4nm)的第六距离D6，但是第六距离D6的精确尺寸可以被修改为调整VGAA晶体管900的导通电流Ion与截止电流Ioff的比率。
一旦去除了第二源极区域916，就可以例如使用外延生长工艺来外延再生长第三源极区域1301，以利用例如与垂直纳米线911的剩余部分相同的材料来再生长第三源极区域1301。然而，除了再生长第二源极区域916之外，随着第三源极区域1301的生长引入第二掺杂物501。在一个实施例中，外延生长工艺可以使用诸如硅烷(SiH4)或二氯甲硅烷(SiCl2H2)的前体以生长第三源极区域1301的半导体材料(例如，硅)，同时还添加诸如四羰基镍(Ni(CO)4)、二钴八羟基(Co2(CO)8)、四(乙基甲基氨)钛(Ti[N(CH3)C2H5]4)的适当前体以在生长期间结合第二掺杂物501。可以在大约500℃和700℃之间(诸如大约650℃)的温度下执行外延生长。
通过去除第二源极区域916和生长第三源极区域1301，第二掺杂物501可以结合到大约1014/cm3至大约1018/cm3的浓度。如此，第二掺杂物501被结合作为第三源极区域1301的一部分，其中它们可用于增强少数载流子的复合，并且随时间的推移降低第三源极区域1301的少数载流子浓度。如此，第二沟道区域914内的少数载流子可以被驱动到第三源极区域1301中并离开第二沟道区域914而不需要独立的注入工艺。
可选地，代替随着第三源极区域1301生长将第二掺杂物501引入第三源极区域1301或者除将第二掺杂物501引入第三源极区域1301之外，可以利用与垂直纳米线911的剩余部分相同的材料来生长第三源极区域1301，但是使用用于外延生长的次优选条件。通过利用次优选条件形成第三源极区域1301，第三源极区域1301将形成有增加的结晶缺陷，诸如粒度在大约1nm和10nm之间的多晶颗粒或者浓度在大约1015/cm3和大约1018/cm3之间的点缺陷。这种缺陷的增加将增强第三源极区域1301内的少数载流子的复合，并随时间的推移降低第三源极区域内的少数载流子的浓度，从而帮助从第二沟道区域914去除少数载流子。
为了在外延生长工艺期间实现结晶缺陷的增加，可以将一个或多个生长参数修改为次优选条件，在一个实施例中，可以被修改的一个参数为生长温度，其中温度被降低以生成附加的结晶缺陷。例如，可以在大约300℃和大约500℃之间(诸如大约400℃)的温度下外延生长第三源极区域1301。然而，可以可选地使用任何适当的温度以及任何适当的工艺条件，诸如修改前体的流速，这帮助增加结晶缺陷。
在又一实施例中，代替使用如最初在垂直纳米线911中的相同材料(例如，硅)来再生长第三源极区域1301，可以利用相对于剩余垂直纳米线911(例如，第二部分1301)具有大晶格失配(诸如差异大于1％的晶格失配)的材料再生长第三源极区域1301。例如，在第二部分1303是锗的实施例中，可以利用诸如硅的材料(其相对于锗具有>3％的失配)来再生长第三源极区域1301。类似地，在第二部分1303是砷化铟镓(InGaAs)的实施例中，可以利用诸如砷化铟(InAs-其相对于In0.53Ga0.47As具有>3％的失配)的材料再生长第三源极区域1301，并且在第二部分1303是砷化铟的实施例中，可以利用诸如砷化铟镓(其具有>3％的失配)的材料再生长第三源极区域1301。然而，可以可选地使用材料的任何适当组合。
通过利用具有不同晶格常数的材料形成晶格常数失配，可以在与第二源极区域916的第二部分1303相邻的第三源极区域1301中生成大量的位错。例如，在使用具有大晶格失配的材料的实施例中，位错密度可以在大约106/cm3和大约108/cm3之间。这种位错密度的增加也用于增强第三源极区域1301内的少数载流子的复合并降低第三源极区域1301内的少数载流子的寿命，并且帮助从第二沟道区域914中去除少数载流子。
图14A和图14B(图14B是图14A的直角视图)示出了又一实施例，其中垂直纳米线911在底部处(例如，更接近第二衬底901)形成有第三源极区域1301，同时第二漏极区域912形成在垂直纳米线911的顶部处(例如，进一步远离第二衬底901)。在该实施例中，代替图案化第二衬底901以形成垂直纳米线911，而是可以使用衬底901作为用于外延生长工艺的模板来生长垂直纳米线911。
在一个实施例中，可以通过最初在第二衬底901上方放置外延掩模1401,(并且如果期望的话，在第一隔离区域904上方)来形成垂直纳米线911。外延掩模1401例如可以是被放置的第九光刻胶，然后使用图案化光源进行图案化，并且进行显影以形成露出第二衬底901的开口，期望在该开口处形成垂直纳米线911并且还形成垂直纳米线911的期望形状。
一旦形成外延掩模1401并且露出第二衬底901，就可以例如使用外延生长工艺在外延掩模1401内的第二衬底901上生长第三源极区域1301。在一个实施例中，可以使用诸如硅烷(SiH4)或二氯甲硅烷(SiCl2H2)的前体来开始外延生长工艺，这将形成与第二衬底901相同的材料。此外，在一个实施例中，随着在外延掩模1401内生长第三外延区域1301，第二掺杂物501可以被结合到第三源极区域1301中。可以如上面参照图13A和图13B所描述结合第二掺杂物501，但是可以可选地使用结合第二掺杂物501的任何适当的工艺。第三源极区域1301可以形成为大约4nm和大约20nm之间(诸如大约10nm)的第三高度H3。
一旦形成第三源极区域1301，就可以在外延掩模1401内从第三源极区域1301生长垂直纳米线911的剩余部分。在一个实施例中，可以通过保持外延生长工艺但停止引入第二掺杂物501来形成垂直纳米线911的剩余部分。如此，可以在不具有第二掺杂物501的情况下生长垂直纳米线911的剩余部分，并且该垂直纳米线的剩余部分可以被生长以填充或过填充外延掩模1401。如果期望的话，例如使用CMP工艺，可以在外延生长之后平坦化垂直纳米线911，使得垂直纳米线911是平坦的。
可选地，代替将第二掺杂物501结合到第三源极区域1301中，可以使用次优选工艺条件外延生长第三源极区域1301，以在第三源极区域1301的材料内生长附加缺陷。在一个实施例中，次优选工艺条件可以是如上面参照图13A和图13B所述。例如，可以在降低的温度下或其他次优选工艺参数下执行外延生长工艺，以增加第三源极区域1301内的缺陷的数量。
在该实施例中，一旦将第二衬底901用作模板材料生长第三源极区域1301，就可以通过修改生长工艺的工艺参数生长垂直纳米线911的剩余部分。例如，在降低的温度用于生长第三源极区域1301的实施例中，外延生长工艺的温度可以增加到例如650℃以用于生长垂直纳米线911的剩余部分。然而，可以可选地修改任何适当的工艺参数。
在又一实施例中，可以利用与第二衬底901不同的材料生长第三源极区域1301，使得在第二衬底901和第三源极区域1301之间具有大晶格失配。例如，在第二衬底901是锗的实施例中，可以利用诸如硅的材料(其相对于锗具有>3％的失配)生长第三源极区域1301。类似地，在第二衬底901是砷化铟镓(InGaAs)的实施例中，可以利用诸如砷化铟(InAs-其相对于In0.53Ga0.47As具有>3％的失配)的材料生长第三源极区域1301，并且在第二衬底901是砷化铟的实施例中，可以利用诸如砷化铟镓的材料(具有>3％的失配)生长第三源极区域1301。然而，可以可选地使用任何适当的材料组合。通过使用具有大晶格常数失配的不同材料，如上面参照图13A和图13B所述，在与第二衬底901相邻的区域中增加缺陷密度。
在该实施例中，一旦利用与第二衬底901不同的材料生长第三源极区域1301，就可以通过简单地持续外延生长工艺生长垂直纳米线911的剩余部分，以形成具有与第三源极区域1301相同的材料的垂直纳米线911，然而，可以可选地修改任何适当的工艺参数。
在将第二衬底901用作模板生长垂直纳米线911的又一实施例中(未单独示出)，可以邻近第二衬底901生长第二漏极区域912，并且可以如图13A和图13B所示生长第三源极区域1303。在该实施例中，生长垂直纳米线911，并且当期望形成第三源极区域1301时，如上面参照图13A和图13B所述修改生长工艺的参数。例如，在生长工艺期间可以包括第二掺杂物503，沉积参数可以修改为次优选，或者可以改变前体以利用大晶格常数失配生长材料。这种结构看起来类似于图13A和图13B的结构，如此本文中不再重复。
图15A和图15B示出了一旦形成第三源极区域1301和垂直纳米线911的剩余部分，就可以使用垂直纳米线911形成VGAA晶体管900的剩余部分。具体地，第二源极区域916可以由垂直纳米线911的第二部分1303和第三源极区域1301形成，并且可以在垂直纳米线911内形成第二沟道区域914和第二漏极区域912。如上面参照图9A和图9B所述，可以通过一系列或更多的系列的注入形成这些区域。
然而，通过包括第二源极区域916的第二部分1303，第三源极区域1301(具有注入第二掺杂物501的寿命减少特性)与第二沟道区域914偏移量。在一个实施例中，这种偏移量可以是大约0nm和大约10nm之间的第六距离D6。然而，可以可选地使用任何适当的距离。
图15A和图15B还示出了除第二沟道区域914和第二漏极区域912之外可以形成VGAA晶体管900的其他元件。例如，可以如上面参照图9A和图9B以及图10A和图10B所述形成第二栅极电介质902、第二栅电极905、各种隔离区域(例如，第四隔离区域1101等)和其他结构。然而，可以可选地使用任何其他适当的结构。
图16A和图16B示出了来自技术计算机辅助设计的模拟数据，示出了减少源极区域内的少数载流子寿命的效果。在这些图中，通过将少数载流子寿命从10ns(对于高质量晶体材料来说是典型的)变为10ps(对于较差质量的晶体材料来说是典型的)，这可以使截止电流(Ioff_min)降低1000×倍。具体地，图16A示出了模拟化圆柱垂直纳米线的一半，其中模拟化源极1601是砷化铟并且与二氧化硅的模拟化间隔件1603相邻。模拟化垂直纳米线还具有模拟化沟道区域1605和模拟化漏极区域1607，其中，氧化铪的模拟化栅极电介质1609与模拟化沟道区域1605相邻。
图16B示出了用于各种少数载流子寿命的电流与电压的曲线图。在该曲线图中，标示为1621的线示出了10ns的少数载流子寿命，标示为1623的线示出了1ns的少数载流子寿命，标示为1625的线示出了100ps的少数载流子寿命，标示为1627的线示出了10ps的少数载流子寿命。可以看出，当少数载流子寿命从10ns减小为10ps时，器件的最低截止电流降低1000×倍。
鉴于此，通过使用本文中所描述的工艺和结构，可以设计纳米线内形成的器件的源极，使得源极区域内的少数载流子具有减少的少数载流子寿命。这种减少用于去除沟道区域内的少数载流子的浓度，并且降低整体器件的截止电流。如此，可以制造更加高效且使用更少能量的器件。
根据一个实施例，提供了一种制造半导体器件的方法，包括在衬底上方形成纳米线，纳米线包括源极、漏极以及位于源极和漏极之间的沟道。覆盖漏极的一部分，并且在覆盖漏极的一部分之后，在源极中注入减少第一少数载流子寿命的掺杂物。
优选地，在制造半导体器件的方法中，注入减少所述第一少数载流子寿命的掺杂物还包括在所述源极中注入非晶掺杂物。
优选地，制造半导体器件的方法还包括：对所述源极进行退火以将所述源极再结晶为多晶材料。
优选地，在制造半导体器件的方法中，注入减少所述第一少数载流子寿命的掺杂物以非垂直角度注入减少所述第一少数载流子寿命的掺杂物。
优选地，在制造半导体器件的方法中，减少所述第一少数载流子寿命的掺杂物直接减少所述源极内的少数载流子的寿命。
优选地，在制造半导体器件的方法中，所述纳米线具有与所述衬底平行的纵轴。
优选地，在制造半导体器件的方法中，所述纳米线具有与所述衬底垂直的纵轴。根据另一实施例，提供了一种制造半导体器件的方法，包括在纳米线内形成源极区域、漏极区域和沟道区域。修改源极区域以减少源极区域内的少数载流子寿命。
优选地，在制造半导体器件的方法中，修改所述源极区域还包括：在所述源极区域中注入掺杂物。
优选地，在制造半导体器件的方法中，所述掺杂物是非晶掺杂物。
优选地，在制造半导体器件的方法中，所述掺杂物直接减少少数载流子的寿命。
优选地，在制造半导体器件的方法中，所述源极区域包括第一半导体材料，并且修改所述源极区域还包括：去除所述第一半导体材料的一部分；以及生长第二半导体材料以替换所述第一半导体材料。
优选地，在制造半导体器件的方法中，所述第一半导体材料和所述第二半导体材料之间存在晶格失配。
优选地，在制造半导体器件的方法中，所述沟道区域包括第三半导体材料，并且所述第二半导体材料的缺陷密度大于所述第三半导体材料的缺陷密度。
根据又一实施例，提供了一种半导体器件，包括纳米线，纳米线具有源极区域、漏极区域以及位于源极区域和漏极区域之间的沟道区域。第一掺杂物位于源极区域内，第一掺杂物是减少少数载流子寿命的掺杂物并且在源极区域和漏极区域中具有不同的浓度。
优选地，在半导体器件中，所述源极区域包括多晶材料。
优选地，在半导体器件中，所述第一掺杂物直接减少所述源极区域内的少数载流子的寿命。
优选地，在半导体器件中，所述源极区域具有与所述沟道区域不同的晶格常数。
优选地，在半导体器件中，所述第一掺杂物具有与所述沟道区域的偏移量。
优选地，在半导体器件中，所述偏移量小于大约10nm。
上面论述了多个实施例的特征使得本领域技术人员能够更好地理解本发明的各个方面。本领域技术人员应该理解，他们可以容易地以本公开为基础设计或修改用于执行与本文所述实施例相同的目的和/或实现相同优点的其他工艺和结构。本领域技术人员还应该意识到，这些等效结构不背离本发明的精神和范围，并且可以在不背离本发明的精神和范围的情况下做出各种变化、替换和改变。

Claims (10)

1.一种制造半导体器件的方法，所述方法包括：
在衬底上方形成纳米线，所述纳米线包括源极、漏极以及位于所述源极和所述漏极之间的沟道；
覆盖所述漏极的一部分；以及
在覆盖所述漏极的一部分之后，在所述源极中注入减少第一少数载流子寿命的掺杂物。
2.根据权利要求1所述的方法，其中，注入减少所述第一少数载流子寿命的掺杂物还包括在所述源极中注入非晶掺杂物。
3.根据权利要求2所述的方法，还包括：对所述源极进行退火以将所述源极再结晶为多晶材料。
4.根据权利要求1所述的方法，其中，注入减少所述第一少数载流子寿命的掺杂物以非垂直角度注入减少所述第一少数载流子寿命的掺杂物。
5.根据权利要求1所述的方法，其中，减少所述第一少数载流子寿命的掺杂物直接减少所述源极内的少数载流子的寿命。
6.根据权利要求1所述的方法，其中，所述纳米线具有与所述衬底平行的纵轴。
7.根据权利要求1所述的方法，其中，所述纳米线具有与所述衬底垂直的纵轴。
8.一种制造半导体器件的方法，所述方法包括：
在纳米线内形成源极区域、漏极区域和沟道区域；以及
修改所述源极区域以减少所述源极区域内的少数载流子寿命。
9.根据权利要求8所述的方法，其中，修改所述源极区域还包括：在所述源极区域中注入掺杂物。
10.一种半导体器件，包括：
纳米线，具有源极区域、漏极区域以及位于所述源极区域和所述漏极区域之间的沟道区域；以及
第一掺杂物，位于所述源极区域内，其中，所述第一掺杂物是减少少数载流子寿命的掺杂物并且在所述源极区域和所述漏极区域中具有不同的浓度。
CN201511025062.9A 2015-06-30 2015-12-30 纳米线半导体器件结构及制造方法 Active CN106328521B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/755,083 US9871104B2 (en) 2015-06-30 2015-06-30 Nanowire semiconductor device structure and method of manufacturing
US14/755,083 2015-06-30

Publications (2)

Publication Number Publication Date
CN106328521A true CN106328521A (zh) 2017-01-11
CN106328521B CN106328521B (zh) 2020-04-21

Family

ID=57684074

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201511025062.9A Active CN106328521B (zh) 2015-06-30 2015-12-30 纳米线半导体器件结构及制造方法

Country Status (2)

Country Link
US (2) US9871104B2 (zh)
CN (1) CN106328521B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108695382A (zh) * 2017-04-07 2018-10-23 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017111873A1 (en) * 2015-12-26 2017-06-29 Intel Corporation A method to achieve a uniform group iv material layer in an aspect ratio trapping trench
US9722022B2 (en) 2015-12-28 2017-08-01 International Business Machines Corporation Sidewall image transfer nanosheet
KR102574454B1 (ko) 2016-12-16 2023-09-04 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US11031506B2 (en) * 2018-08-31 2021-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor using oxide semiconductor
WO2020053697A1 (ja) 2018-09-13 2020-03-19 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
CN115043409B (zh) * 2021-12-29 2023-06-27 渤海大学 一种Tb3+掺杂SiO2纳米线及纳米晶粒材料和制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5420055A (en) * 1992-01-22 1995-05-30 Kopin Corporation Reduction of parasitic effects in floating body MOSFETs
CN1938861A (zh) * 2004-02-17 2007-03-28 三星电子株式会社 具有多栅结构的半导体器件及其制造方法
US20110133169A1 (en) * 2009-12-04 2011-06-09 International Business Machines Corporation Gate-All-Around Nanowire Tunnel Field Effect Transistors

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6218250B1 (en) * 1999-06-02 2001-04-17 Advanced Micro Devices, Inc. Method and apparatus for minimizing parasitic resistance of semiconductor devices
US6380044B1 (en) * 2000-04-12 2002-04-30 Ultratech Stepper, Inc. High-speed semiconductor transistor and selective absorption process forming same
DE10250611B4 (de) * 2002-10-30 2006-01-26 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung eines Metallsilizidgebietes in einem dotierten Silizium enthaltenden Halbleiterbereich
US7678631B2 (en) * 2006-06-06 2010-03-16 Intel Corporation Formation of strain-inducing films
US7534675B2 (en) * 2007-09-05 2009-05-19 International Business Machiens Corporation Techniques for fabricating nanowire field-effect transistors
JP5271372B2 (ja) * 2011-03-18 2013-08-21 株式会社東芝 半導体装置の製造方法
KR101560112B1 (ko) * 2011-12-20 2015-10-13 인텔 코포레이션 콘택 저항의 감소를 위한 자가-정렬된 콘택 금속화
JP5956809B2 (ja) * 2012-04-09 2016-07-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9177924B2 (en) * 2013-12-18 2015-11-03 Taiwan Semiconductor Manufacturing Company Limited Vertical nanowire transistor for input/output structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5420055A (en) * 1992-01-22 1995-05-30 Kopin Corporation Reduction of parasitic effects in floating body MOSFETs
CN1938861A (zh) * 2004-02-17 2007-03-28 三星电子株式会社 具有多栅结构的半导体器件及其制造方法
US20110133169A1 (en) * 2009-12-04 2011-06-09 International Business Machines Corporation Gate-All-Around Nanowire Tunnel Field Effect Transistors

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108695382A (zh) * 2017-04-07 2018-10-23 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
US10971367B2 (en) 2017-04-07 2021-04-06 Semiconductor Manufacturing International (Shanghai) Corporation Method for fabricating vertical transistor having a silicided bottom

Also Published As

Publication number Publication date
US20180138270A1 (en) 2018-05-17
US20170005168A1 (en) 2017-01-05
CN106328521B (zh) 2020-04-21
US9871104B2 (en) 2018-01-16
US10134841B2 (en) 2018-11-20

Similar Documents

Publication Publication Date Title
US20230352592A1 (en) Fin Field Effect Transistor (FinFET) Device and Method for Forming the Same
CN106328521A (zh) 纳米线半导体器件结构及制造方法
CN105977284B (zh) 用于鳍式场效应晶体管的源极/漏极区及其形成方法
US11721594B2 (en) Dual channel gate all around transistor device and fabrication methods thereof
CN106033757B (zh) 具有抗穿通层的高迁移率器件及其形成方法
KR101348056B1 (ko) 반도체 디바이스의 변형 구조
US9472468B2 (en) Nanowire CMOS structure and formation methods
US9543419B1 (en) FinFET structures and methods of forming the same
CN108231888A (zh) 半导体器件及其制造方法
JP2008041734A (ja) 半導体装置および半導体装置の製造方法
US10580901B2 (en) Stacked series connected VFETs for high voltage applications
CN111834297A (zh) 集成电路器件及用于制作集成电路器件的方法
CN107039514A (zh) Iii‑v族纳米线隧穿fet的方法及结构
US11935793B2 (en) Dual dopant source/drain regions and methods of forming same
KR101690858B1 (ko) 반도체 디바이스 및 방법
TWI759282B (zh) 半導體裝置及製作半導體裝置之方法
CN117203768A (zh) 具有非对称阈值电压的纳米片金属氧化物半导体场效应晶体管
US11616133B2 (en) Fin field-effect transistor device and method
US11810977B2 (en) Semiconductor device with embedded sigma-shaped structure
CN105990410A (zh) 隧穿场效应晶体管及其形成方法
CN103400764B (zh) 双极型晶体管的形成方法
US20230155006A1 (en) Semiconductor Device and Method
US20230260804A1 (en) Manufacturing method for forming semiconductor device
CN210516733U (zh) 竖直型半导体器件
US20230317791A1 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant