CN106324311B - 延迟线路系统、高频采样器、模数转换器和示波器 - Google Patents

延迟线路系统、高频采样器、模数转换器和示波器 Download PDF

Info

Publication number
CN106324311B
CN106324311B CN201510604523.1A CN201510604523A CN106324311B CN 106324311 B CN106324311 B CN 106324311B CN 201510604523 A CN201510604523 A CN 201510604523A CN 106324311 B CN106324311 B CN 106324311B
Authority
CN
China
Prior art keywords
delay line
delay
terminal
high frequency
taps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510604523.1A
Other languages
English (en)
Other versions
CN106324311A (zh
Inventor
奥斯·希德里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohde and Schwarz GmbH and Co KG
Original Assignee
Rohde and Schwarz GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohde and Schwarz GmbH and Co KG filed Critical Rohde and Schwarz GmbH and Co KG
Publication of CN106324311A publication Critical patent/CN106324311A/zh
Application granted granted Critical
Publication of CN106324311B publication Critical patent/CN106324311B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/26—Time-delay networks
    • H03H11/265—Time-delay networks with adjustable delay
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/159—Applications of delay lines not covered by the preceding subgroups
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R13/00—Arrangements for displaying electric variables or waveforms
    • G01R13/02—Arrangements for displaying electric variables or waveforms for displaying measured electric variables in digital form
    • G01R13/0218—Circuits therefor
    • G01R13/0272—Circuits therefor for sampling
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
    • H03M1/1215—Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0624—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开了延迟线路系统、高频采样器、模数转换器和示波器。本发明涉及用于高频信号传输的延迟线路系统，其包括具有第一终端(71)和第二终端(72)的第一延迟线路(7)，模拟输入信号(IN)施加到其第一终端(71)。在该延迟线路系统中获得包括第一终端(81)和第二终端(82)的第二延迟线路(8)，时钟信号(CLK)施加到其第一终端(81)。第一延迟线路(7)和第二延迟线路(8)为抽头延迟线路，并且第一延迟线路(7)上传送的模拟输入信号(IN)在与第二延迟线路(8)上传送的时钟信号(CLK)相反的方向上传送。本发明还涉及包括延迟线路系统的高频采样器。本发明还涉及包括高频采样器的ADC。最后本发明涉及用于测量高频信号的示波器。

Description

延迟线路系统、高频采样器、模数转换器和示波器
技术领域
本发明涉及一种用于高频信号传输的延迟线路系统。本发明还涉及一种包括延迟线路系统的高频采样器。本发明还涉及一种包括高频采样器的模数转换器。最后，本发明涉及一种用于测量高频信号的包括模数转换器的示波器。
背景技术
具有从0赫兹到B赫兹的频率分量的模拟信号的采样频率fs必须高于奈奎斯特(Nyquist)速率fN，以避免混叠效应。这可以由下面的方程式来表示：
fs≥fN＝2·B
因此，模拟输入信号带宽B越高，需要的采样率fs就越高。这就是处理非常高的模拟输入带宽B的应用要求非常高的采样速度的原因，上述应用例如实时示波器(Real-Time-Oscilloscope，简称为RTO)。
参照WO 94/06121 A1，描述了一种高速瞬时采样单元。其中，抽头传输线路用来将输入信号从该传输线路的输入节点传送到输出节点。抽头设置有高速采样门，在高速采样门处施加分布式选通信号。每个采样门获得没有相移的相同的分布式选通信号。因此，在传输线路的每个抽头处，施加相同的选通信号，从而提高采样速度。
图1中示出了用于提高采样速度的另一种方法。其中，示出了用于施加模拟输入信号IN的输入节点，该模拟输入信号IN需要使用所谓的交错采样架构来采样。例如在现有技术文献US 2013/0027234 A1中描述了这种交错采样架构。交错采样架构对于提高采样速度是非常吸引人的。其中单独的模数转换器(analog-to-digital converter，简称为ADC)1'、ADC 1”和ADC 1”'是交错的，如此提高了系统的整体采样速度。因此，每个ADC 1获得不同的采样单元2和不同的数字化单元3，在采样单元2和数字化单元3上设置有采样时钟5。因此，通过并行操作两个或更多个ADC 1获得了提高系统的整体采样速度的时间交错。根据经验，并行操作N个ADC 1使系统采样率提高了近似N倍。
每个ADC 1获得移相单元4，应用移相单元4来延迟用于每个具体的ADC1的具体的采样时钟5。在各自的ADC 1前面的每个采样单元2因此接收具有确定的相移
Figure BDA0000807483690000021
的时钟信号CLK，从而采样单元2采样时刻在时间上等距隔开。因此实现了产生有效时钟信号feff的交错操作。通过使用频率为fclock的时钟信号CLK，有效时钟可以通过下面的等式表示：
feff＝fclock·N
因此，利用这种架构实现了较高的采样速度。
在图2中示出了四倍交错采样器的时钟时序图。采样时钟5被施加到ADC1，并提供样本S0。时钟5'提供通过移相器4'相位偏移了相位
Figure BDA0000807483690000027
的采样时钟，并提供输入信号IN的样本S1。时钟5”提供通过移相器4”相位偏移了相位
Figure BDA0000807483690000025
的采样时钟，并提供输入信号IN的样本S2。时钟5”'提供通过移相器4”'相位偏移了相位
Figure BDA0000807483690000026
的采样时钟，并提供输入信号IN的样本S3。采样时钟5、采样时钟5'、采样时钟5”、采样时钟5”'由具体的移相器4来进行时移，以获得用于输入信号IN的较高的采样率。
时间交错采样架构大大减轻了在给定的技术中的随后的数字化单元3、数字化单元3'、数字化单元3”、数字化单元3”'的功耗及其比较器亚稳态引起的误差。
然而，交错架构的优点并非不会带来缺点。在使交错变为成功的解决方案之前，必须考虑各种限制和注意事项。
一个缺点是带宽限制。图1中所示出的每个采样单元2在单独操作时通常具有高的模拟带宽B。然而，以树形式连接采样单元2将严重地减小在其输入处的整体信号带宽B。带宽减小是由将模拟信号连接到每个采样单元2的输入线路金属配线寄生效应所引起的，这是由于金属配线寄生效应包括特殊的电感、阻抗和/或电容。那些寄生效应引起各种效果。此外，尽管在某一时刻仅一个采样单元2操作，但是由于一直在输入线路处的附加负载，因而采样单元2在它们的输入处的自身的集总寄生效应减小了带宽B。因此，随着交错的采样单元2的数目N增大，带宽B将减小。因此，通常直接连接到模拟输入IN的交错的采样单元2的数目N被限制到4。
另一个缺点是时钟确定性的和随机的相位误差。如果时间交错采样器的采样时刻在时间上不是等距的，则所采样的输入信号在其频谱中将包含以确定的频率出现的误差。此外，模拟输入带宽B越高，由误差采样时刻所产生的误差越大。
输入时钟信号clk必须在物理上被路由到所有的采样单元2。此外，每个采样单元2接收相位调整的输入时钟，该相位调整的输入时钟通过具体的移相单元4、移相单元4'、移相单元4”、移相单元4”'来移相。非常清楚的是，随着交错的采样单元2的数目N变得更高，必须对时钟信号clk使用更长的金属配线。该更长的金属配线将降低时钟信号clk的带宽B，直到该时钟信号clk到达特定的采样单元2。因此，时钟信号clk还需要中间的再缓冲，以维持其信号电平。所有必需的时钟信号再缓冲将不仅在时钟信号中引入随机的误差源，而且将使其相位稳定性变差。这使产生并维持等间隔的采样时刻变得更加困难。
通常通过靠近采样单元2应用本地移相单元4来实现确保每个采样器接收正确的时钟相位。交错的采样单元2的数目N越高，相位校正范围就越大。因此，本地移相单元4的复杂度增大。移相单元4也将会将随机噪声源增加到时钟信号clk并将承受由于温度、制程等造成的相位不稳定性。
另一个缺点是偏移和增益误差。ADC 1输出之间的增益失配和偏移失配是时间交错系统中的重要参数。如果包括特定的采样单元2和对应的数字化单元3的一个信道示出了偏移和增益误差，则数字化信号不仅表示初始输入信号IN，而且还表示在数字域中的不期望的误差。偏移差异和增益失配使信号杂波出现在数字化信号的频谱中。因此，对于交错设计，应当选择具有综合的增益和偏移校正的数字化单元3或者包括允许校正这些失配的外部电路。
发明内容
因此，本发明的目的是提供一种用于模数转换器的交错采样结构，该交错采样结构提高采样速度，而不具有带宽限制以及时钟确定性的和随机的相位误差。
上面所认定的目的和缺点利用本文所描述的专利独立权利要求的主题来解决。在各个从属权利要求中描述有利的实施方式。
根据本发明的第一方面，提供了一种用于高频信号传输的延迟线路系统。该延迟线路系统包括第一延迟线路，所述第一延迟线路包括第一终端和第二终端，其中，模拟输入信号被施加到所述第一延迟线路的第一终端。该系统包括第二延迟线路，所述第二延迟线路包括第一终端和第二终端，其中，时钟信号被施加到所述第二延迟线路的第一终端。所述第一延迟线路和所述第二延迟线路为抽头延迟线路。所述第一延迟线路上传送的模拟输入信号在与所述第二延迟线路上传送的时钟信号相反的方向上传送。
因此，在本发明的延迟线路系统中，模拟输入信号和时钟信号在它们各自的延迟线路中朝向彼此传送。这主要通过在与模拟输入信号相比相反的终端处施加时钟信号来实现。
根据本发明构思，抽头构思和交错方法以有利的方式结合，以获得采样速度提高的协同效果。为了缓解与模拟输入信号和时钟再缓冲有关的带宽限制，现在使用抽头构思。表述“抽头的”与表述“分布的”或“分段的”同义，并且尤其涉及在其延迟元件之间包括抽头的延迟线路。
通过在第一延迟线路的第一终端处施加模拟输入信号并在第二延迟线路的第一终端(在延迟线路系统中布置在相反的端部)处施加时钟信号，在延迟线路系统中模拟输入信号朝向时钟信号传送。在延迟线路系统的每个抽头处，各自延迟的模拟信号可以利用各自延迟的时钟信号来采样。
因此，交错操作通过使用延迟线路的延迟性能并通过使模拟信号和时钟信号在它们各自的抽头延迟线路中朝向彼此传送而以简洁的方式来实现。
在优选的实施方式中，所述第一延迟线路平行于所述第二延迟线路布置，其中，所述第一延迟线路的第一终端布置在与所述第二延迟线路的第一终端相反的端部处。这产生了模拟输入信号相较于时钟信号的反向传送，并产生了本发明构思。
在优选的实施方式中，所述第一延迟线路和所述第二延迟线路均包括相等规格的延迟元件，其中，所述第一延迟线路中的延迟元件的数目等于所述第二延迟线路中的延迟元件的数目。
这样，相较于根据现有技术解决方案的树型信号路由线路，延迟元件允许施加具有更高带宽的模拟输入信号和时钟信号。优选地，延迟元件包括相同的长度、相同的参数和/或相同的材料。对于第一延迟线路和第二延迟线路使用相等数目的延迟元件直接允许交错效果并提供交错抽头构思。
在优选的实施方式中，延迟元件为传输线路的一段，和/或，为布置在延迟线路处的分立元件。这允许容易制造该延迟线路系统，并避免了用于获得交错的高度复杂的金属配线结构。因此，避免了上面所描述的带宽降低和相位误差。
在优选的实施方式中，所述分立元件被构建为包括串联的电感和电容的电路布置，其中所述电容连接到基准电位。
优选地，延迟线路的各自终端与各自的第一抽头之间的延迟元件引起第一传送延迟，该第一传送延迟不同于由两个连续的抽头之间的延迟元件所引起的第二传送延迟。然而，在延迟线路系统中的所有延迟元件的特性阻抗是相同的。有利的是，直接连接到各自延迟线路的各自终端的延迟元件的第一传送延迟彼此是相等的，其中该第一传送延迟可以不同于两个连续的抽头之间的延迟元件的第二传送延迟。不同的传送延迟是由不同的路由方案所引起的。
优选地，所述第一延迟线路和所述第二延迟线路为抽头的，其中抽头布置在各自的延迟线路的两个相邻的分布节段之间。抽头用来将采样单元应用到延迟线路，其中所述第一延迟线路的抽头布置成紧密靠近所述第二延迟线路的抽头。这避免了长的金属配线，并提供了以较高的采样率操作而不具有带宽限制以及时钟误差和相位误差的交错采样单元。
优选地，所述抽头布置成使得所述第一延迟线路的每个抽头对应于所述第二延迟线路的抽头。优选地，在时钟信号线路和模拟输入信号线路的连续的抽头之间使用相同的延迟线路节段，产生了相等时间间隔的采样时刻。
在优选的实施方式中，延迟元件布置在两个相邻的抽头之间，其中优选地，所述第一延迟线路中的延迟元件等同于所述第二延迟线路中的延迟元件。因此，同样的延迟元件被用在延迟线路系统中。这使得输入信号和时钟信号在各自的延迟线路中产生相等的时间延迟。
在优选的实施方式中，在两个延迟线路中，所述抽头均等距离布置。
一种在给定的技术中提高信号带宽的简洁的方式是通过使用抽头延迟线路来采用抽头(分布)构思，该抽头延迟线路在其延迟元件之间包括专用的分布点/抽头。在给定的分立电路中，在其输入处的寄生电容将使其终端节点处的带宽变差。抽头延迟线路的使用通过将电路输入电容吸收到抽头延迟元件的特性参数中来规避这一问题。因此，相比于根据现有技术的树型信号路由线路，分布式延迟线路能够操作高很多的频率。
优选地，抽头延迟线路被构建为传输线路节段和分立元件的混合体和/或完全以分立形式来构建，并且被终止到它们的特性阻抗Z0。线路特性阻抗Z0可以如下计算：
Figure BDA0000807483690000061
其中，电感L为两个相邻的抽头点之间的线路节段的总的电感，C为两个相邻的抽头之间的线路节段电容加上连接到抽头的电路的输入电容的总和。
抽头延迟线路允许传送具有非常高的带宽B的输入信号。线路截止频率ωc可以如下计算：
Figure BDA0000807483690000062
施加到第一终端的电压阶跃沿着抽头延迟线路向下传送，使得阶跃信号连续地出现在每个集总电路输入处。如果结构是周期性的，使得在连续的抽头之间的所有的延迟元件是类似的，则阶跃信号将在连续的抽头点处以相等的延迟出现。传送速率通常为在自由空间中的光速的至少50％，这取决于延迟元件的相等的介电常数值。
另一种量化连续的抽头点处的延迟τ的方式是通过计算下面的公式：
Figure BDA0000807483690000071
其中，电感L为两个相邻的抽头点之间的线路节段的总的电感，C为两个相邻的抽头之间的线路节段电容加上连接到抽头的电路的输入电容的总和。
根据本发明的第二方面，提供了一种高频采样器，该高频采样器包括根据上述方式的延迟线路系统。由于两个延迟线路均为抽头的，因而该采样器为交错采样器。
延迟线路布置成使得第二延迟线路的每个抽头在物理上靠近第一延迟线路的抽头。因此，高频采样器的每个采样单元接收输入信号和时钟信号，而无需另外的金属配线，并且更重要的是，在抽头线路特性中包括采样单元的或在输入线路或线路终端中的时钟信号路径或模拟输入信号路径的任何残留的寄生电容。可以在用于每个抽头上的模拟输入信号和时钟信号的每个采样单元上局部地使用缓冲器。
高频采样器的交错操作是通过使用特定延迟线路的延迟性能并通过模拟输入信号和时钟信号在它们各自的抽头线路中的反向传送而以简洁的方式来实现的。
在优选的实施方式中，所述抽头布置在各自的延迟线路的两个相邻的分布节段之间，其中所述抽头布置成使得所述第一延迟线路的每个抽头对应于所述第二延迟线路的抽头，并且其中所述第一延迟线路的每个抽头和所述第二延迟线路的对应的抽头连接到单独的采样单元。在时钟信号使采样单元有效的情况下，采样单元提供采样输出信号。使采样单元有效和失效是通过时钟信号来实现的，优选地是通过检测时钟信号的上升沿或下降沿来实现的。
在优选的实施方式中，所述时钟信号的时钟周期至少等于在所述第二延迟线路上的两个连续的抽头之间的传送时间与在所述第一延迟线路上的两个连续的抽头之间的传送时间的总和，其中该总和乘以交错因子。这是避免由沿着延迟线路行进的下一个时钟沿所引起的双重采样的最小时钟周期。
针对第一延迟线路和第二延迟线路使用相同类型的延迟元件，以获得各自信号的类似的传送时间。选择类似的延迟元件有利于在物理上将模拟抽头和时钟抽头对齐，用以消除对于每个采样单元的额外的时钟信令或模拟信令。
根据本发明的第三方面，提供了一种模数转换器，该模数转换器包括根据上述方式的高频采样器。
优选地，ADC包括至少为4的交错因子，该交错因子优选为6、更优选为8、甚至更优选为10、最优选为16。由于结合交错方法使用抽头构思大大地降低了延迟线路带宽限制和相位误差，因而可以在交错方法中提供更高数目的采样单元，这有利地产生了更高的采样率。由于寄生电容使终端节点的带宽变差，因而抽头构思通过将电路输入电容吸收到抽头延迟线路的特性参数中而规避了这一问题。
优选地，在ADC的高频采样器中的第一延迟线路的每个抽头和第二延迟线路的对应的抽头连接到单独的采样单元，其中所述采样单元的输出通过数字化单元而被数字化。数字化单元具有量化单元和/或二值化单元，以便提供对应于采样单元的模拟样本的分立信号。
根据本发明的又一方面，提供了用于测量高频信号的示波器，其中该示波器包括输入节点和在该输入节点下游的根据前述方式的ADC，该输入节点用于施加高频模拟输入信号，该ADC用于将模拟输入信号转换成数字输入信号。具有本发明ADC的示波器可以用于超高速采样架构，尤其是在具有操作高达160千兆赫的采样率的采样单元的下一代RTO构思内。
附图说明
在下文中，参照附图描述本发明的示例性实施方式。那些示例性实施方式不限制本发明的范围。除非另有说明，在不同的附图中相同的附图标记表示相同的元件或至少相同的功能的元件。图中：
图1示出根据现有技术的使用交错采样构思的ADC；
图2示出根据图1的ADC的示例性时间信令图；
图3a示出根据本发明的用在交错ADC中的抽头构思的第一示例性实施方式；
图3b示出根据本发明的用在交错ADC中的抽头构思的第二示例性实施方式；
图4示出根据本发明的延迟线路系统的第一示例性实施方式；
图5示出根据本发明的延迟线路系统的第二示例性实施方式；
图6示出根据本发明的延迟线路系统的第三示例性实施方式；
图7示出在延迟线路系统中的输入信号与时钟信号的相反传送方向的发明构思；以及
图8示出本发明的具有四个采样单元的实现方式的示例性时序图。
具体实施方式
已经关于本发明的背景描述了图1和图2。
参照图3a和图3b，更详细地示出了根据本发明的抽头构思。在给定的集总电路中，在其输入节点处的寄生电容将使其终端节点处的带宽变差。抽头构思通过将电路输入电容吸收到抽头延迟线路的特性参数中来规避这一问题。因此，相比于图1中所示的树型信号路由线路，抽头延迟线路7可以在高很多的信号带宽上操作。
在图3a中，示出了根据本发明的用在交错ADC中的抽头构思的第一示例性实施方式。其中，第一延迟线路7包括第一终端71和第二终端72。在第一终端71处，施加模拟输入信号IN。在第二终端72处，连接终端电阻Z0以终止第一延迟线路7。在第一延迟线路7的第二终端72处施加偏置电压Vbias，以便使第一延迟线路7偏置，偏置电压Vbias也可以是接地信号。根据图3a的第一延迟线路7包括5个延迟元件9和延迟元件9a，其中，延迟元件9a连接到延迟线路7的各个终端71和终端72。根据图3a的每个延迟元件9、延迟元件9a被构建为传输线路的一段。每个传输线路节段将模拟输入信号IN的传送延迟到限定的量。
在图3b中示出了根据本发明的用在交错ADC中的抽头构思的第二示例性实施方式，其中，每个延迟元件9和延迟元件9a利用分立元件来构建。每个延迟元件9、延迟元件9a被构建为连接到基准电位GND的电感L和电容C串联连接的电路布置。每个电路布置将模拟输入信号IN的传送延迟到限定的量。
抽头10布置在图3a和图3b中的两个延迟元件9之间。短语“抽头”也被称为短语“分布点”，其中，在图3b的第一延迟线路7中使用4个抽头10。在每个抽头10处，可应用采样单元2(未示出)。
延迟线路7的各自的终端71、终端72与各自的第一抽头10之间的延迟元件9a不必等同于布置在两个抽头10之间的延迟元件9。必要的是，延迟元件9a包括相同的特性阻抗Z0，但延迟元件9a与延迟元件9之间的传送延迟τ可以是不同的。例如，作为延迟元件9a的传输线路9a的长度是作为两个连续的抽头10之间的延迟元件9的传输线路9的长度的一半。
根据图3a和图3b，延迟元件9、延迟元件9a可以被构建为传输线路的一段或分立延迟元件。由于延迟元件9被终止到它们的特性阻抗Z0，因而对于第一延迟线路7可以实现较高的带宽B。线路特性阻抗Z0可以如下计算：
Figure BDA0000807483690000101
抽头延迟线路允许传送具有非常高的带宽B的输入信号。线路截止频率ωc可以如下计算：
Figure BDA0000807483690000102
另一种量化连续的抽头点处的延迟τ的方式是通过计算下面的公式：
Figure BDA0000807483690000103
电感L为两个相邻的抽头10之间的延迟元件9的总的电感。电容C为两个相邻的抽头10之间的所有的延迟元件9电容与连接在抽头10处的集总电路的输入电容的总和。
施加到第一终端71的模拟输入信号IN向下传送到第二终端72，使得输入信号连续地出现在每个集总电路处。它的结构是周期性的，使得所有的在两个连续的抽头10之间的延迟元件9是类似的；时钟信号CLK将随着连续的抽头点10而以相等的延迟τ出现。传送速率通常在自由空间中的光速的50％到60％之间，这取决于延迟元件9的相等的相对介电常数值εr。
延迟元件9和延迟元件9a可以是相等规格的或者可以是彼此不同的。根据优选的实施方式(未示出)，延迟元件9a被构建为传输线路的多个段，其中，两个连续的抽头10之间的延迟元件9被构建为分立元件9，反之亦然。有利的是，两个连续的抽头10之间的每个延迟元件9同样地被构建，以便调整这两个抽头10之间的相同的传送延迟τ。
现在参照图4，示出了根据本发明的延迟线路系统的第一示例性实施方式。其中，第一延迟线路7包括第一终端71和第二终端72。在第一终端71处，施加模拟特性的输入信号IN。第一延迟线路7包括多个延迟元件9，从而成为抽头延迟线路。抽头10布置在两个延迟元件9之间。
延迟线路系统还包括第二延迟线路8。第二延迟线路8包括第一终端81和第二终端82。第二延迟线路8的第一终端81设置有时钟信号CLK。第二延迟线路8的第二终端82被终止在延迟线路阻抗Z0内，并且还利用偏置电压Vbias使第二延迟线路8的第二终端82偏置，偏置电压Vbias也可以是接地信号。
由图4可以得到的是，时钟信号CLK被施加在第二延迟线路8的第一终端81处，相比于第一延迟线路7，第二延迟线路8的第一终端81是相反的端部。
为了缓解与模拟输入信号和时钟再缓冲有关的带宽限制，抽头构思被用在交错方法内。而且，模拟输入信号IN和时钟信号CLK被路由至所有的采样单元2，采样单元2布置在第一延迟线路7与第二延迟线路8之间的对应的抽头10处。延迟元件9在物理上被布置成使得第二延迟线路8的每个抽头10在物理上靠近第一延迟线路7上的抽头10。通过这种方式，每个采样单元2接收模拟输入信号IN和时钟信号CLK，而无需另外的配线。此外，在抽头线路特性中包括采样单元2的时钟信号CLK与模拟输入信号IN中的集总寄生电容。可以在用于每个抽头10上的模拟输入信号IN和时钟信号CLK的每个采样单元2上局部地使用输入缓冲器6。
高频采样器的交错操作是通过使用延迟线路7、延迟线路8的延迟性能并通过使模拟输入信号IN和时钟信号CLK在它们各自的抽头延迟线路7、抽头延迟线路8中朝向彼此传送而以简洁的方式实现的。
通过使用第一延迟线路7和第二延迟线路8的连续的抽头10之间的相同的延迟元件9，获得相等时间间隔的采样时刻。另外，延迟线路抽头10以下面的方式来布置：
如果第二延迟线路8和第一延迟线路7的抽头10被编号成从零到数字N，N+l为每条延迟线路7、延迟线路8上的抽头10的总数，其中零是最靠近第二延迟线路8的第一终端81的抽头10且零也是最靠近第一延迟线路7的第一终端71的抽头10，则第一延迟线路7和第二延迟线路8以如下这种方式布置：第二延迟线路8上的抽头号K对应于第一延迟线路7上的抽头号N-K。
此外，用于第二延迟线路8和第一延迟线路7的延迟元件9以下面的方式标示规格：
在第二延迟线路8上的两个连续的抽头10之间的传送时间τ时钟与在第一延迟线路7上的两个连续的抽头10之间的传送时间τ模拟的总和乘以交错因子(根据图4，该交错因子为N+1)等于时钟周期T时钟，其可以表示成：
T时钟＝(N+1)·(τ时钟+τ模拟)
如果针对第一延迟线路7和第二延迟线路8使用相同类型的延迟元件9，则传送时间τ时钟等于传送时间τ模拟。选择类似的延迟元件9有利于使模拟抽头10与时钟抽头10在物理上对齐，用以消除用于高频采样器的额外的时钟信号配线或模拟信号配线。
在第一延迟线路7和第二延迟线路8之间的每个采样单元2的输出处，可以得到采样单元输出信号S_O，输出信号S_O提供输入信号IN在特定采样时间S上的采样保持值。在本发明构思中，对于使用四个采样单元2的高频采样器，实现了四倍高的采样率fs，从而获得四个不同的采样值S_O。
在图5中，示出了本发明的第二示例性实施方式。此处，在平行布置的延迟线路7、延迟线路8中，模拟输入信号IN和时钟信号CLK也朝向彼此行进。模拟输入信号IN和时钟信号CLK包括彼此类似的抽头延迟元件10。对于第一延迟线路7和第二延迟线路8二者，抽头10均是等间隔的和等距离的。传送时间τ时钟和传送时间τ模拟等于相邻的采样距离除以传送信号的速率。延迟线路7、延迟线路8可以是任何类型的波导，例如微带线波导、带状线波导、共面波导等。
为了简单起见，示出了用于单端信号的延迟元件9，但是本构思在模拟输入信号IN或时钟信号CLK或两者均使用差分信号方案的情况下也是有效的。在这一情况下，例如针对差分微带线延迟线路使用差分延迟元件9。差分信号实际上对应于大多数的实现情况。
抽头延迟线路7、抽头延迟线路8也可以采用集成电路芯片技术来实现，例如通过在芯片微带线延迟线路7、芯片微带线延迟线路8上使用单端信号或差分信号来实现。
在图6中，示出了本发明的第三示例性实施方式。与图5唯一的不同是，采样单元2的数目涉及到四个，导致四个采样单元布置在第一延迟线路7和第二延迟线路8之间。如图7和图8所示，这导致四个抽头10，其中可以在四个抽头10处获得具有特定延迟的模拟输入信号IN。上述情况也适用于第二延迟线路8上的时钟信号CLK和四个抽头10。
图7示出了在延迟线路系统中的输入信号IN和时钟信号CLK的相反传送方向的发明构思。如图7所示，模拟输入信号IN和时钟信号CLK朝向彼此行进。示出了用于模拟输入信号IN和时钟信号CLK的四条不同的波形。它们表示在采样单元2、采样单元2'、采样单元2"和采样单元2'"处的、采样时刻上的信号。
在这一具体的示例中，当时钟信号CLK的上升时钟沿到达对应的采样抽头位置10时，所有的采样单元2执行采样功能。对于从第二延迟线路8的第一终端81进入并沿着第二延迟线路8朝向第二终端82向下传送的每个上升时钟沿，按时间顺序激活/启用采样器2、采样器2'、采样器2”、采样器2”'，其中传送时间的两个连续的采样之间的间隔差τ等于相邻的采样距离(adjacent sampling distance，简称为ASD)除以传送速率，如可以由以下公式表示：
Figure BDA0000807483690000141
应当注意的是，在时钟周期T时钟的前半个周期期间，所有的采样单元2应当优选地执行采样功能。此外，应当注意的是，在模拟输入信号IN上获得的样本对应于采样距离2τ。这是由于以下事实：模拟输入信号IN和时钟信号CLK朝向彼此行进。
在时钟周期T时钟的后半个周期期间，没有采样发生。在这一时期期间，模拟输入信号IN在其抽头延迟线路7上进一步传送并沿着第一延迟线路7向下前进，从而当下一个上升时钟沿到达抽头号0时，在样本号0处获得的样本对应于距所获得的上一个样本(即样本号3)2·τ距离的模拟输入信号IN上的模拟值。
在图8中，示出了采样输出S_Ol、采样输出S_O2、采样输出S_O3和采样输出S_O4，以指示对它们中的每一者进行采样的时刻。也要注意的是，样本号0(在采样点S0处)对应于在模拟输入信号IN上的样本号3(在采样点S3处)之后的2·τ，因此，对于连续的时钟沿，所有的采样器以交错模式操作。
在本发明中，时钟确定性的和随机的相位误差显著减小，这是由于不需要显著相位调整时钟。在每个采样器上的时钟相位调整是时钟稳定性误差的成熟源，并能够利用本发明构思来避免。
本文所描述的、示出的和/或要求保护的所有实施方式的所有特征可以彼此结合。
尽管上文描述了本发明的各种实施方式，但应当理解的是，这些实施方式是仅以示例方式而非以限制方式提出的。根据本文公开内容，可以对所公开的实施方式进行多种改变，而不脱离本发明的精神或范围。因此，本发明的范围的广度不应当由上面所描述的任何实施方式来限制。而是本发明的范围应当根据所附的权利要求及其等效物来限定。
虽然已经相对于一个或多个实现方式示出并描述了本发明，但是对于本领域的技术人员来说，在阅读并理解本说明书和附图之后，将进行等效的变型和修改。另外，尽管可能相对于一些实现方式中的仅一个实现方式公开了本发明的特定特征，但是该特征可以根据需要而与其它实现方式的一个或多个其它特征结合，并将有利于任何给定应用或特定应用。

Claims (13)

1.一种高频采样器，包括延迟线路系统，所述延迟线路系统包括：
第一延迟线路(7)，所述第一延迟线路(7)包括第一终端(71)和第二终端(72)，其中，模拟输入信号被施加到所述第一延迟线路(7)的第一终端(71)；
第二延迟线路(8)，所述第二延迟线路(8)包括第一终端(81)和第二终端(82)，其中，时钟信号被施加到所述第二延迟线路(8)的第一终端(81)；
其中，所述第一延迟线路(7)和所述第二延迟线路(8)为抽头延迟线路；其中，所述第一延迟线路(7)上传送的所述模拟输入信号在与所述第二延迟线路(8)上传送的所述时钟信号相反的方向上传送；以及
其中，所述第一延迟线路(7)的每个抽头(10)和所述第二延迟线路(8)的对应的抽头(10)连接到单独的采样单元(2)，其中，所述抽头(10)布置在各自的所述第一延迟线路和所述第二延迟线路的两个相邻的分布节段之间，并且所述抽头(10)布置成使得所述第一延迟线路(7)的每个抽头(10)对应于所述第二延迟线路(8)的抽头(10)。
2.根据权利要求1所述的高频采样器，其中，所述第一延迟线路(7)平行于所述第二延迟线路(8)布置，并且其中，所述第一延迟线路(7)的所述第一终端(71)布置在与所述第二延迟线路(8)的所述第一终端(81)相反的端部处。
3.根据权利要求1或2所述的高频采样器，其中，所述第一延迟线路(7)和所述第二延迟线路(8)均包括相等规格的延迟元件(9)，其中，所述第一延迟线路(7)中的延迟元件(9)的数目等于所述第二延迟线路(8)中的延迟元件(9)的数目。
4.根据权利要求3所述的高频采样器，其中，每个延迟元件(9)为传输线路的一段，和/或，利用布置在所述第一延迟线路和所述第二延迟线路处的分立元件来构建。
5.根据权利要求4所述的高频采样器，其中，分立元件被构建为包括电感和电容的电路布置，其中，所述电容连接到基准电位。
6.根据权利要求1所述的高频采样器，其中，所述第一延迟线路(7)的抽头(10)布置成紧密靠近所述第二延迟线路(8)的抽头(10)。
7.根据权利要求1或6所述的高频采样器，其中，在两个相邻的抽头(10)之间布置有延迟元件(9)，其中，所述第一延迟线路(7)中的所述延迟元件(9)等同于所述第二延迟线路(8)中的所述延迟元件(9)。
8.根据权利要求1或6所述的高频采样器，其中，所述抽头(10)等距离布置在所述第一延迟线路和所述第二延迟线路中。
9.根据权利要求1所述的高频采样器，其中，所述高频采样器为交错采样器。
10.根据权利要求9所述的高频采样器，其中，所述时钟信号的时钟周期至少等于在所述第二延迟线路(8)上的两个连续的抽头(10)之间的传送时间与在所述第一延迟线路(7)上的两个连续的抽头(10)之间的传送时间的总和乘以交错因子。
11.一种模数转换器，包括根据权利要求1至10中任一项所述的高频采样器。
12.根据权利要求11所述的模数转换器，其中，所述采样单元(2)的输出通过数字化单元(3)而被数字化。
13.一种用于测量高频信号的示波器，所述示波器包括：
输入节点，所述输入节点用于施加高频模拟输入信号，以及
在所述输入节点的下游的根据权利要求11或12所述的模数转换器，所述模数转换器用于将所述模拟输入信号转换成数字输入信号。
CN201510604523.1A 2015-07-03 2015-09-21 延迟线路系统、高频采样器、模数转换器和示波器 Active CN106324311B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP15175221.9A EP3113367A1 (en) 2015-07-03 2015-07-03 Delay line system, high frequency sampler, analog-to-digital converter and oscilloscope
EP15175221.9 2015-07-03

Publications (2)

Publication Number Publication Date
CN106324311A CN106324311A (zh) 2017-01-11
CN106324311B true CN106324311B (zh) 2020-10-16

Family

ID=53510767

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510604523.1A Active CN106324311B (zh) 2015-07-03 2015-09-21 延迟线路系统、高频采样器、模数转换器和示波器

Country Status (3)

Country Link
US (1) US9800228B2 (zh)
EP (1) EP3113367A1 (zh)
CN (1) CN106324311B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9955260B2 (en) * 2016-05-25 2018-04-24 Harman International Industries, Incorporated Asymmetrical passive group delay beamforming
US10766437B2 (en) * 2017-12-14 2020-09-08 Volkswagen Ag Electric vehicle safety system and methods
US10608851B2 (en) 2018-02-14 2020-03-31 Analog Devices Global Unlimited Company Continuous-time sampler circuits
US10955441B2 (en) 2018-03-08 2021-03-23 Rohde & Schwarz Gmbh & Co. Kg Measurement system and method for operating a measurement system
US11025264B2 (en) 2019-01-24 2021-06-01 Analog Devices, Inc. Distributed ADC for enhanced bandwidth and dynamic range
WO2021024343A1 (ja) * 2019-08-05 2021-02-11 日本電信電話株式会社 サンプリング回路
JP2021044638A (ja) * 2019-09-09 2021-03-18 株式会社東芝 電子回路
WO2021205531A1 (ja) * 2020-04-07 2021-10-14 日本電信電話株式会社 トラック・アンド・ホールド回路
WO2022113269A1 (ja) * 2020-11-27 2022-06-02 日本電信電話株式会社 タイムインターリーブ型ａｄｃ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0220802A2 (en) * 1985-10-18 1987-05-06 Nortel Networks Corporation Serial-to-parallel converter for high-speed bit streams
US5471162A (en) * 1992-09-08 1995-11-28 The Regents Of The University Of California High speed transient sampler
EP2555434A1 (en) * 2010-03-26 2013-02-06 Nec Corporation Time-interleaved method a/d conversion device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3617763A (en) * 1970-08-28 1971-11-02 Gen Electric Delay line circuit for sequentially flashing photoflash lamps
US7084716B2 (en) 2001-04-10 2006-08-01 Picosecond Pulse Labs Ultrafast sampler with coaxial transition
US7446693B1 (en) * 2007-05-18 2008-11-04 M/A-Com, Inc. Phase domain analog to digital converter
US8626000B2 (en) * 2011-02-01 2014-01-07 Nec Corporation Coherent optical receiver, apparatus and method for detecting inter-channel skew in coherent optical receiver
US9106207B2 (en) * 2012-12-10 2015-08-11 Avago Technologies General Ip (Singapore) Pte. Ltd. Switching power amplifier system for multi-path signal interleaving

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0220802A2 (en) * 1985-10-18 1987-05-06 Nortel Networks Corporation Serial-to-parallel converter for high-speed bit streams
US5471162A (en) * 1992-09-08 1995-11-28 The Regents Of The University Of California High speed transient sampler
EP2555434A1 (en) * 2010-03-26 2013-02-06 Nec Corporation Time-interleaved method a/d conversion device

Also Published As

Publication number Publication date
US9800228B2 (en) 2017-10-24
US20170005640A1 (en) 2017-01-05
EP3113367A1 (en) 2017-01-04
CN106324311A (zh) 2017-01-11

Similar Documents

Publication Publication Date Title
CN106324311B (zh) 延迟线路系统、高频采样器、模数转换器和示波器
JP5660194B2 (ja) 電流モード回路
US8330632B2 (en) Self-healing analog-to-digital converters with background calibration
Razavi Design considerations for interleaved ADCs
US9118346B2 (en) Complementary switches in current switching digital to analog converters
EP2191476A1 (en) A signal sampling circuit
JP2016213827A (ja) Ａ／ｄ変換器
Wang et al. A 1.2 V 1.0-GS/s 8-bit voltage-buffer-free folding and interpolating ADC
CN101594148B (zh) 一种电流内插结构的Flash ADC
JP3844130B2 (ja) アナログ・ディジタル変換器
CN112511160A (zh) 高速adc误差校准电路
Zhao et al. A 25-GS/s 6-bit time-interleaved SAR ADC with design-for-test memory in 40-nm low-leakage CMOS
Jaya et al. A 40 nm CMOS T/H-less flash-like stroboscopic ADC with 23dB THD and> 50 GHz effective resolution bandwidth
Weiss Ultra-Wideband Multi-Phase Clock Generation for 200+ GS/s Time Interleaved ADCs
Zhang et al. Generalized asynchronous time interleaved (G-ATI) sampling structure for ultra-wideband signal
Chouksey et al. Design and Implementation of 7-bit Pipeline Analog to Digital Converter
Pelgrom Flash Analog-to-Digital Conversion
Yonar High Speed ADCs for Wireline Data Communications
Cho et al. A 6-bit 2.5 GSample/s Flash ADC using Immanent C2MOS Comparator in 0.18 um CMOS
Wang et al. Digital encoding calibrated unit used in 8 bit 1 GS/s folding and interpolating ADC
JP2017158043A (ja) タイムインターリーブａ／ｄ変換装置
Hao et al. A 500MSPS 8-bit ADC Card based on Time-interleaving Technique
Wu et al. An 8-Bit 1.72-Gsample/s Two Channel TimeInterleaved Analog-to-Digital Converter Based on PCB Circuit Board
Louwsma et al. Implementation of a High-speed Time-interleaved ADC

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant