CN106298869B - 一种功率半导体器件及其制造方法 - Google Patents

一种功率半导体器件及其制造方法 Download PDF

Info

Publication number
CN106298869B
CN106298869B CN201510300081.1A CN201510300081A CN106298869B CN 106298869 B CN106298869 B CN 106298869B CN 201510300081 A CN201510300081 A CN 201510300081A CN 106298869 B CN106298869 B CN 106298869B
Authority
CN
China
Prior art keywords
region
metal layer
cut
ring
dicing lane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510300081.1A
Other languages
English (en)
Other versions
CN106298869A (zh
Inventor
马万里
闻正锋
赵文魁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Founder Microelectronics Co Ltd
Original Assignee
Peking University Founder Group Co Ltd
Shenzhen Founder Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University Founder Group Co Ltd, Shenzhen Founder Microelectronics Co Ltd filed Critical Peking University Founder Group Co Ltd
Priority to CN201510300081.1A priority Critical patent/CN106298869B/zh
Publication of CN106298869A publication Critical patent/CN106298869A/zh
Application granted granted Critical
Publication of CN106298869B publication Critical patent/CN106298869B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)

Abstract

本发明涉及一种功率半导体器件及其制造方法，该功率半导体器件包括划片道区与多个芯片区，划片道区用于分隔多个芯片区，每个芯片区包括截止环区，截止环区邻接划片道区，截止环区上覆盖有金属层，金属层的一部分设置在划片道区上。本发明打破不在划片道内设置金属的传统做法，将靠近划片道区侧的截止环区域的金属层放置到划片道内，节省了截止环区的面积，进而减小了半导体功率器件的面积，降低了成本。

Description

一种功率半导体器件及其制造方法
技术领域
本发明涉及功率半导体制造工艺，具体涉及一种功率半导体器件及制造方法。
背景技术
功率半导体器件包括垂直双扩散金属氧化物半导体(VDMOS)、快速恢复二极管(FRD)、肖特基二极管、瞬变电压抑制二极管(TVS)等。为了降低成本，在保证电流驱动能力和击穿电压足够的情况下，希望功率半导体器件尺寸尽量小，这样可以在该器件上集成更多的芯片。
如图1所示，在版图布局(Layout Frame)中，半导体分为芯片区和划片道区。芯片区就是芯片占用的区域，是真正有用的部分；划片道区是在芯片加工完成后，用于将功率半导体器件切割成一个个的芯片区。划片道区有时也会放上监控生产工艺的测试器件，生产完成后，这些器件将不再发挥作用。由于现有技术中，有划片道内不设置金属层的传统，从而使得不再发挥作用的器件占据了半导体器件的宝贵面积。
发明内容
针对现有技术中的缺陷，本发明提供一种功率半导体器件及制造方法，达到缩小芯片区面积，进而减小半导体功率器件面积的目的。
第一方面，本发明提供了一种功率半导体器件，包括划片道区与多个芯片区，所述划片道区用于分隔所述多个芯片区，其中，
每个所述芯片区包括截止环区，所述截止环区邻接所述划片道区，所述截止环区上覆盖有金属层，所述金属层的一部分设置在所述划片道区上。
可选地，每个所述芯片区还包括元胞区、分压环区，所述分压环区设置为环绕所述元胞区，所述截止环区设置为环绕所述分压环区。
可选地，所述截止环区包括设置在基底中的截止环离子注入区和设置在基底上的介电层，
所述金属层通过贯穿所述介电层的接触孔与所述截止环离子注入区电连接。
可选地，所述划片道区的基底上也设置有介电层，所述金属层覆盖在所述截止环区和所述划片道区彼此邻接的介电层部分上。
可选地，所述金属层呈环带状，在所述接触孔一侧的宽度均大于其厚度的1.5倍。
可选地，所述截止环离子注入区为N型重参杂离子注入形成。
可选地，每个所述芯片区的金属层不与其他所述芯片区的金属层电接触。
第一方面，本发明提供了一种功率半导体器件的制造方法，该功率半导体器件包括划片道区与多个芯片区，所述划片道区用于分隔所述多个芯片区，包括：
在用湿法工艺制作每个所述芯片区的覆盖截止环区的金属层时，在所述划片道区与每个所述芯片区邻接的区域上保留金属层。
由上述技术方案可知，本发明通过将靠近划片道区一侧的截止环区域的金属层放置在划片道区，从而节省了截止环区的面积，进而减小了半导体功率器件的面积，使得每一个半导体器件上面可以生产出更多的芯片，降低了成本。
附图说明
通过参考附图会更加清楚的理解本发明的特征和优点，附图是示意性的而不应理解为对本发明进行任何限制，在附图中：
图1示出了现有技术中半导体功率器件区域划分示意图；
图2示出了现有技术中中截止环区的剖面结构图；
图3示出了本发明一实施例中截止环区的剖面结构图；
图4示出了本发明一实施例中芯片构成示意图；
图5示出了本发明一实施例中半导体功率器件区域划分示意图。
具体实施方式
下面将结合附图对本发明的实施例进行详细描述。
本发明提供了一种功率半导体器件，包括划片道区与多个芯片区，划片道区用于分隔多个芯片区，其中，每个芯片区包括截止环区，截止环区邻接划片道区，截止环区上覆盖有金属层，金属层的一部分设置在划片道区上。
本发明通过将靠近划片道区一侧的截止环区域的金属层放置在划片道区，从而节省了截止环区的面积，进而减小了半导体功率器件的面积，使得每一个半导体器件上面可以生产出更多的芯片，降低了成本。
可选地，每个芯片区还包括元胞区、分压环区，分压环区设置为环绕元胞区，截止环区设置为环绕分压环区。
可选地，截止环区包括设置在基底中的截止环离子注入区和设置在基底上的介电层，金属层通过贯穿介电层的接触孔与截止环离子注入区电连接。
可选地，划片道区的基底上也设置有介电层，金属层覆盖在截止环区和划片道区彼此邻接的介电层部分上。
可选地，金属层呈环带状，在接触孔一侧的宽度均大于其厚度的1.5倍。
可选地，截止环离子注入区为N型重参杂离子注入形成。
可选地，每个芯片区的金属层不与其他芯片区的金属层电接触。
下面结合实施例对本发明提供的功率半导体器件展开详细的说明。
芯片区包括截止环区、耐压环区和元胞区。其中，截止环区用于截止耗尽区，器件承受最高阻断电压时，耗尽区在这里截止。在截止环区要制作接触孔，在接触孔上再覆盖以金属，从而起到截止耗尽区的作用。分压环区的主要作用是扩展耗尽区，达到耐高压的目的。元胞区是器件区，在这里形成了器件的栅极、源极和漏极。
如图3所示，本实施例中，半导体功率器件包括划片道区和多个芯片区。其中，划片道区用于分隔多个芯片区，其中，每个芯片区包括截止环区，截止环区邻接划片道区，截止环区上覆盖有金属层，金属层的一部分设置在划片道区上。
如图4所示，芯片区还包括分压环区与元胞区。截止环区环绕分压环区。截止环区上覆盖有金属层，金属层通过介电层设置在基底上。该金属层的一部分设置在划片道区上。如图5所示，在截止环区还设置有贯穿该介电层的的接触孔，金属层与截止环离子注入区通过该接触孔实现电连接。可选的，本实施例中，截止环离子注入区采用N型重参杂离子注入形成。对于注入材料，可以根据情况进行选择，能够实现相同的效果即可，本发明不作限定、
如图5所示，划片道区包括基底、介电层和金属层，其中，金属层通过介电层设置在基底上并环绕芯片区，该金属层与截止环区的金属层相连接，并且每个芯片区的金属层不与其他芯片区的金属层电接触。
可选地，本实施例提供的功率半导体器件中，在接触孔一侧的划片道区金属层的宽度均大于金属层厚度的1.5倍。由于湿法工艺的成本低，因此在制造工艺中刻蚀金属一般采用湿法工艺。但是，湿法工艺会产生侧向刻蚀。如图5所示，采用湿法工艺刻蚀金属时，若接触孔内的金属被刻蚀掉，那么截止环离子注入区就不能通过接触孔引导至金属层上，从而金属层与截止环离子注入区无法形成通路实现电连接，从而失去了原有功能。因此，接触孔一侧的划片道区金属层的宽度的需要大于金属层的刻蚀厚度。例如，通常情况下，为避免金属残留，一般会按照1.5倍的厚度去刻蚀，即当金属层的厚度为4微米，在金属刻蚀过程中会产生6微米的侧向刻蚀。因此，接触孔一侧的金属层需要预留足够的宽度，即宽度需要大于6um。当然为保证金属层与截止环离子注入区之间的电连接，金属层L1和金属层L2大于6um即可，可选地，本实施例中，金属层L1和金属层L2需要大于或者等于8um。当然，本领域的技术人员能够知道，对于能够实现相同效果的技术方案，也落入了本发明的保护范围，在此本发明不作限定。
金属刻蚀完成后，金属层L1和金属层L2的金属本身对截止环的功能并没有贡献，只是为了防止金属侧向刻蚀而预留的空间，这部分空间浪费了宝贵的器件面积。因此，本发明的实施例中，将靠近划片道区一侧的截止环区的一部分金属层放置在划片道区内，即将金属层L1设置在划片道区内，从而可以减小芯片区的面积。由于划片道区两侧都有金属层，所以需要在划算道区的两侧的金属层之间设置间隔，用于防止短路发生短路现象。同时，在划片道区放置其他测试的金属层时，应避免测试部件连接到两侧的金属层，这样可防止相邻芯片因金属连接而发生短路。对于划片道区的宽度以及设置在划片道内的金属层的宽度，可以根据具体的情况进行设定，本发明不作限定。
另外，本发明还提供了一种功率半导体器件的制造方法，该功率半导体器件包括划片道区与多个芯片区，划片道区用于分隔所述多个芯片区，包括：
在用湿法工艺制作每个芯片区的覆盖截止环区的金属层时，在划片道区与每个所述芯片区邻接的区域上保留金属层。
在本发明的描述中需要说明的是，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
虽然结合附图描述了本发明的实施方式，但是本领域技术人员可以在不脱离本发明的精神和范围的情况下做出各种修改和变型，这样的修改和变型均落入由所附权利要求所限定的范围之内。

Claims (5)

1.一种功率半导体器件，包括划片道区与多个芯片区，所述划片道区用于分隔所述多个芯片区，其特征在于：
每个所述芯片区包括截止环区，所述截止环区邻接所述划片道区，所述截止环区上覆盖有金属层，所述金属层的一部分设置在所述划片道区上；
所述截止环区包括设置在基底中的截止环离子注入区和设置在基底上的介电层，所述金属层通过贯穿所述介电层的接触孔与所述截止环离子注入区电连接；
所述金属层呈环带状，在所述接触孔一侧的宽度均大于其厚度的1.5倍。
2.如权利要求1所述的功率半导体器件，其特征在于：
每个所述芯片区还包括元胞区、分压环区，所述分压环区设置为环绕所述元胞区，所述截止环区设置为环绕所述分压环区。
3.如权利要求1所述的功率半导体器件，其特征在于：
所述划片道区的基底上也设置有介电层，所述金属层覆盖在所述截止环区和所述划片道区彼此邻接的介电层部分上。
4.如权利要求1所述的功率半导体器件，其特征在于：
所述截止环离子注入区为N型重参杂离子注入形成。
5.如权利要求1所述的功率半导体器件，其特征在于：
每个所述芯片区的金属层不与其他所述芯片区的金属层电接触。
CN201510300081.1A 2015-06-03 2015-06-03 一种功率半导体器件及其制造方法 Active CN106298869B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510300081.1A CN106298869B (zh) 2015-06-03 2015-06-03 一种功率半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510300081.1A CN106298869B (zh) 2015-06-03 2015-06-03 一种功率半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN106298869A CN106298869A (zh) 2017-01-04
CN106298869B true CN106298869B (zh) 2019-05-07

Family

ID=57656470

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510300081.1A Active CN106298869B (zh) 2015-06-03 2015-06-03 一种功率半导体器件及其制造方法

Country Status (1)

Country Link
CN (1) CN106298869B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109216272A (zh) * 2018-09-04 2019-01-15 盛世瑶兰（深圳）科技有限公司 一种晶圆结构及其处理方法
CN111312803A (zh) * 2020-02-28 2020-06-19 桑德斯微电子器件（南京）有限公司 一种高磷掺杂n型截止环结构的肖特基二极管及制备方法
CN113257888A (zh) 2021-03-31 2021-08-13 华为技术有限公司 一种功率半导体器件、封装结构及电子设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203288598U (zh) * 2012-11-19 2013-11-13 宁波比亚迪半导体有限公司 一种具有终端耐压结构的沟槽mosfet

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203288598U (zh) * 2012-11-19 2013-11-13 宁波比亚迪半导体有限公司 一种具有终端耐压结构的沟槽mosfet

Also Published As

Publication number Publication date
CN106298869A (zh) 2017-01-04

Similar Documents

Publication Publication Date Title
US8735968B2 (en) Integrated MOSFET devices with Schottky diodes and associated methods of manufacturing
US20150001579A1 (en) Semiconductor device and method for producing the same
US8598637B2 (en) High voltage junction field effect transistor with spiral field plate
CN106298869B (zh) 一种功率半导体器件及其制造方法
US8735973B2 (en) Trench-gate MOSFET device and method for making the same
CN109037204B (zh) 一种功率器件及其制作方法
CN116072732A (zh) 集成肖特基二极管的碳化硅mosfet器件
CN102723329A (zh) 一种高密度亚微米高压bcd半导体器件及其工艺方法
CN203589028U (zh) 用于电池组保护mosfet的公共漏极电源夹件
US9722035B2 (en) Method for manufacturing termination structure of semiconductor device
KR20160059494A (ko) Ｅｓｄ 장치 및 그 제조 방법
CN109920778B (zh) 半导体结构及其测试方法
CN107946374A (zh) 一种带有表面杂质浓度调节区的肖特基整流器及制造方法
CN204118075U (zh) 半导体结构
CN209981209U (zh) 半导体结构
CN108878542A (zh) 半导体元件
CN103887336A (zh) 半导体结构及其制造方法
CN110504326B (zh) 萧特基二极管
US9773784B2 (en) Semiconductor structure and method for manufacturing the same
CN108109964B (zh) 瞬态电压抑制器及其制作方法
CN111584480A (zh) 半导体器件及其制造方法
US20150364585A1 (en) Power semiconductor device
CN102891185B (zh) 半导体结构及其制造方法
KR20140067445A (ko) 전력 반도체 소자
CN111354789B (zh) 半导体器件及制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20220718

Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province

Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd.

Address before: 100871, fangzheng building, 298 Fu Cheng Road, Beijing, Haidian District

Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd.

Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd.

TR01 Transfer of patent right