CN106291105A - 一种基于数字零中频的扫频仪 - Google Patents

Abstract

本发明属于仪器仪表测量领域，具体涉及一种基于数字零中频的扫频仪。本发明中扫频源有三路输出，第一路与待测网络一端相连，第二路分别与两个模拟乘法器相连，第三路只与第二模拟乘法器相连，待测网络另一端与第一模拟乘法器相连；两路模拟乘法器输出端口分别与两个模拟滤波器输入端口相连；两路模拟滤波器输出端口分别与两路数模转换器输入端口相连，两路数模转换器输出端口连接到数字信号处理模块的不同端口；数字信号处理模块实现对两路数模转换器输出信号的数字零中频正交化、相位差和幅度比值的运算，并将结果输出。本发明降低了模拟扫频源的设计难度和数字器件的量化误差带来的影响，简化了软件计算难度，提高了测量精度。

Description

一种基于数字零中频的扫频仪

技术领域

本发明属于仪器仪表测量领域，具体涉及一种基于数字零中频的扫频仪。

背景技术

频率特性测试仪也称扫频仪，用于测试网络的幅频特性和相频特性，在现在电子测量领域占有重要的位置。其最核心的频率特性测量原理至今仍然是行业内研究的重点。目前，高端的频率特性测试仪存在价格昂贵，体积庞大，操作复杂，维修困难等缺点，因此高性能，低成本的频率特性测试仪更容易受到市场的广泛接受。

随着现代电子测量技术的发展，各种类型的频率特性测量原理也应运而生。从早期的二极管检波和一阶线性插值相位检测原理到如今基于数字系统的数字正交变换和离散傅里叶变换原理，频率特性测量原理虽有一定程度的发展，但始终不能在成本和性能两方面取得良好的折衷，无法满足市场对中低频段频率特性测试仪的需求。

传统的零中频正交解调技术多利用模拟扫频源产生正交的两路信号，将通过双端口网络的信号与正交的本振源混频后滤出直流信号，经AD采集进行信号处理。这种方法存在的问题在于模拟电路产生的本振正交性难以保证，而且，有源器件带来的偏置电压和噪声会给滤波后的直流信号带来很大误差，增加了信号处理的难度。基于此，本文提出了一种基于数字零中频的双端口网络频率特性测试方法，具有良好的使用价值。

发明内容

针对上述存在问题或不足，为避免产生正交本振源，降低偏置电压和噪声对系统的影响，本发明提供了一种基于数字零中频的扫频仪。

该基于数字零中频的扫频仪，包括扫频源、模拟乘法器、模拟低通滤波器、数模转换器(ADC)和数字信号处理模块。

扫频源有三路输出，第一路与待测网络一端相连，第二路分别与两个模拟乘法器相连，第三路只与第二模拟乘法器相连，待测网络另一端与第一模拟乘法器相连；两路模拟乘法器输出端口分别与两个模拟滤波器输入端口相连；两路模拟滤波器输出端口分别与两路数模转换器输入端口相连，两路数模转换器输出端口连接到数字信号处理模块的不同端口；

所述数字信号处理模块包括数控振荡器NCO、数字乘法器、数字低通滤波器、求模运算模块和反正切运算模块；数字信号处理模块实现对两路数模转换器输出信号的数字零中频正交化、相位差和幅度比值的运算，并将结果输出。

其工作流程具体如下：

首先，扫频源产生两路扫频信号，一路信号作为待测双端口网络的激励信号，另外一路信号为始终比激励信号频率高1KHz的激励参考信号；

然后，激励参考信号分别与激励信号和通过待测网络后的信号即待测信号相乘，再分别通过模拟低通滤波器滤出差频分量，留下1KHz的低频信号；1KHz的两路低频信号经数模转换器ADC采样后，将数字信号送入FPGA数字信号处理器；

最后，经采样后的两路信号分别与数控振荡器产生的1KHz正交信号相乘，对于每一路相乘的结果都通过数字低通滤波器，滤出差频分量；将数字滤波器的输出结果送入平方根运算模块分别算出每一路信号的幅度值，将第一路的幅度值与第二路的幅度值相除，就得到通过待测网络后的信号幅度增益；将数字滤波器的输出结果送入基于CIRDIC算法的测相模块分别算出每一路信号的相位值，将第二路的相位值与第一路的相位值相减，就得到待测信号与激励信号的相位差。

综上所述，本发明有效的降低了模拟扫频源的设计难度，降低了数字器件的量化误差带来的影响，简化了软件计算难度，提高了测量精度。

附图说明

图1为本发明实施系统实现框图；

图2为数字零中频正交结构框图；

图3为CORDIC算法的实现框图；

图4为求模运算实现框图。

具体实施方式

下面结合实施例和附图对本发明作进一步的说明。

本发明的系统框图如图1所示，包括扫频源、模拟乘法器、模拟低通滤波器、数模转换器(ADC)和数字信号处理模块，图中的待测网络为任一待测双端口网络。

设扫频源产生的激励信号s(t)和激励参考信号s_LO(t)在时刻t的输出分别为

其中，对激励信号的幅度作了归一化，ω为激励信号的角频率，为激励信号的初始相

位，A_LO为激励参考信号度，Δω为2πf(f≈1KHz)，为激励参考信号的初始相位。

激励信号通过待测网络后的输出s′(t)为

其中，为待测信号的初始相位，A为激励信号通过双端口网络后的幅度。

为了降低采样率，激励信号和待测信号分别经模拟下变频到低中频，参考激励信号分别与激励信号和待测信号相乘后得s₁(t)和s₁′(t)，其表达式分别为

经模拟低通滤波器，滤出差频分量后的输出分别命名为低频待测信号s₂(t)和低频参考信号s₂′(t)，其表达式为

将低频信号经数模转换器(ADC)采样后送入FPGA进行数字零中频信号处理，数字零中频正交结构如图2所示，其中NCO产生正交的两路信号s_NI(t)和s_NQ(t)分别为

其中，A₀为NCO产生信号的幅度，为其初始相位。

采样后的低频待测信号与NCO产生的正交信号相乘，并通过数字低通滤波器滤出差频分量，得到正交的两路信号I₁(t)和Q₁(t)。采样后的低频参考信号与NCO产生的正交信号相乘，并通过数字低通滤波器滤出差频分量，得到正交的两路信号I₂(t)和Q₂(t)，其表达式分别为

将得到两路I、Q分别送入基于CORDIC算法的反正切测相模块，CORDIC算法的实现框图如图3所示，得到两路信号的相位值θ₁和θ₂，即

则，待测信号与激励信号的相位差即为

由此，便求出了双端口网络的相频特性。

将得到两路I、Q分别送入求模运算模块，求模运算模块的实现框图如图4所示，得到两路信号的幅度A₁和A₂，即

$A_1=\sqrt{I_1^2+Q_1^2}=\frac{{\mathrm{AA}}_0{A}_{LO}}{4}---\left(17\right)$

$A_2=\sqrt{I_2^2+Q_2^2}=\frac{A_0{A}_{LO}}{4}---\left(18\right)$

则，待测信号与激励信号的幅度之比A即为

$A=\frac{\sqrt{I_1^2+Q_1^2}}{\sqrt{I_2^2+Q_2^2}}---\left(19\right)$

由此，便求出了双端口网络的幅频特性。

Claims (3)

1.一种基于数字零中频的扫频仪，包括扫频源、模拟乘法器、模拟低通滤波器、数模转换器ADC和数字信号处理模块，其特征在于：

扫频源有三路输出，第一路与待测网络一端相连，第二路分别与两个模拟乘法器相连，第三路只与第二模拟乘法器相连，待测网络另一端与第一模拟乘法器相连；两路模拟乘法器输出端口分别与两个模拟滤波器输入端口相连；两路模拟滤波器输出端口分别与两路数模转换器输入端口相连，两路数模转换器输出端口连接到数字信号处理模块的不同端口；

所述数字信号处理模块包括数控振荡器NCO、数字乘法器、数字低通滤波器、求模运算模块和反正切运算模块；数字信号处理模块实现对两路数模转换器输出信号的数字零中频正交化、相位差和幅度比值的运算，并将结果输出。

2.一种基于数字零中频的扫频仪，其特征在于：所述数字信号处理器为FPGA。

3.如权利要求1所述基于数字零中频的扫频仪，其工作流程如下：

首先，扫频源产生两路扫频信号，一路信号作为待测双端口网络的激励信号，另外一路信号为始终比激励信号频率高1KHz的激励参考信号；

然后，激励参考信号分别与激励信号和通过待测网络后的信号即待测信号相乘，再分别通过模拟低通滤波器滤出差频分量，留下1KHz的低频信号；1KHz的两路低频信号经数模转换器ADC采样后，将数字信号送入数字信号处理器；

最后，经采样后的两路信号分别与数控振荡器产生的1KHz正交信号相乘，对于每一路相乘的结果都通过数字低通滤波器，滤出差频分量；将数字滤波器的输出结果送入平方根运算模块分别算出每一路信号的幅度值，将第一路的幅度值与第二路的幅度值相除，就得到通过待测网络后的信号幅度增益；将数字滤波器的输出结果送入基于CIRDIC算法的测相模块分别算出每一路信号的相位值，将第二路的相位值与第一路的相位值相减，就得到待测信号与激励信号的相位差。