CN103217578B - 基于锁相环技术测量信号间相位差的数字相位计及其方法 - Google Patents

Abstract

本发明公开一种基于锁相环技术测量信号间相位差的数字相位计及其方法，所述数字相位计包括第一模拟低通滤波器、第二模拟低通滤波器、AD转换器和核心算法运算电路，第一模拟低通滤波器和第二模拟低通滤波器分别将基准信号和待测信号的高频噪声部分滤除；AD转换器将模拟信号转换为数字信号；核心算法运算电路测量基准数字信号的初始频率，产生正交信号，将正交信号分别与基准数字信号和待测数字信号混频、降频为基准直流信号，再经反正切运算得到基准信号与本地信号的相位差φ_a以及待测信号与本地信号的相位差φ_b，计算φ_b与φ_a之间的差值，得到待测信号与基准信号之间的相位差。本发明可广泛的用于测量信号间的相位差，尤其是高精度的测量相位差。

Description

基于锁相环技术测量信号间相位差的数字相位计及其方法

技术领域

本发明涉及信号测量及数字信号处理领域，特别涉及一种基于锁相环技术测量信号间相位差的数字相位计及其方法。

背景技术

相位测量技术的研究由来已久，最早的研究和应用是在数学的矢量分析和物理学的圆周运动以及振动学方面，随之在电力部门、机械部门、航空航天、地质勘探、海底资源等方面也相应得到重视和发展。随着电子技术和计算机技术的发展，相位测量技术得到了迅速的发展，目前相位测量技术己较完善，测量方法及理论也比较成熟，相位测量仪器已系列化和商品化。

现代相位测量技术的发展可分为三个阶段l：第一阶段是在早期采用的诸如阻抗法、和/差法、三电压法、比对法和平衡法等，虽然方法简单，但测量精度较低；第二阶段是利用数字专用电路、微处理器（单片机）、FPGA（Field－Programmable Gate Array，现场可编程门阵列）、CPLD（ComplexProgrammable Logic Device，复杂可编程逻辑器件）、DSP（Digital SignalProcessor，数字信号处理器）等构成测相系统，使测量精度得以大大提高；第三阶段是充分利用计算机及智能化虚拟测量技术，从而大大简化设计程序，增强功能，使得相应的产品精度更高、功能更全。同时，各种新的算法也随之出现。

在相位/频率测量技术方面，国内测相领域起步比较晚，产品种类较少，配套产品少；产品测试功能单一；仪器精度、数字化和自动化程度不高；相位计量标准不完备。因此对高精度相位测量算法的研究和相位计产品化设计刻不容缓。

发明内容

本发明要解决的技术问题就是解决在高精度的测量信号间相位差领域测量仪器的匮乏问题，提供一种基于锁相环技术测量信号间相位差的数字相位计及其方法。

为了解决上述问题，本发明提供一种基于锁相环技术测量信号间相位差的数字相位计，包括：第一模拟低通滤波器、第二模拟低通滤波器、AD转换器和核心算法运算电路，其中，

所述第一模拟低通滤波器与所述AD转换器相连，用于将基准信号的高频噪声部分滤除以提高基准信号的信噪比，得到基准模拟信号，发送至所述AD转换器；

所述第二模拟低通滤波器与所述AD转换器相连，用于将待测信号的高频噪声部分滤除以提高待测信号的信噪比，得到待测模拟信号，发送至所述AD转换器；

所述AD转换器与所述核心算法运算电路相连，用于将基准模拟信号转换为基准数字信号，以及，将待测模拟信号转换为待测数字信号；

所述核心算法运算电路用于测量所述基准数字信号的初始频率，根据所述初始频率产生正交信号，将所述正交信号与基准数字信号混频、降频为基准直流信号，再经反正切运算得到基准信号与本地信号的相位差φ_a；以及，将所述正交信号与待测数字信号混频、降频为待测直流信号，再经反正切运算得到待测信号与本地信号的相位差φ_b，计算φ_b与φ_a之间的差值，得到待测信号与基准信号之间的相位差。

优选地，上述数字相位计还具有以下特点：

所述数字相位计还可包括RS232通信模块，所述RS232通信模块与所述核心算法运算电路相连，用于将核心算法运算电路得到的待测信号与基准信号之间的相位差发送至计算机或其他设备。

优选地，上述数字相位计还具有以下特点：

所述核心算法运算电路包括频率计、本地振荡器、第一乘法器、第二乘法器、第三乘法器、第四乘法器、第一低通滤波器、第二低通滤波器、第三低通滤波器、第四低通滤波器、第一反正切运算器、第二反正切运算器、频率反馈控制器和减法器；其中，频率计与本地振荡器相连，本地振荡器分别与第一乘法器、第二乘法器、第三乘法器、第四乘法器和频率反馈控制器相连，第一乘法器、第一低通滤波器和第一反正切运算器依次相连，第二乘法器、第二低通滤波器和第一反正切运算器依次相连，第三乘法器、第三低通滤波器和第二反正切运算器依次相连，第四乘法器、第四低通滤波器和第二反正切运算器依次相连，第一反正切运算器分别与频率反馈控制器和减法器相连，第二反正切运算器与减法器相连；

所述频率计用于对AD转换器发送的基准数字信号进行测量，得到基准数字信号的初始频率，并将所述初始频率反馈至本地振荡器；

所述本地振荡器用于根据得到的初始频率产生正交的余弦信号和正弦信号，将所述余弦信号分别发送至第一乘法器和第三乘法器，将所述正弦信号分别发送至第二乘法器和第四乘法器；

所述第一乘法器用于将所述余弦信号与AD转换器发送的基准数字信号相乘，并发送至第一低通滤波器；

所述第二乘法器用于将所述正弦信号与AD转换器发送的基准数字信号相乘，并发送至第二低通滤波器；

所述第三乘法器用于将所述余弦信号与AD转换器发送的待测数字信号相乘，并发送至第三低通滤波器；

所述第四乘法器用于将所述正弦信号与AD转换器发送的待测数字信号相乘，并发送至第四低通滤波器；

所述第一低通滤波器用于将第一乘法器发送的信号降频为第一直流信号，发送至第一反正切运算器；

所述第二低通滤波器用于将第二乘法器发送的信号降频为第二直流信号，发送至第一反正切运算器；

所述第三低通滤波器用于将第三乘法器发送的信号降频为第三直流信号，发送至第二反正切运算器；

所述第四低通滤波器用于将第四乘法器发送的信号降频为第四直流信号，发送至第二反正切运算器；

所述第一反正切运算器用于将所述第二直流信号和第一直流信号进行反正切运算得到基准信号与本地振动器输出的本地信号的相位差φ_a；

所述第二反正切运算器用于将所述第四直流信号和第三直流信号进行反正切运算得到待测信号与本地振动器输出的本地信号的相位差φ_b；

所述减法器用于计算φ_b与φ_a之间的差值，得到待测信号与基准信号之间的相位差，并输出；

所述频率反馈控制器用于计算本地振荡器和基准信号间的频率误差，反馈给本地振荡器，以调整本地振荡器信号的频率，使本地振荡器信号的频率跟随基准信号的变化。

为了解决上述问题，本发明提供一种基于锁相环技术测量信号间相位差的方法，包括：

第一模拟低通滤波器将基准信号的高频噪声部分滤除以提高基准信号的信噪比，得到基准模拟信号，发送至所述AD转换器，以及，第二模拟低通滤波器将待测信号的高频噪声部分滤除以提高待测信号的信噪比，得到待测模拟信号，发送至所述AD转换器；

所述AD转换器将基准模拟信号转换为基准数字信号，以及，将待测模拟信号转换为待测数字信号；

所述核心算法运算电路测量所述基准数字信号的初始频率，根据所述初始频率产生正交信号，将所述正交信号与基准数字信号混频、降频为基准直流信号，再经反正切运算得到基准信号与本地信号的相位差φ_a；以及，将所述正交信号与待测数字信号混频、降频为待测直流信号，再经反正切运算得到待测信号与本地信号的相位差φ_b，计算φ_b与φ_a之间的差值，得到待测信号与基准信号之间的相位差。

优选地，所述方法还包括：

RS232通信模块将核心算法运算电路得到的待测信号与基准信号之间的相位差发送至计算机或其他设备。

优选地，上述方法还具有以下特点：

所述核心算法运算电路包括频率计、本地振荡器、第一乘法器、第二乘法器、第三乘法器、第四乘法器、第一低通滤波器、第二低通滤波器、第三低通滤波器、第四低通滤波器、第一反正切运算器、第二反正切运算器和减法器；

所述核心算法运算电路测量所述基准数字信号的初始频率，根据所述初始频率产生正交信号，将所述正交信号与基准数字信号混频、降频为基准直流信号，再经反正切运算得到基准信号与本地信号的相位差φ_a；以及，将所述正交信号与待测数字信号混频、降频为待测直流信号，再经反正切运算得到待测信号与本地信号的相位差φ_b，计算φ_b与φ_a之间的差值，得到待测信号与基准信号之间的相位差的步骤包括：

所述频率计对AD转换器发送的基准数字信号进行测量，得到基准数字信号的初始频率，并将所述初始频率反馈至本地振荡器；

所述本地振荡器根据得到的初始频率产生正交的余弦信号和正弦信号，将所述余弦信号分别发送至第一乘法器和第三乘法器，将所述正弦信号分别发送至第二乘法器和第四乘法器；

所述第一乘法器将所述余弦信号与AD转换器发送的基准数字信号相乘，并发送至第一低通滤波器；所述第一低通滤波器将第一乘法器发送的信号降频为第一直流信号，发送至第一反正切运算器；

所述第二乘法器将所述正弦信号与AD转换器发送的基准数字信号相乘，并发送至第二低通滤波器；所述第二低通滤波器将第二乘法器发送的信号降频为第二直流信号，发送至第一反正切运算器；

所述第三乘法器将所述余弦信号与AD转换器发送的待测数字信号相乘，并发送至第三低通滤波器；所述第三低通滤波器将第三乘法器发送的信号降频为第三直流信号，发送至第二反正切运算器；

所述第四乘法器将所述正弦信号与AD转换器发送的待测数字信号相乘，并发送至第四低通滤波器；所述第四低通滤波器将第四乘法器发送的信号降频为第四直流信号，发送至第二反正切运算器；

所述第一反正切运算器将所述第二直流信号和第一直流信号进行反正切运算得到基准信号与本地振动器输出的本地信号的相位差φ_a；

所述第二反正切运算器将所述第四直流信号和第三直流信号进行反正切运算得到待测信号与本地振动器输出的本地信号的相位差φ_b；

所述减法器计算φ_b与φ_a之间的差值，得到待测信号与基准信号之间的相位差，并输出。

优选地，上述方法还具有以下特点：

所述核心算法运算电路还可包括频率反馈控制器；

所述方法还包括：

所述频率反馈控制器计算本地振荡器和基准信号间的频率误差，反馈给本地振荡器，以调整本地振荡器信号的频率，使本地振荡器信号的频率跟随基准信号的变化。

本发明可广泛的用于测量信号间的相位差，尤其是高精度的测量信号间的相位差。本发明是基于FPGA的高精度相位计的设计，除AD转换电路及其前端的调理电路其余运算部分均在FPGA内完成，在相位计的硬件实现方面，FPGA以其硬件的优势具有并行处理的优势，所以在高速的数字信号处理方面有不可比拟的优势。

附图说明

图1为本发明实施例的基于锁相环技术测量信号间相位差的高精度数字相位计的示意图；

图2为本发明实施例的核心算法运算电路示意图。

具体实施方式

下文中将结合附图对本发明的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。

如图1所示，本发明实施例的基于锁相环技术测量信号间相位差的数字相位计，包括：第一模拟低通滤波器、第二模拟低通滤波器、AD转换器和核心算法运算电路，其中，

所述第一模拟低通滤波器与所述AD转换器相连，用于将基准信号s_a＝I_acos(ω₀t+φ_a)的高频噪声部分滤除以提高基准信号的信噪比，得到高信噪比的基准模拟信号，发送至所述AD转换器；

所述第二模拟低通滤波器与所述AD转换器相连，用于将待测信号s_b＝I_bcos(ω₀t+φ_b)的高频噪声部分滤除以提高待测信号的信噪比，得到高信噪比的待测模拟信号，发送至所述AD转换器；

所述AD转换器与所述核心算法运算电路相连，用于将基准模拟信号转换为基准数字信号，以及，将待测模拟信号转换为待测数字信号；

所述核心算法运算电路用于测量所述基准数字信号的初始频率ω₀，根据所述初始频率产生正交信号，将所述正交信号与基准数字信号混频、降频为基准直流信号，再经反正切运算得到基准信号与本地信号的相位差φ_a；以及，将所述正交信号与待测数字信号混频、降频为待测直流信号，再经反正切运算得到待测信号与本地信号的相位差φ_b，计算φ_b与φ_a之间的差值，得到待测信号与基准信号之间的相位差。

另外，所述数字相位计还可包括RS232通信模块，所述RS232通信模块与所述核心算法运算电路相连，用于将核心算法运算电路得到的待测信号与基准信号之间的相位差发送至计算机或其他设备。

如图2所示，核心算法运算电路包括频率计、本地振荡器、第一乘法器、第二乘法器、第三乘法器、第四乘法器、第一低通滤波器、第二低通滤波器、第三低通滤波器、第四低通滤波器、第一反正切运算器、第二反正切运算器、频率反馈控制器和减法器；其中，频率计与本地振荡器相连，本地振荡器分别与第一乘法器、第二乘法器、第三乘法器、第四乘法器和频率反馈控制器相连，第一乘法器、第一低通滤波器和第一反正切运算器依次相连，第二乘法器、第二低通滤波器和第一反正切运算器依次相连，第三乘法器、第三低通滤波器和第二反正切运算器依次相连，第四乘法器、第四低通滤波器和第二反正切运算器依次相连，第一反正切运算器分别与频率反馈控制器和减法器相连，第二反正切运算器与减法器相连；

所述频率计用于对AD转换器发送的基准数字信号进行测量，得到基准数字信号的初始频率ω₀，并将所述初始频率ω₀反馈至本地振荡器；

所述本地振荡器用于根据得到的初始频率ω₀产生正交的余弦信号s₁＝Icos(ω₀t)和正弦信号s₂＝Isin(ω₀t)，将所述余弦信号s₁＝Icos(ω₀t)分别发送至第一乘法器和第三乘法器，将所述正弦信号s₂＝Isin(ω₀t)分别发送至第二乘法器和第四乘法器；

所述第一乘法器用于将所述余弦信号s₁＝Icos(ω₀t)与AD转换器发送的基准数字信号相乘 $s_a\·s_1=I_{a}I\cos ({\mathrm{\ω}}_{0}t+{\mathrm{\φ}}_a)\cos \left({\mathrm{\ω}}_{0}t\right)=I_{a}I[\frac{1}{2}\cos ({2\mathrm{\ω}}_{0}t+{\mathrm{\φ}}_a)+\frac{1}{2}\cos \left({\mathrm{\φ}}_a\right)],$ 并发送至第一低通滤波器；

所述第二乘法器用于将所述正弦信号s₂＝Isin(ω₀t)与AD转换器发送的基准数字信号相乘 $s_a\·s_2=I_{a}I\cos ({\mathrm{\ω}}_{0}t+{\mathrm{\φ}}_a)\sin \left({\mathrm{\ω}}_{0}t\right)=I_{a}I[\frac{1}{2}\sin ({2\mathrm{\ω}}_{0}t+{\mathrm{\φ}}_a)+\frac{1}{2}\sin \left({\mathrm{\φ}}_a\right)],$ 并发送至第二低通滤波器；

所述第三乘法器用于将所述余弦信号s₁＝Icos(ω₀t)与AD转换器发送的待测数字信号相乘 $s_b\·s_1=I_{b}I\cos ({\mathrm{\ω}}_{0}t+{\mathrm{\φ}}_b)\cos \left({\mathrm{\ω}}_{0}t\right)=I_{b}I[\frac{1}{2}\cos ({2\mathrm{\ω}}_{0}t+{\mathrm{\φ}}_b)+\frac{1}{2}\cos \left({\mathrm{\φ}}_b\right)],$ 并发送至第三低通滤波器；

所述第四乘法器用于将所述正弦信号s₂＝Isin(ω₀t)与AD转换器发送的待测数字信号相乘 $s_b\·s_2=I_{b}I\cos ({\mathrm{\ω}}_{0}t+{\mathrm{\φ}}_b)\sin \left({\mathrm{\ω}}_{0}t\right)=I_{b}I[\frac{1}{2}\sin ({2\mathrm{\ω}}_{0}t+{\mathrm{\φ}}_b)+\frac{1}{2}\sin \left({\mathrm{\φ}}_b\right)],$ 并发送至第四低通滤波器；

所述第一低通滤波器用于将第一乘法器发送的信号降频为第一直流信号发送至第一反正切运算器；

所述第二低通滤波器用于将第二乘法器发送的信号降频为第二直流信号发送至第一反正切运算器；

所述第三低通滤波器用于将第三乘法器发送的信号降频为第三直流信号发送至第二反正切运算器；

所述第四低通滤波器用于将第四乘法器发送的信号降频为第四直流信号发送至第二反正切运算器；

所述第一反正切运算器用于将所述第二直流信号和第一直流信号进行反正切运算得到基准信号与本地振动器输出的本地信号的相位差φ_a；

所述第二反正切运算器用于将所述第四直流信号和第三直流信号进行反正切运算得到待测信号与本地振动器输出的本地信号的相位差φ_b；

所述减法器用于计算φ_a与φ_b之间的差值，得到待测信号与基准信号之间的相位差并输出；

所述频率反馈控制器用于计算本地振荡器和基准信号间的频率误差，反馈给本地振荡器，以调整本地振荡器信号的频率ω₀，使本地振荡器信号的频率跟随基准信号的变化。

在一个应用实例中，

模拟低通滤波器为mini circuits公司生产的BLP1.9+无源低通滤波器，截止频率为1.9MHz。

AD转换器是Analog Devices公司生产的AD9254，采样速率150MSPS，精度为14位。

核心算法运算电路为FPGA主电路板，采用的是较为成熟的Terasic公司生产的DE3-340，FPGA芯片为Altera公司生产的Stratix IIIEP3SL340H1152C2。

RS232通信模块完成相位计和计算机间的数据通信，采用Terasic公司生产的HSMC Communication Card。

相应地，本发明实施例的基于锁相环技术测量信号间相位差的方法，包括：

步骤1，第一模拟低通滤波器将基准信号的高频噪声部分滤除以提高基准信号的信噪比，得到高信噪比的基准模拟信号，发送至所述AD转换器，以及，第二模拟低通滤波器将待测信号的高频噪声部分滤除以提高待测信号的信噪比，得到高信噪比的待测模拟信号，发送至所述AD转换器；

步骤2，所述AD转换器将基准模拟信号转换为基准数字信号，以及，将待测模拟信号转换为待测数字信号；

步骤3，所述核心算法运算电路测量所述基准数字信号的初始频率，根据所述初始频率产生正交信号，将所述正交信号与基准数字信号混频、降频为基准直流信号，再经反正切运算得到基准信号与本地信号的相位差φ_a；以及，将所述正交信号与待测数字信号混频、降频为待测直流信号，再经反正切运算得到待测信号与本地信号的相位差φ_b，计算φ_b与φ_a之间的差值，得到待测信号与基准信号之间的相位差。

其中步骤3具体包括：

3.1所述频率计对AD转换器发送的基准数字信号进行测量，得到基准数字信号的初始频率，并将所述初始频率反馈至本地振荡器；

3.2所述本地振荡器根据得到的初始频率产生正交的余弦信号和正弦信号，将所述余弦信号分别发送至第一乘法器和第三乘法器，将所述正弦信号分别发送至第二乘法器和第四乘法器；

3.3所述第一乘法器将所述余弦信号与AD转换器发送的基准数字信号相乘，并发送至第一低通滤波器；所述第一低通滤波器将第一乘法器发送的信号降频为第一直流信号，发送至第一反正切运算器；

3.4所述第二乘法器将所述正弦信号与AD转换器发送的基准数字信号相乘，并发送至第二低通滤波器；所述第二低通滤波器将第二乘法器发送的信号降频为第二直流信号，发送至第一反正切运算器；

3.5所述第三乘法器将所述余弦信号与AD转换器发送的待测数字信号相乘，并发送至第三低通滤波器；所述第三低通滤波器将第三乘法器发送的信号降频为第三直流信号，发送至第二反正切运算器；

3.6所述第四乘法器将所述正弦信号与AD转换器发送的待测数字信号相乘，并发送至第四低通滤波器；所述第四低通滤波器将第四乘法器发送的信号降频为第四直流信号，发送至第二反正切运算器；

3.7所述第一反正切运算器将所述第二直流信号和第一直流信号进行反正切运算得到基准信号与本地振动器输出的本地信号的相位差φ_a；

3.8所述第二反正切运算器将所述第四直流信号和第三直流信号进行反正切运算得到待测信号与本地振动器输出的本地信号的相位差φ_b；

3.9所述减法器计算φ_b与φ_a之间的差值，得到待测信号与基准信号之间的相位差，并输出。

其中，步骤3.4～3.6并行进行，步骤3.7和3.8并行进行。

另外，步骤3还包括：

3.10所述频率反馈控制器计算本地振荡器和基准信号间的频率误差，反馈给本地振荡器，以调整本地振荡器信号的频率，使本地振荡器信号的频率跟随基准信号的变化。

另外，步骤3之后，本实施例还可包括：

步骤4，RS232通信模块将核心算法运算电路得到的待测信号与基准信号之间的相位差发送至计算机或其他设备。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (5)

1.一种基于锁相环技术测量信号间相位差的数字相位计，其特征在于，包括：第一模拟低通滤波器、第二模拟低通滤波器、AD转换器和核心算法运算电路，其中，

所述第一模拟低通滤波器与所述AD转换器相连，用于将基准信号的高频噪声部分滤除以提高基准信号的信噪比，得到基准模拟信号，发送至所述AD转换器；

所述第二模拟低通滤波器与所述AD转换器相连，用于将待测信号的高频噪声部分滤除以提高待测信号的信噪比，得到待测模拟信号，发送至所述AD转换器；

所述AD转换器与所述核心算法运算电路相连，用于将基准模拟信号转换为基准数字信号，以及，将待测模拟信号转换为待测数字信号；

所述核心算法运算电路用于测量所述基准数字信号的初始频率，根据所述初始频率产生正交信号，将所述正交信号与基准数字信号混频、降频为基准直流信号，再经反正切运算得到基准信号与本地信号的相位差φ_a；以及，将所述正交信号与待测数字信号混频、降频为待测直流信号，再经反正切运算得到待测信号与本地信号的相位差φ_b，计算φ_b与φ_a之间的差值，得到待测信号与基准信号之间的相位差；

所述核心算法运算电路包括频率计、本地振荡器、第一乘法器、第二乘法器、第三乘法器、第四乘法器、第一低通滤波器、第二低通滤波器、第三低通滤波器、第四低通滤波器、第一反正切运算器、第二反正切运算器、频率反馈控制器和减法器；其中，频率计与本地振荡器相连，本地振荡器分别与第一乘法器、第二乘法器、第三乘法器、第四乘法器和频率反馈控制器相连，第一乘法器、第一低通滤波器和第一反正切运算器依次相连，第二乘法器、第二低通滤波器和第一反正切运算器依次相连，第三乘法器、第三低通滤波器和第二反正切运算器依次相连，第四乘法器、第四低通滤波器和第二反正切运算器依次相连，第一反正切运算器分别与频率反馈控制器和减法器相连，第二反正切运算器与减法器相连；

所述频率计用于对AD转换器发送的基准数字信号进行测量，得到基准数字信号的初始频率，并将所述初始频率反馈至本地振荡器；

所述本地振荡器用于根据得到的初始频率产生正交的余弦信号和正弦信号，将所述余弦信号分别发送至第一乘法器和第三乘法器，将所述正弦信号分别发送至第二乘法器和第四乘法器；

所述第一乘法器用于将所述余弦信号与AD转换器发送的基准数字信号相乘，并发送至第一低通滤波器；

所述第二乘法器用于将所述正弦信号与AD转换器发送的基准数字信号相乘，并发送至第二低通滤波器；

所述第三乘法器用于将所述余弦信号与AD转换器发送的待测数字信号相乘，并发送至第三低通滤波器；

所述第四乘法器用于将所述正弦信号与AD转换器发送的待测数字信号相乘，并发送至第四低通滤波器；

所述第一低通滤波器用于将第一乘法器发送的信号降频为第一直流信号，发送至第一反正切运算器；

所述第二低通滤波器用于将第二乘法器发送的信号降频为第二直流信号，发送至第一反正切运算器；

所述第三低通滤波器用于将第三乘法器发送的信号降频为第三直流信号，发送至第二反正切运算器；

所述第四低通滤波器用于将第四乘法器发送的信号降频为第四直流信号，发送至第二反正切运算器；

所述第一反正切运算器用于将所述第二直流信号和第一直流信号进行反正切运算得到基准信号与本地振动器输出的本地信号的相位差φ_a；

所述第二反正切运算器用于将所述第四直流信号和第三直流信号进行反正切运算得到待测信号与本地振动器输出的本地信号的相位差φ_b；

所述减法器用于计算φ_b与φ_a之间的差值，得到待测信号与基准信号之间的相位差，并输出；

所述频率反馈控制器用于计算本地振荡器和基准信号间的频率误差，反馈给本地振荡器，以调整本地振荡器信号的频率，使本地振荡器信号的频率跟随基准信号的变化。

2.如权利要求1所述的数字相位计，其特征在于，

所述数字相位计还可包括RS232通信模块，所述RS232通信模块与所述核心算法运算电路相连，用于将核心算法运算电路得到的待测信号与基准信号之间的相位差发送至计算机或其他设备。

3.一种基于锁相环技术测量信号间相位差的方法，包括：

第一模拟低通滤波器将基准信号的高频噪声部分滤除以提高基准信号的信噪比，得到基准模拟信号，发送至AD转换器，以及，第二模拟低通滤波器将待测信号的高频噪声部分滤除以提高待测信号的信噪比，得到待测模拟信号，发送至所述AD转换器；

所述AD转换器将基准模拟信号转换为基准数字信号，以及，将待测模拟信号转换为待测数字信号；

核心算法运算电路测量所述基准数字信号的初始频率，根据所述初始频率产生正交信号，将所述正交信号与基准数字信号混频、降频为基准直流信号，再经反正切运算得到基准信号与本地信号的相位差φ_a；以及，将所述正交信号与待测数字信号混频、降频为待测直流信号，再经反正切运算得到待测信号与本地信号的相位差φ_b，计算φ_b与φ_a之间的差值，得到待测信号与基准信号之间的相位差；

所述核心算法运算电路包括频率计、本地振荡器、第一乘法器、第二乘法器、第三乘法器、第四乘法器、第一低通滤波器、第二低通滤波器、第三低通滤波器、第四低通滤波器、第一反正切运算器、第二反正切运算器和减法器；

所述核心算法运算电路测量所述基准数字信号的初始频率，根据所述初始频率产生正交信号，将所述正交信号与基准数字信号混频、降频为基准直流信号，再经反正切运算得到基准信号与本地信号的相位差φ_a；以及，将所述正交信号与待测数字信号混频、降频为待测直流信号，再经反正切运算得到待测信号与本地信号的相位差φ_b，计算φ_b与φ_a之间的差值，得到待测信号与基准信号之间的相位差的步骤包括：

所述频率计对AD转换器发送的基准数字信号进行测量，得到基准数字信号的初始频率，并将所述初始频率反馈至本地振荡器；

所述本地振荡器根据得到的初始频率产生正交的余弦信号和正弦信号，将所述余弦信号分别发送至第一乘法器和第三乘法器，将所述正弦信号分别发送至第二乘法器和第四乘法器；

所述第一乘法器将所述余弦信号与AD转换器发送的基准数字信号相乘，并发送至第一低通滤波器；所述第一低通滤波器将第一乘法器发送的信号降频为第一直流信号，发送至第一反正切运算器；

所述第二乘法器将所述正弦信号与AD转换器发送的基准数字信号相乘，并发送至第二低通滤波器；所述第二低通滤波器将第二乘法器发送的信号降频为第二直流信号，发送至第一反正切运算器；

所述第三乘法器将所述余弦信号与AD转换器发送的待测数字信号相乘，并发送至第三低通滤波器；所述第三低通滤波器将第三乘法器发送的信号降频为第三直流信号，发送至第二反正切运算器；

所述第四乘法器将所述正弦信号与AD转换器发送的待测数字信号相乘，并发送至第四低通滤波器；所述第四低通滤波器将第四乘法器发送的信号降频为第四直流信号，发送至第二反正切运算器；

所述第一反正切运算器将所述第二直流信号和第一直流信号进行反正切运算得到基准信号与本地振动器输出的本地信号的相位差φ_a；

所述第二反正切运算器将所述第四直流信号和第三直流信号进行反正切运算得到待测信号与本地振动器输出的本地信号的相位差φ_b；

所述减法器计算φ_b与φ_a之间的差值，得到待测信号与基准信号之间的相位差，并输出。

4.如权利要求3所述的方法，其特征在于，所述方法还包括：

RS232通信模块将核心算法运算电路得到的待测信号与基准信号之间的相位差发送至计算机或其他设备。

5.如权利要求3或4所述的方法，其特征在于，

所述核心算法运算电路还可包括频率反馈控制器；

所述方法还包括：

所述频率反馈控制器计算本地振荡器和基准信号间的频率误差，反馈给本地振荡器，以调整本地振荡器信号的频率，使本地振荡器信号的频率跟随基准信号的变化。