CN106252389B - 用于光收发器件抗干扰的半导体器件 - Google Patents

用于光收发器件抗干扰的半导体器件 Download PDF

Info

Publication number
CN106252389B
CN106252389B CN201610802103.9A CN201610802103A CN106252389B CN 106252389 B CN106252389 B CN 106252389B CN 201610802103 A CN201610802103 A CN 201610802103A CN 106252389 B CN106252389 B CN 106252389B
Authority
CN
China
Prior art keywords
heavily doped
layer
type heavily
semiconductor device
grooves
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610802103.9A
Other languages
English (en)
Other versions
CN106252389A (zh
Inventor
白昀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fei Ang Innovation Technology Nantong Co ltd
Original Assignee
Fei Ang Innovation Technology Nantong Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fei Ang Innovation Technology Nantong Co ltd filed Critical Fei Ang Innovation Technology Nantong Co ltd
Priority to CN201610802103.9A priority Critical patent/CN106252389B/zh
Publication of CN106252389A publication Critical patent/CN106252389A/zh
Application granted granted Critical
Publication of CN106252389B publication Critical patent/CN106252389B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/40—Transceivers

Abstract

本发明提供了一种用于光收发器件抗干扰的半导体器件，所述半导体器件包括：自下而上设置的背侧金属化层、p++承载晶圆层、P型外延层、隔离层以及金属层；背侧金属化层作为衬底，其上形成p++承载晶圆层，p++承载晶圆层上形成P型外延层，在P型外延层和隔离层上形成深硅通孔和N型重掺杂槽、P型重掺杂槽，金属层形成于隔离层之上；所述半导体器件包括至少两条N型重掺杂槽、两条P型重掺杂槽和数个深硅通孔，其中数个深硅通孔分成至少两排分布，N型重掺杂槽和P型重掺杂槽相间排列在深硅通孔的两侧。

Description

用于光收发器件抗干扰的半导体器件
技术领域
本发明涉及光通信领域，具体涉及一种用于光收发器件抗干扰的半导体器件。
背景技术
在光学通信网络中，使用光学收发器在光纤上发射及接收光学信号。光学收发器产生表示数据的经振幅及/或相位及/或偏振调制的光学信号，接着在耦合到所述收发器的光纤上发射所述光学信号。每一收发器包含发射器侧及接收器侧。在所述发射器侧上，激光光源产生激光且光学耦合系统接收所述激光并将所述光光学耦合或成像到光纤的一端上。所述激光光源通常由产生特定波长或波长范围的光的一个或一个以上激光二极管制成。光学耦合系统通常包含一个或一个以上反射元件、一个或一个以上折射元件及/或一个或一个以上衍射元件。在所述接收器侧上，光电二极管检测在光纤上发射的光学数据信号并将所述光学数据信号转换成电信号，所述电信号接着由接收器侧的电路放大及处理以恢复数据。
尽管各种收发器及光纤链路设计使得能够增加光纤链路的总体带宽或数据速率，但存在对当前可用技术可用于改进光纤链路的带宽的程度的限制。已展示，基于接收器的电子色散补偿(EDC)技术与特定调制格式的组合可用于增加光纤链路的带宽。还已知，多个光学链路可经组合以实现具有比形成所述组合的个别光学链路中的每一者的数据速率高的数据速率的光学链路。然而，为了实现此链路，需要多组的并行光学器件及对应数目的光纤，此显著增加与此类链路相关联的成本。因此，存在与按比例缩放此类链路以实现越来越高的带宽相关联的困难。
硅通孔技术是通过在芯片和芯片之间、晶圆和晶圆之间制作垂直导通，实现芯片之间互连的最新技术。与以往的IC封装键合和使用凸点的叠加技术不同，硅通孔技术能够使芯片在三维方向堆叠的密度最大，外形尺寸最小，并且大大改善芯片速度和低功耗的性能。
现有技术中，通常是将光收发模块中的各个元器件做成不同的芯片，这样不利于提高芯片速度，因此需要一种能够以相对高的数据速率操作同时实现相对低的回程损耗的用于光收发器件抗干扰的半导体器件。
发明内容
本发明的目的一方面在于提供一种用于光收发器件抗干扰的半导体器件，所述半导体器件包括：自下而上设置的背侧金属化层、p++承载晶圆层、P型外延层、隔离层以及金属层；背侧金属化层作为衬底，其上形成p++承载晶圆层，p++承载晶圆层上形成P型外延层，在P型外延层和隔离层上形成深硅通孔和N型重掺杂槽、P型重掺杂槽，金属层形成于隔离层之上；所述半导体器件包括至少两条N型重掺杂槽、两条P型重掺杂槽和数个深硅通孔，其中数个深硅通孔分成至少两排分布，N型重掺杂槽和P型重掺杂槽相间排列在深硅通孔的两侧。
优选地，所述深硅通孔从P型外延层的底部延伸到隔离层的顶部。
优选地，所述N型重掺杂槽和P型重掺杂槽形成于P型外延层的顶部，并延伸到隔离层的顶部。
优选地，所述深硅通孔为两端开口为正方形的“V”形通孔，其深度范围为8μm-12μm。
优选地，所述深硅通孔的深度为10μm。
优选地，所述深硅通孔之间的距离为2μm-3μm。
优选地，所述N型重掺杂槽和P型重掺杂槽相间排列，间距距离为2μm-3μm。
优选地，所述隔离层形成后，其上覆盖一层金属，这层金属顺着N型重掺杂槽、P型重掺杂槽和深硅通孔将这三种V型槽填满，并在隔离层的上方形成一定厚度。
优选地，所述金属选自铝或铜。
本发明的目的另一方面在于提供一种包含如前述半导体器件的抗干扰光收发模块，还包括：激光驱动器、跨导放大器、时钟数据恢复器；所述激光驱动器、跨导放大器和时钟数据恢复器之间分别通过所述抗干扰半导体器件相隔，其中时钟数据恢复器与激光驱动器、跨导放大器通过一组抗干扰半导体器件相隔，激光驱动器与跨导放大器之间通过两组抗干扰半导体器件相隔。
应当理解，前述大体的描述和后续详尽的描述均为示例性说明和解释，并不应当用作对本发明所要求保护内容的限制。
附图说明
参考随附的附图，本发明更多的目的、功能和优点将通过本发明实施方式的如下描述得以阐明，其中：
图1为根据本发明的用于光收发器件抗干扰的半导体器件的横截面放大图。
图2示意性示出根据本发明的用于光收发器件抗干扰的半导体器件的俯视图。
图3为应用本发明的用于光收发器件抗干扰的半导体器件的第一实施例的俯视图。
图4为应用本发明的用于光收发器件抗干扰的半导体器件的第二实施例的俯视图。
具体实施方式
通过参考示范性实施例，本发明的目的和功能以及用于实现这些目的和功能的方法将得以阐明。然而，本发明并不受限于以下所公开的示范性实施例；可以通过不同形式来对其加以实现。说明书的实质仅仅是帮助相关领域技术人员综合理解本发明的具体细节。
在下文中，将参考附图描述本发明的实施例。在附图中，相同的附图标记代表相同或类似的部件，或者相同或类似的步骤。
图1为根据本发明的第一实施例的用于光收发器件抗干扰的半导体器件的横截面放大图。如图1所示，所述抗干扰的半导体器件100包括自下而上设置的背侧金属化层101、p++(重掺杂)承载晶圆层102、P型外延层103、隔离层104以及金属层105。背侧金属化层101作为衬底，其上形成p++承载晶圆层102，p++承载晶圆层102上形成P型外延层103，在P型外延层103和隔离层104上形成深硅通孔106和N型重掺杂槽(N+)107、P型重掺杂槽(P+)108，深硅通孔106从并P型外延层103的底部延伸到隔离层104的顶部。其中数个深硅通孔106分成至少两排分布(图2)，N+107和P+108相间排列在深硅通孔的两侧。N+107和P+108形成于P型外延层103的顶部延伸到隔离层104的顶部。在隔离层104形成后，其上覆盖一层金属，这层金属顺着N型重掺杂槽、P型重掺杂槽和深硅通孔106将这三种V型槽填满，并在隔离层104的上方形成一定厚度，即为金属层105。优选地，金属可以选自金属铝或铜。
深硅通孔106为两端开口为正方形的“V”形通孔，其深度范围为8-12μm，优选10μm。深硅通孔106成对设置在金属层105和p++承载晶圆层102之间，穿过P型外延层103。在抗干扰半导体器件100的俯视面上，深硅通孔106为两排截面为正方形的小孔(图2)。每两排深硅通孔之间的距离为2μm-3μm。
N型重掺杂槽107和P型重掺杂槽108相间布置在两排深硅通孔106的两侧。N型重掺杂槽和P型重掺杂槽为横截面为V型的条状槽。其俯视面如图2所示。每两排深硅通孔106的两侧，都分布有两个N型重掺杂槽和P型重掺杂槽。N型重掺杂槽和P型重掺杂槽相间排列，间距距离为2μm-3μm。图1实际上包括两组抗干扰半导体器件(虚线框a和b所示)，这两组抗干扰半导体器件a和b之间的区域109即为被保护区域。
图2示意性示出了根据本发明的用于光收发器件抗干扰的半导体器件的俯视图(一组抗干扰半导体器件)。由图2可知，抗干扰半导体器件包括两列N型重掺杂槽(N+)201和201’、P型重掺杂槽(P+)202和202’、深硅通孔203和203’。如图2所示，沿A—A方向所获得的截面定义为横截面，则N+和P+为横截面为V型的沟槽，深硅通孔为横截面深V型(图1)，俯视面为正方形的通孔。
图3为应用本发明的用于光收发器件抗干扰的半导体器件的第一实施例示意图。如图3可知，所述抗干扰光收发模块300包括激光驱动器301、跨导放大器302、时钟数据恢复器303以及抗干扰半导体器件304。如图3所示，本发明的第一实施例的俯视面为长方形。激光驱动器301和跨导放大器302分别位于长方形一条长边的两个角上，时钟数据恢复器303位于长方形另一条长边上。抗干扰半导体器件304包括c部分和d部分，其中时钟数据恢复器303与激光驱动器301、跨导放大器302通过抗干扰半导体器件304的c部分隔开。其中激光驱动器301和跨导放大器302之间布置有两条抗干扰半导体器件也就是抗干扰半导体器件304的d部分。抗干扰半导体器件304的d部分中间的区域属于被保护区域305。
图4为应用本发明的用于光收发器件抗干扰的半导体器件的第二实施例示意图。如图4可知，第二实施例的抗干扰光收发模块400包括跨导放大器401、激光驱动器402、时钟数据恢复器403以及抗干扰半导体器件404。如图4所示，本发明的第二实施例的抗干扰光收发模块的俯视面为长方形。跨导放大器401和激光驱动器402分别位于长方形一条长边的两个角上(与实施例一中的跨导放大器和激光驱动器的位置对调)，时钟数据恢复器403位于长方形另一条长边上。抗干扰半导体器件404包括e部分和f部分，其中时钟数据恢复器403与跨导放大器401、激光驱动器402通过抗干扰半导体器件404的e部分隔开。其中跨导放大器401和激光驱动器402之间布置有两条抗干扰半导体器件也就是抗干扰半导体器件404的f部分。抗干扰半导体器件404的f部分中间的区域属于被保护区域405。
通过本发明的用于光收发器件抗干扰的半导体器件，将激光驱动器、跨导放大器、时钟数据恢复器集成在一张芯片上，不仅能够节约成本，还能够大大改善芯片速度及功耗性能，实现相对高的数据速率操作和相对低的回程损耗。将硅通孔技术运用其中，能够隔离同一芯片上的各个器件，对各个器件起到抗干扰的保护作用。
结合这里披露的本发明的说明和实践，本发明的其他实施例对于本领域技术人员都是易于想到和理解的。说明和实施例仅被认为是示例性的，本发明的真正范围和主旨均由权利要求所限定。

Claims (5)

1.一种用于光收发器件抗干扰的半导体器件，所述半导体器件包括：
自下而上设置的背侧金属化层、p++承载晶圆层、P型外延层、隔离层以及金属层；
背侧金属化层作为衬底，其上形成p++承载晶圆层，p++承载晶圆层上形成P型外延层，在P型外延层和隔离层上形成深硅通孔和N型重掺杂槽、P型重掺杂槽，金属层形成于隔离层之上；
所述隔离层形成后，其上覆盖一层金属，这层金属顺着N型重掺杂槽、P型重掺杂槽和深硅通孔将这三种V型槽填满，并在隔离层的上方形成一定厚度；
所述半导体器件包括至少两条N型重掺杂槽、两条P型重掺杂槽和数个深硅通孔，其中数个深硅通孔分成至少两排分布，每两排深硅通孔的两侧都分布有两个N型重掺杂槽和P型重掺杂槽，N型重掺杂槽和P型重掺杂槽相间排列，间距距离为2μm-3μm；其中，所述深硅通孔从P型外延层的底部延伸到隔离层的顶部；所述N型重掺杂槽和P型重掺杂槽形成于P型外延层的顶部，并延伸到隔离层的顶部。
2.如权利要求1所述的用于光收发器件抗干扰的半导体器件，其中所述深硅通孔为两端开口为正方形的“V”形通孔，其深度范围为8μm-12μm。
3.如权利要求1所述的用于光收发器件抗干扰的半导体器件，其中所述深硅通孔的深度为10μm。
4.如权利要求1所述的用于光收发器件抗干扰的半导体器件，其中所述深硅通孔之间的距离为2μm-3μm。
5.如权利要求1所述的用于光收发器件抗干扰的半导体器件，其中所述金属选自铝或铜。
CN201610802103.9A 2016-09-05 2016-09-05 用于光收发器件抗干扰的半导体器件 Active CN106252389B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610802103.9A CN106252389B (zh) 2016-09-05 2016-09-05 用于光收发器件抗干扰的半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610802103.9A CN106252389B (zh) 2016-09-05 2016-09-05 用于光收发器件抗干扰的半导体器件

Publications (2)

Publication Number Publication Date
CN106252389A CN106252389A (zh) 2016-12-21
CN106252389B true CN106252389B (zh) 2023-03-21

Family

ID=57599369

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610802103.9A Active CN106252389B (zh) 2016-09-05 2016-09-05 用于光收发器件抗干扰的半导体器件

Country Status (1)

Country Link
CN (1) CN106252389B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018040100A1 (zh) 2016-09-05 2018-03-08 飞昂通讯科技南通有限公司 用于光收发器件抗干扰的半导体器件

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4896194A (en) * 1987-07-08 1990-01-23 Nec Corporation Semiconductor device having an integrated circuit formed on a compound semiconductor layer
CN1420637A (zh) * 2001-11-15 2003-05-28 三星电子株式会社 收发器无源器件和模块
CN103650140A (zh) * 2011-05-05 2014-03-19 思科技术公司 用于收发器的晶片级封装平台
CN103681828A (zh) * 2012-09-21 2014-03-26 三星电子株式会社 半导体器件及其制造方法
CN104347420A (zh) * 2013-08-07 2015-02-11 中芯国际集成电路制造(北京)有限公司 Ldmos器件及其形成方法
CN105589139A (zh) * 2014-11-06 2016-05-18 新科实业有限公司 晶片级封装光电组件以及具有它的收发器模块
CN205984995U (zh) * 2016-09-05 2017-02-22 飞昂通讯科技南通有限公司 用于光收发器件抗干扰的半导体器件

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006229189A (ja) * 2005-01-19 2006-08-31 Seiko Epson Corp 光素子およびその製造方法、並びに、光モジュールおよびその製造方法
US8399292B2 (en) * 2010-06-30 2013-03-19 International Business Machines Corporation Fabricating a semiconductor chip with backside optical vias
JP5467953B2 (ja) * 2010-07-07 2014-04-09 日本オクラロ株式会社 半導体光素子、光送信モジュール、光送受信モジュール、及び、光伝送装置
KR101974198B1 (ko) * 2012-07-12 2019-04-30 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
US8963336B2 (en) * 2012-08-03 2015-02-24 Samsung Electronics Co., Ltd. Semiconductor packages, methods of manufacturing the same, and semiconductor package structures including the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4896194A (en) * 1987-07-08 1990-01-23 Nec Corporation Semiconductor device having an integrated circuit formed on a compound semiconductor layer
CN1420637A (zh) * 2001-11-15 2003-05-28 三星电子株式会社 收发器无源器件和模块
CN103650140A (zh) * 2011-05-05 2014-03-19 思科技术公司 用于收发器的晶片级封装平台
CN103681828A (zh) * 2012-09-21 2014-03-26 三星电子株式会社 半导体器件及其制造方法
CN104347420A (zh) * 2013-08-07 2015-02-11 中芯国际集成电路制造(北京)有限公司 Ldmos器件及其形成方法
CN105589139A (zh) * 2014-11-06 2016-05-18 新科实业有限公司 晶片级封装光电组件以及具有它的收发器模块
CN205984995U (zh) * 2016-09-05 2017-02-22 飞昂通讯科技南通有限公司 用于光收发器件抗干扰的半导体器件

Also Published As

Publication number Publication date
CN106252389A (zh) 2016-12-21

Similar Documents

Publication Publication Date Title
US10341021B2 (en) Method and system for optoelectronics transceivers integrated on a CMOS chip
US9829661B2 (en) Method and system for hybrid integration of optical communication systems
TWI700900B (zh) 藉由拼接之大型矽光子中介層之方法及系統
US10466413B2 (en) Opto-electronic system including optical input/output device
CN103312415B (zh) 用于通信的方法和系统
EP2201417B1 (en) Method and system for optoelectronics transceivers integrated on a cmos chip
KR101240558B1 (ko) 광 연결 수단을 구비한 멀티칩
US8063424B2 (en) Embedded photodetector apparatus in a 3D CMOS chip stack
US20140270629A1 (en) Optical waveguide network of an interconnecting ic module
US20010031109A1 (en) Method and apparatus for providing optical interconnection
US20140270621A1 (en) Photonic multi-chip module
CN104241090A (zh) 光学底板镜
CN106252389B (zh) 用于光收发器件抗干扰的半导体器件
US10469174B2 (en) Anti-interference semiconductor device for optical transceiver
CN205984995U (zh) 用于光收发器件抗干扰的半导体器件
CN113994470A (zh) 共同封装的光学器件和收发器
US20220005845A1 (en) Cmos-compatible short wavelength photodetectors
Umezawa et al. High-speed two-dimensional photodetector array for 4-WDM 25-Gbaud FSO communication
US20070165979A1 (en) Optical input substrate, optical output substrate, optical input/output substrate, a fabrication method for these substrates, and an optical element integrated semiconductor integrated circuit
CN117170048B (zh) 三维封装光电集成芯片结构及其制备方法
WO2023102681A1 (zh) 一种芯片及光通信设备
Nakamura et al. High-density silicon optical interposer for inter-chip interconnects based on compact and high speed components
WO2002006877A2 (en) Flip-chip mounted integrated optic receivers and transmitters

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20180327

Address after: 215000 the five floor B086 of Building No. two, No. 80, Tong Yuan Road, Suzhou Industrial Park, Suzhou City, Jiangsu

Applicant after: Suzhou wing Flex technology partnership (L.P.)

Address before: 226000 Jiangsu city in Nantong Province Long Yi Xing Road No. 1 building room 1501-1504

Applicant before: WINGCOMM COMMUNICATION TECHNOLOGY NANTONG Co.,Ltd.

TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20180719

Address after: 226000 room 1501-1504, Yixing mansion, 1 Changyuan Road, Tongzhou District, Nantong, Jiangsu.

Applicant after: WINGCOMM COMMUNICATION TECHNOLOGY NANTONG Co.,Ltd.

Address before: 215000 five, B086, two building, 80 Tong Yuan Road, Suzhou Industrial Park, Suzhou, Jiangsu.

Applicant before: Suzhou wing Flex technology partnership (L.P.)

TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20190321

Address after: Room 1507, 15th floor, Yixing Building, No. 1 Changyuan Road, Nantong Development Zone, Jiangsu Province

Applicant after: Fei Ang Innovation Technology Nantong Co.,Ltd.

Address before: 226000 room 1501-1504, Yixing mansion, 1 Changyuan Road, Tongzhou District, Nantong, Jiangsu.

Applicant before: WINGCOMM COMMUNICATION TECHNOLOGY NANTONG Co.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant