CN106233225A - 用于控制处理器核心的电力模式的基于延时的电力模式单元以及相关方法及系统 - Google Patents

用于控制处理器核心的电力模式的基于延时的电力模式单元以及相关方法及系统 Download PDF

Info

Publication number
CN106233225A
CN106233225A CN201580019999.7A CN201580019999A CN106233225A CN 106233225 A CN106233225 A CN 106233225A CN 201580019999 A CN201580019999 A CN 201580019999A CN 106233225 A CN106233225 A CN 106233225A
Authority
CN
China
Prior art keywords
power mode
processor core
power
thread
time delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580019999.7A
Other languages
English (en)
Other versions
CN106233225B (zh
Inventor
苏雷什·库马尔·文库马汉蒂
彼得·吉恩·萨索内
桑贾伊·马加万·帕蒂尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN106233225A publication Critical patent/CN106233225A/zh
Application granted granted Critical
Publication of CN106233225B publication Critical patent/CN106233225B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3228—Monitoring task completion, e.g. by use of idle timers, stop commands or wait commands
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3243—Power saving in microcontroller unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
    • G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
    • G06F9/4893—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues taking into account power or heat criteria
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Power Sources (AREA)
  • Microcomputers (AREA)

Abstract

本发明揭示用于控制处理器核心的电力模式的基于延时的电力模式单元以及相关方法及系统。在一个方面中，所述电力模式单元经配置以在所述处理器核心的一或多个线程在搁置状态下且无线程在活动状态下时降低提供至所述处理器核心的电力。正由线程处理的指令的操作数可为位于处理器核心外部的存储器中的数据。如果在线程等待来自所述处理器核心外的请求时，所述处理器核心并不需要如此多的电力来操作，则可在这些等待周期期间降低由所述处理器核心消耗的电力。如果正处理的所有线程处于搁置状态下，则即使当正在处理所述线程时，也可在所述处理器核心中省电，且可降低所述处理器核心及其对应CPU中的总电力消耗。

Description

用于控制处理器核心的电力模式的基于延时的电力模式单元 以及相关方法及系统
优选权声明
本申请案请求2014年4月22日申请且标题为“LATENCY-BASED POWER MODE UNITSFOR CONTROLLING POWER MODES OF PROCESSOR CORES,AND RELATED METHODS ANDSYSTEMS”的美国专利申请案第14/258,541号的优先权，所述美国专利申请案全文以引用的方式并入本文中。
技术领域
本发明的技术大体上涉及处理器核心，且特别涉及控制处理器核心的电力模式。
背景技术
基于处理器的计算机系统可包含各自包含用于指令执行的一或多个处理器核心的一或多个中央处理单元(CPU)。每一处理器核心包含用于经由多个管线级处理指令的硬件资源。举例来说，在管线中处理指令可包含提取指令及译码指令，随后将所述指令发送至执行单元，诸如算术逻辑单元。另外，处理器核心的硬件资源可分成被称为“线程”(也被称作“硬件线程”)的独立部分。线程为处理器核心提供同时并行处理多个指令的能力。更具体来说，处理器核心内的线程可处理指令，同时同一处理器核心内的另一线程处理不同指令。
就此而言，在处理器核心内处理指令有助于对应CPU的总电力消耗。致力于省电，CPU可采用经配置以取决于处理器核心的活动控制处理器核心的电力电平的电力控制单元。举例来说，电力控制单元可在至少一个线程处于活动状态下时提供标称电力电平至处理器核心，以提供充足电力来驱动处理器核心内的硬件资源来处理指令。然而，若处理器核心中无线程处于活动状态下，则电力控制单元可使处理器核心电力衰弱以省电。以此方式，通过在处理器核心具有活动状态下的线程时提供标称电力至处理器核心及在所有线程处于非活动时使处理器核心电力衰弱来节省处理器核心及其对应CPU的电力消耗。
发明内容
在实施方式中揭示的方面包含用于控制处理器核心的电力模式的基于延时的电力模式单元。也揭示相关方法及系统。在本文中的方面中，本文揭示的电力模式单元也经配置以能够在处理器核心的一或多个线程在待决状态下且无线程在活动状态下时降低或衰弱提供至处理器核心的电力，而不是所述电力模式单元仅能够在无线程处于活动时使处理器核心电力衰弱来省电。
当线程中的指令的处理由等待自处理器核心的外部检索数据以用于所述指令而无需线程以其它方式处理另一指令构成时，线程在处理器核心中处于待决状态。举例来说，正由线程处理的指令的操作数可为位于处理器核心外部的存储器中的数据。若处理器核心在线程处于待决状态下且等待来自处理器核心外部的请求时并不需要如此多的电力来操作，则也可在等待周期的延时期间降低由处理器核心消耗的电力。以此方式，即使当线程处于待决状态下时也可在处理器核心中省电。能够另外在线程处于待决状态下时(相对于仅在所有线程处于非活动时)省电的中央处理单元(CPU)可降低处理器核心及其对应CPU中的总电力消耗。
就此而言，在一个方面中，提供一种用于控制处理器核心的电力模式的基于延时的电力模式单元。基于延时的电力模式单元包括电力模式输入，所述电力模式输入经配置以接收关于供应至处理器核心以用于处理器核心外部的数据存取的电力电平的电力模式信息。基于延时的电力模式单元进一步包括经配置以接收关于处理器核心中的线程的状态的工作负荷信息的线程工作负荷输入。基于延时的电力模式单元经配置以产生电力模式设定来将处理器核心设置成当(1)工作负荷信息指示处理器核心的一或多个线程在待决状态下且无线程在活动状态下且(2)电力模式信息指示一或多个线程的当前数据存取延时在对应于降低电力模式的在待决状态下时在降低电力模式下操作。值得注意的是，基于待决状态下的一或多个线程的当前数据存取延时调节降低电力模式允许处理器核心在线程受限于等待长延时数据时省电。基于延时的电力模式单元也可经进一步配置以向电力模式输出提供电力模式设定，以向用于控制由处理器核心使用的电力的电力控制单元提供电力模式设定。
在另一方面中，提供一种用于控制处理器核心的电力模式的基于延时的电力模式设备。所述基于延时电力模式设备包括用于接收关于供应至处理器核心以用于处理器核心外部的数据存取的电力电平的电力模式信息的装置。所述基于延时电力模式设备也包括用于接收关于处理器核心中的线程的状态的工作负荷信息的装置。所述基于延时电力模式设备也包括用于产生电力模式设定来将处理器核心设置成当工作负荷信息指示处理器核心的一或多个线程在待决状态下且无线程在活动状态下且电力模式信息指示一或多个线程的当前数据存取延时在对应于降低电力模式的在待决状态下时在降低电力模式下操作的装置。所述基于延时电力模式设备也可进一步包括装置，所述装置用于提供电力模式设定至用于控制由处理器核心使用的电力的装置。
在另一方面中，提供一种用于使用基于延时的确定控制处理器核心的电力模式的方法。所述方法包括接收关于供应至处理器核心以用于处理器核心外部的数据存取的电力电平的电力模式信息。所述方法进一步包括接收关于处理器核心中的线程的状态的工作负荷信息。所述方法进一步包括产生电力模式设定来将处理器核心设置成当(1)工作负荷信息指示处理器核心的一或多个线程在待决状态下且无线程在活动状态下且(2)电力模式信息指示一或多个线程的当前数据存取延时在对应于降低电力模式的在待决状态下时在降低电力模式下操作。所述方法也可进一步包括向用于控制由处理器核心使用的电力的电力控制单元提供电力模式设定。
在另一方面中，其上存储有计算机可执行指令的非暂时性计算机可读媒体，所述指令在由处理器执行时引起处理器接收关于供应至处理器核心以用于处理器核心外部的数据存取的电力电平的电力模式信息。所述计算机可执行指令进一步引起处理器接收关于处理器核心中的线程的状态的工作负荷信息。所述计算机可执行指令进一步引起处理器产生电力模式设定来将处理器核心设置成当(1)工作负荷信息指示处理器核心的一或多个线程在待决状态下且无线程在活动状态下且(2)电力模式信息指示一或多个线程的当前数据存取延时在对应于降低电力模式的在待决状态下时在降低电力模式下操作。所述计算机可执行指令可进一步引起处理器向用于控制由处理器核心使用的电力的电力控制单元提供电力模式设定。
附图说明
图1为采用基于延时的电力模式单元的示范性处理器子系统的框图，所述基于延时的电力模式单元经配置以通过在处理器核心的一或多个线程在待决状态下且无线程在活动状态下时降低供应至处理器核心的电力电平来控制处理器核心的电力模式；
图2为说明图1中的基于延时的电力模式单元控制处理器核心的电力模式的示范性过程的流程图，所述控制包含在处理器核心的的一或多个线程在待决状态下且无线程在活动状态下时降低供应至处理器核心的电力电平；
图3A为说明处理器核心的示范性线程活动及电力电平活动以及由图1中的基于延时的电力模式单元基于线程处于活动、非活动还是待决状态下控制处理器核心的对应电力模式的图式；
图3B为说明作为采用图1中的基于延时的电力模式单元的结果的图3A中的处理器核心的示范性电力降低的图式；
图4为说明图1中的基于延时的电力模式单元控制处理器核心的电力模式的示范性过程的流程图，其中可基于资料存取延时的持续时间产生与较低电力模式或较高电力模式相关联的电力模式设定；
图5为说明处理器核心的示范性线程活动及电力电平活动以及由图1中的基于延时的电力模式单元控制的当线程经调度以在处理器核心外部的数据存取的定义阈值时间内变为活动时处理器核心的对应电力模式的图式；
图6为说明处理器核心的示范性线程活动及电力电平活动以及由图1中的基于延时的电力模式单元控制的在处理器核心内的两个线程在待决、活动及非活动状态之间转变时处理器核心的对应电力模式的图式；及
图7为示范性基于处理器的系统的框图，所述系统可包含含有一或多个处理器核心及图1中的基于延时的电力模式单元的中央处理单元(CPU)。
具体实施方式
现在参考图式，描述本发明的若干示范性方面。词语“示范性”在本文中用以意谓“充当实例、个例或说明”。不必将本文中描述为“示范性”的任何方面解释为优选或优于其它方面。
本文揭示的方面包含用于控制处理器核心的电力模式的基于延时的电力模式单元。也揭示相关方法及系统。就此而言，图1说明采用用于控制处理器核心14的电力模式的示范性基于延时的电力模式单元12的示范性中央处理单元(CPU)子系统10。处理器核心14具有各自经配置以提供同时处理的多个线程X(0)-X(N)，其中『N+1』等于线程的数目。然而，处理器核心14可包含仅一个(1)线程。如下文更详细论述，图1中的基于延时的电力模式单元12经配置以能够在处理器核心14中的线程X(0)-X(N)中的至少一者处于待决状态下且无线程X(0)-X(N)处于活动时降低或衰弱提供给处理器核心14的电力。以此方式，即使当线程X(0)-X(N)处于待决状态下时(相对于仅在处理器核心14中的线程X(0)-X(N)处于非活动时)，也可在处理器核心14中省电。
当线程X中的指令的处理由等待自处理器核心14外部检索数据以用于所述指令而无需线程X以其它方式处理另一指令构成时，图1中的处理器核心14中的线程X处于待决状态下。另外，当线程X并非等待自处理器核心14外部检索数据且线程X正以其它方式处理指令时，处理器核心14中的线程X处于活动状态下。当线程X既不在活动状态下，也不在待决状态下时，线程X处于非活动状态下。举例来说，正通过处理器核心14中的线程X处理的指令的操作数可为位于处理器核心14外部的存储器中的数据。若处理器核心14在线程X处于待决状态下且等待来自处理器核心14外部的请求时并不需要如此多的电力来操作，则在等待周期的延时期间也可降低由处理器核心14消耗的电力。以此方式，即使当线程X(0)-X(N)处于待决状态下时也可在处理器核心14中省电。采用基于延时的电力模式单元12来另外在线程X(0)-X(N)处于待决状态下时(相对于仅在所有线程X(0)-X(N)处于非活动时)省电可降低处理器核心14及对应CPU子系统10中的总电力消耗。
继续参考图1，在论述基于延时的电力模式单元12控制处理器核心14的电力模式以省电的实例之前，首先描述基于延时的电力模式单元12及CPU子系统10的组件。在此方面中，基于延时的电力模式单元12包含电力模式输入16。电力模式输入16经配置以接收关于供应至处理器核心14的电力电平的电力模式信息18。在此实例中，电力模式信息18包含用于处理器核心14外部的数据存取的电力电平。然而，电力模式信息18也可包含用于其它类型的数据存取的电力电平。基于延时的电力模式单元12也包含经配置以接收关于处理器核心14中的线程X(0)-X(N)的状态的工作负荷信息22的线程工作负荷输入20。举例来说，工作负荷信息22可包含指示处理器核心14的一或多个线程X(0)-X(N)在待决状态下且无线程X(0)-X(N)在活动状态下、线程X(0)-X(N)中的至少一者在活动状态下、还是所有线程X(0)-X(N)皆为非活动的信息。基于延时的电力模式单元12经配置以产生电力模式设定24来基于电力模式信息18及工作负荷信息22将处理器核心14设置成在降低或较高电力模式下操作。基于延时的电力模式单元12经进一步配置以向电力模式输出26提供电力模式设定24，以向电力控制单元28提供电力模式设定24，用以控制由处理器核心14使用的电力。在此实例中，提供两个电力控制单元28(0)、28(1)。第一电力控制单元28(0)用于控制提供给存储器30的电力。第二电力控制单元28(1)用于控制提供给处理器核心14中的逻辑32的电力以用于执行或支持其中的处理。
另外，在此方面中，基于延时的电力模式单元12经配置以在中断输出36上产生中断34来让处理器核心14准备好在较高电力模式下操作。替代地，基于延时的电力模式单元12可经配置以在电力模式设定24的所存储先前个例与较高电力模式相关联时放弃在中断输出36上产生中断34。举例来说，电力模式设定24的所存储先前个例可存储在基于延时的电力模式单元12内的单元存储器37中。
图2说明图1中的基于延时的电力模式单元12用于控制处理器核心14的电力模式的示范性过程38。参考图2，基于延时的电力模式单元12首先接收关于供应至处理器核心14以用于处理器核心14外部的数据存取的电力电平的电力模式信息18(框40)。基于延时的电力模式单元12随后接收表示处理器核心14中的线程X(0)-X(N)的状态的工作负荷信息22(框42)。基于延时的电力模式单元12可在框42中接收工作负荷信息22，随后或同时在框40中接收电力模式信息18。另外，一旦基于延时的电力模式单元12接收到电力模式信息18及工作负荷信息22两者，基于延时的电力模式单元12就确定以下各者：(1)工作负荷信息22是否指示处理器核心14的一或多个线程X(0)-X(N)在待决状态下且无线程X(0)-X(N)在活动状态下；及(2)电力模式信息18是否指示所述一或多个线程X(0)-X(N)的当前数据存取延时在对应于降低电力模式的待决状态下(框44)。
继续参考图2，若框44中的两个状况存在，则此意谓处理器核心14并无活动的任何线程X(0)-X(N)。另外，此也意谓处理器核心14并无不久可变为活动的处于待决状态下的任何线程X。由此，在此情境下，可降低提供给处理器核心14的电力以省电。就此而言，基于延时的电力模式单元12产生电力模式设定24来将处理器核心14设置成在降低电力模式下操作(框46)。基于延时的电力模式单元12提供指示降低电力模式的电力模式设定24至用于控制由处理器核心14使用的电力的电力控制单元28(0)、28(1)(框48)。
然而，若图2的框44中的两个状况不存在，则处理器核心14可能需要较高电力电平以用于处理指令。举例来说，可能需要较高电力电平以供处理器核心14中的线程X有效地处理指令。在此情境下，基于延时的电力模式单元12产生电力模式设定24来将处理器核心14设置成在较高电力模式(相对于降低电力模式)下操作(框50)。基于延时的电力模式单元12提供电力模式设定24至用于控制由处理器核心14使用的电力的电力控制单元28(0)、28(1)(框48)。可不断重复图2中的过程38以允许基于延时的电力模式单元12来控制处理器核心14的电力电平。
由此，总的来说，通过图1中的基于延时的电力模式单元12采用图2中的过程38，基于延时的电力模式单元12使得如果正处理的所有线程X(0)-X(N)在待决状态下，则即使当正处理线程X(0)-X(N)时，也实现处理器核心14中的电力节省。
为提供对图1中的基于延时的电力模式单元12在线程X(0)-X(N)处于待决状态下且无线程X(0)-X(N)处于活动时降低提供给处理器核心14的电力的进一步解释，提供图3A。图3A说明示范性线程活动图表52及展示基于延时的电力模式单元12对处理器核心14电力电平的影响的对应电力电平活动图表54。
参考图3A，线程活动图表52展示在时间t0处处于非活动状态下的处理器核心14中的第一线程X(0)，如通过低活动等级LL所说明。为了清楚起见，线程活动图表52上的低活动等级LL可表示线程X(0)处于非活动或待决状态下，而高活动等级LH表示线程X(0)处于活动状态下。另外，处理器核心14中的所有其它线程X(1)-X(N)(图中未展示)在图3A中处于非活动。因为所有线程X(0)-(N)处于非活动，处理器核心14处于其中在时间t0处电力电平P等于PC(例如，电力衰弱等级)的降低电力模式下，如电力电平活动图表54中所示。如本文所使用，使处理器核心14电力衰弱在于将供应至处理器核心14的电力降低至将数据保留在存储器30及逻辑32中所需的最小等级。虽然在此实例中PC大于零电力电平P0，但一些方面可具有等于P0的PC。另外，在时间t1处，线程X(0)变成活动，如通过高活动等级LH所说明。作为响应，基于延时的电力模式单元12产生电力模式设定24来将处理器核心14设置成以较高电力模式操作。基于延时的电力模式单元12也响应于产生对应于较高电力模式的电力模式设定24而在中断输出36上产生中断34。中断34提示处理器核心14在准备线程相关活动时在时间t1-2期间进行“唤醒”程序。另外，电力模式设定24引起电力控制单元28(0)、28(1)供应标称电力至处理器核心14，从而在时间t1处将电力电平P变成PN。
继续参考图3A，在时间t3处，作为指令的处理的一部分，线程X(0)发起存储在处理器核心14外部的数据的数据存取。由此，线程X(0)在时间t3处变成待决状态，如通过线程活动图表52中的低活动等级LL所示。因为所有其它线程X(1)-X(N)仍处于非活动，故工作负荷信息22指示处理器核心14的一或多个线程在待决状态下且无线程在活动状态下。在此实例中，电力模式信息18指示线程X(0)的对应于降低电力模式的当前数据存取延时。因此，基于延时的电力模式单元12产生电力模式设定24来将处理器核心14设置成降低电力模式。电力控制单元28(0)、28(1)供应降低电力电平至处理器核心14，从而引起电力电平P在时间t3处降至PC，因为处理器核心14并不需要与线程处于活动时相比一样多的电力来操作。由此，即使线程X(0)处于待决状态下而非非活动，基于延时的电力模式单元12也使得处理器核心14能够在时间t3处开始在降低电力模式下操作。
继续参考图3A，处理器核心14在时间t4处接收自处理器核心14外部请求以用于待决线程X(0)的资料，从而引起线程X(0)变为活动的，如通过高活动等级LH所说明。此引起基于延时的电力模式单元12产生电力模式设定24来将处理器核心14设置成在较高电力模式下操作。电力模式设定24引起电力控制单元28(0)、28(1)供应标称电力至处理器核心14，从而引起电力电平P在时间t4处升至PN。另外，基于延时的电力模式单元12也产生中断34，从而提示处理器核心14在时间t4-5期间进行唤醒程序。由此，基于延时的电力模式单元12使得处理器核心14能够在线程X(0)变成待决时的时间t3处开始以PC操作，直至在线程X(0)接收所请求数据时的时间t4为止。
就此而言，继续参考图3A，时间t3-4对应于与处理器核心14外部的数据存取相关联的将线程X(0)置于待决状态下的数据存取延时。由此，处理器核心14在时间t3-4期间保持在具有设置为PC的电力电平P的降低电力模式下，藉此贯穿彼时间框在处理器核心14内省电。图3B中说明在线程X(0)处于待决状态下时通过将电力电平P降低至PC而在处理器核心14中节省的电力的量。更具体而言，相较于当电力电平P在线程X(0)处于待决状态下时保持在PN处时不省电，电力整体55(0)展示在时间t3-4期间在处理器核心14中节省PN-PC的总电力。
继续参考图3A，在时间t6处，线程X(0)发起存储在处理器核心14外部的数据的数据存取，且由此线程X(0)变成待决状态，如通过低活动等级LL所说明。类似于在时间t3-4期间的先前数据存取，电力模式信息18指示线程X(0)的对应于降低电力模式的当前数据存取延时。因为所有其它线程X(1)-X(N)在线程X(0)处于待决时处于非活动，故工作负荷信息22指示处理器核心14的一个线程在待决状态下且无线程在活动状态下。基于电力模式信息18及工作负荷信息22，基于延时的电力模式单元12生成电力模式设定24来将处理器核心14设置成降低电力模式。由此，电力控制单元28(0)、28(1)供应降低电力电平至处理器核心14，从而引起电力电平P在时间t6处降至PR。接收自处理器核心14外部请求的数据后，线程X(0)在时间t7处变成活动的，如通过高活动等级LH所说明。此引起基于延时的电力模式单元12产生电力模式设定24来将处理器核心14设置成在较高电力模式下操作。另外，基于延时的电力模式单元12也产生中断34，从而提示处理器核心14在时间t7-8期间进行唤醒程序。电力模式设定24引起电力控制单元28(0)、28(1)供应标称电力至处理器核心14，从而引起电力电平P在时间t7处升至PN。
继续参考图3A，时间t6-7对应于与处理器核心14外部的数据存取相关联的在时间t6处将线程X(0)置于待决状态下的数据存取延时。由此，处理器核心14在时间t6-7期间保持在具有设置为PR的电力电平P的降低电力模式下，藉此贯穿彼时间框在处理器核心14内省电。图3B中说明在线程X(0)处于待决状态下时通过将电力电平P降低至PR而在处理器核心14中节省的电力的量。更具体而言，相较于在线程X(0)处于待决状态下时电力节省缺乏使得电力电平P保持在PN处，电力整体55(1)展示在时间t6-7期间在处理器核心14中节省PN-PR的总电力。
值得注意的是，尽管处理器核心14在时间t3-4及时间t6-7期间在降低电力模式下操作，但电力电平PC在时间t3-4期间比在时间t6-7期间的电力电平PR低。在降低电力模式的独立个例期间的电力电平P的此类差异系归因于取决于对应数据存取延时的电力电平P。举例来说，与时间t3-4相关联的数据存取延时比与时间t6-7相关联的数据存取延时更长。处理器核心14在时间t3-4期间可以电力电平PC操作，因为在此类长数据存取延时期间节省的电力比与自电力衰弱状态唤醒处理器核心14相关联的任何效能损失更重要。相反，在与关联于时间t6-7的数据存取延时一样短的数据存取延时期间通过使处理器核心14电力衰弱而节省的电力可能不能调整此类效能损失。然而，相较于电力电平PC，自电力电平PR唤醒处理器核心14具有较小效能损失。由此，仅在时间t6-7期间将处理器核心14降低至电力电平PR可节省足以调整与自电力电平PR唤醒处理器核心14相关联的效能损失的电力。因此，基于延时的电力模式单元12经配置以产生对应于针对特定资料存取处理器核心14必须等待的时间量的电力模式设定24。
现参考图1提供本文揭示的方面的具体细节。在此方面中，基于延时的电力模式单元12上的电力模式输入16经配置以自处理器核心14内的存储器30接收电力模式信息18。替代地，电力模式信息18可存储在处理器核心14外部的另一存储器中。如先前所描述，电力模式信息18包含关于应将哪一电力模式供应至处理器核心14的信息。更具体而言，电力模式信息18可包含关于处理器核心14外部的数据存取的延时及对应于所述数据存取的电力模式的信息。作为非限制性实例，电力模式信息18可包含数据接口(自所述数据接口请求数据)的识别符、对应于自数据接口存取数据的延时及对应于特定数据接口的电力模式。以此方式，降低电力模式可与关联于自处理器核心14外部的特定数据接口存取数据的延时相关联。作为非限制性实例，若此类数据存取具有相对长延时，则自遵循二阶(L2)高速缓存未命中的较低等级存储器存取数据可与降低电力模式相关联。类似地，自具有相对长数据存取延时的不可缓存外围装置存取数据也可对应于降低电力模式。
继续参考图1，基于延时的电力模式单元12经配置以藉助于线程工作负荷输入20自处理器核心14内的逻辑32接收工作负荷信息22。如先前所描述，工作负荷信息22包含关于处理器核心14内的线程X(0)-X(N)的状态的信息。详言的，工作负荷信息22可包含指示处理器核心14的一或多个线程X(0)-X(N)在待决状态下且无线程X(0)-X(N)在活动状态下、至少一个线程X在活动状态下、还是所有线程X(0)-X(N)皆为非活动的信息。由此，电力模式信息18及工作负荷信息22提供关于以下各者的细节：在待决状态下的线程X(0)-X(N)中的一者是否具有与降低电力模式相关联的一数据存取延时，及处理器核心14的当前活动是否能够禁得起电力降低。
继续参考图1，在此方面中，电力模式设定24可基于处理器核心14中存在的状况而变化。举例来说，基于延时的电力模式单元12经进一步配置以产生电力模式设定24来将处理器核心14设置成当工作负荷信息22指示处理器核心14中的所有线程X(0)-X(N)处于非活动时在降低电力模式下操作。详言的，若无线程X(0)-X(N)处于待决或活动状态下，则处理器核心14能够禁得起降低电力模式，因为处理器核心14内的存储器30及逻辑32在无线程X(0)-(N)正在处理指令时并不需要满电力。另外，基于延时的电力模式单元12也经配置以产生电力模式设定24来将处理器核心14设置成在其中的状况不满足降低电力模式时在较高电力模式下操作。更具体而言，产生的电力模式设定24将在电力模式信息18指示在待决状态下的线程X(0)-X(N)中的一者的数据存取延时并不对应于降低电力模式时反映较高电力模式。类似地，若工作负荷信息22指示处理器核心14的至少一个线程X在活动状态下时，电力模式设定24将设置处理器核心14为在较高电力模式下运行。由此，基于延时的电力模式单元12经配置以根据处理器核心14的当前需求产生电力模式设定24。
继续参考图1，在此方面中，基于延时的电力模式单元12也经配置以在产生的电力模式设定24指示较高电力模式时通知处理器核心14。详言的，处理器核心14可能需要采取某些步骤以便自降低电力模式转变至较高电力模式，通常被称作“唤醒”处理器核心14。由此，基于延时的电力模式单元12经配置以响应于产生电力模式设定24来将处理器核心14设置成在较高电力模式下操作而在中断输出36上产生中断34。将中断34提供至处理器核心14中的逻辑32，以通知处理器核心14准备在较高电力模式下操作。替代地，基于延时的电力模式单元12可经配置以响应于产生电力模式设定24来将处理器核心14设置成在降低电力模式下操作而产生中断34。以此方式，可将中断34提供至处理器核心14中的逻辑32，使得逻辑32可采取步骤来自较高电力模式转变至降低电力模式。
继续参考图1，在此方面中，基于延时的电力模式单元12安置于处理器核心14内。然而，在其它方面中，基于延时的电力模式单元12可以其它方式安置于处理器核心14外部且产生省电益处。由此，无论基于延时的电力模式单元12在CPU子系统10中的位置如何，若正处理的所有线程X(0)-X(N)处于待决状态下，则即使当正处理线程X(0)-X(N)时，基于延时的电力模式单元12也可协助在处理器核心14中省电。
除考虑线程状态及任何对应数据存取延时的外，基于延时的电力模式单元12可在产生电力模式设定24时考虑线程X(0)-X(N)的将来活动的计时。举例来说，若线程X(0)-X(N)中的一者经调度以在同一或另一线程X(0)-X(N)变成待决状态之后的相对短时间内变为活动的，则在此类短时段中降低电力所需的额外负荷可能比任何电力节省更重要。就此而言，图4说明图1中的基于延时的电力模式单元12用于部分基于线程X(0)-X(N)中的一者可遵循数据存取请求变为活动的速度来控制处理器核心14的电力模式的示范性过程56。
继续参考图4，框40、框42、框44、框46、框48及框50中的步骤与先前在图2中所描述相同。然而，若框44中的两个状况存在，则基于延时的电力模式单元12作出额外确定而非产生用于降低电力模式的电力模式设定24。详言的，基于延时的电力模式单元12确定工作负荷信息22是否指示处理器核心14具有经调度以在处理器核心14外部的数据存取发起后的定义阈值时间内变为活动的线程X(框58)。举例来说，第一线程X(0)可转变至待决状态，而无其它线程X(1)-X(N)处于活动状态下。若第二线程X(1)经调度以在第一线程X(0)转变至待决状态之后不久变为活动，则处理器核心14可能低效地进入仅具有的降低电力模式以在一旦第二线程X(1)处于活动状态下时进入较高电力模式。由此，定义阈值时间可表示最小持续时间，其中处理器核心14需要具有在待决状态下的一或多个线程X(0)-X(N)且无在活动状态下的线程X(0)-X(N)以便调整进入降低电力模式。与唤醒处理器核心14相关联的效能损失可为确定此类计时的重要因素。
以此方式，继续参考图4，若在框58处线程X经调度以在定义阈值时间内变为活动，则基于延时的电力模式单元12经配置以产生用于较高电力模式的电力模式设定24(框50)。相反，若在框58处无线程X(0)-X(N)经调度以在定义阈值时间内变为活动，则基于延时的电力模式单元12经配置以产生用于所述降低电力模式的电力模式设定24(框46)。在框46或框50处产生电力模式设定24后，基于延时的电力模式单元12经配置以在框48处提供电力模式设定24至用于控制由处理器核心14使用的电力的电力控制单元28(0)、28(1)。通过采用所述过程56，基于延时的电力模式单元12使得若正处理的所有线程X(0)-X(N)处于待决状态下且对应数据存取延时调整处理器核心14进入降低电力模式，则即使在正处理线程X(0)-X(N)时也能够在处理器核心14中省电。
就此而言，图5说明当线程X(0)经调度以在处理器核心14外部的数据存取的定义阈值时间内变为活动，而所有其它线程X(1)-X(N)(图中未展示)保持非活动时，图1中的处理器核心14的线程活动图表60及对应电力电平活动图表62。直至时间t6的线程活动图表60及电力电平活动图表62的转变及相关计时等同于图3A中直至时间t6的线程活动图表52及电力电平活动图表54的转变及相关计时。
然而在图5中的时间t6处，线程X(0)发起存储在处理器核心14外部的数据的数据存取，且由此线程X(0)变成待决状态，如通过低活动等级LL所说明。然而，尽管线程X(0)处于待决状态下而无其它线程处于活动状态下，但线程X(0)经调度以在时间t9处变为活动，如通过高活动等级LH所说明。另外，时间t9发生在处理器核心14的定义阈值时间内。结果，电力模式设定24继续对应于较高电力模式，而并非基于延时的电力模式单元12产生电力模式设定24来将处理器核心14设置成在降低电力模式下操作。由此，若时间t9不在定义阈值时间内，则电力电平P在时间t6-9期间保持在PN处，而不是降至PC或PR。另外，当线程X(0)在时间t9处变成活动(如通过高活动等级LH所说明)时，电力电平P保持在PN处。值得注意的是，因为处理器核心14在时间t6-9期间保持在PN处，故处理器核心14确实不需要时间来在线程X(0)在时间t9处变成活动后完成其唤醒程序。以此方式，将基于延时的电力模式单元12配置成在线程经调度以在处理器核心14外部的数据存取的发起后的定义阈值时间内变为活动时产生用于较高电力模式的电力模式设定24可减少处理时间并且省电。
另外，图6说明当两个线程在待决、活动及非活动状态之间变化时图1中的处理器核心14的线程活动图表64及对应电力电平活动图表66。以此方式，线程活动图表64说明第一线程X(0)及第二线程X(1)的活动，而所有其它线程X(2)-X(N)(图中未展示)保持非作用。
继续参考图6，线程活动图表64展示在时间t10处在非活动状态下的第一线程X(0)及第二线程X(1)，如通过低活动等级LL所说明。因此，电力电平活动图表66展示在时间t10处电力电平P处于PC。另外，第一线程X(0)及第二线程(1)两者在时间t11处变为活动，如通过高活动等级LH所示。此引起基于延时的电力模式单元12产生电力模式设定24来将处理器核心14设置成较高电力模式。较高电力模式引起电力控制单元28(0)、28(1)供应标称电力至处理器核心14，此情况又引起电力电平P在时间t11处升至PN。在时间t12处，第一线程X(0)及第二线程X(1)两者转变成待决状态，如通过低活动等级LL所示。然而，当电力模式信息18指示直至线程X(1)经调度在时间t15处变为活动为止对应于用于第二线程X(1)的降低电力模式的当前数据存取延时时，第一线程X(0)经调度在时间t13处再次变为活动，如通过高活动等级LH所示。时间t13发生在用于处理器核心14的定义阈值时间内，导致基于延时的电力模式单元12产生电力模式设定24来在时间t12处将处理器核心14设置成较高电力模式。由此，电力电平P在时间t12-14期间保持在PN处。值得注意的是，尽管电力模式设定24的先前个例与较高电力模式相关联，但在此方面中，基于延时的电力模式单元12经配置以在时间t12处产生与较高电力模式相关联的电力模式设定24。然而，当电力模式设定24的所存储先前个例分别与较高电力模式或降低电力模式相关联时，基于延时的电力模式单元12的其它方面可放弃产生电力模式设定24来将处理器核心14设置成较高电力模式或降低电力模式。举例来说，电力模式设定24的所存储先前个例可存储在基于延时的电力模式单元12内的单元存储器37中。
继续参考图6，第一线程X(0)完成其指令的处理且在时间t14处变成非活动，如通过低活动等级LL所说明。然而，第二线程X(1)在时间t14处保持在待决状态下，且经调度以在时间t15处变为活动，如通过高活动等级LH所示。在此实例中，第二线程X(1)具有与降低电力模式相关联的剩余数据存取延时。另外，在时间t15处，经调度变为活动的唯一线程为第二线程X(1)，所述时间t15并非在处理器核心14的定义阈值时间内。由此，基于延时的电力模式单元12经配置以产生电力模式设定24来将处理器核心14设置成在时间t14处在降低电力模式下操作。结果，电力电平P在时间t14-15期间经设置成PC。第二线程X(1)在时间t15处变成活动状态，如通过高活动等级LH所示。基于延时的电力模式单元12产生为较高电力模式的电力模式设定24，导致电力电平P在时间t15处返回至PN。以此方式，基于延时的电力模式单元12使得处理器核心14即使在多个线程在待决、活动及非活动状态之间变化时也能够省电。
根据本文揭示的方面的用于控制处理器核心的电力模式的基于延时的电力模式单元以及相关方法及系统可提供于或集成至任何基于处理器的装置中。实例包含(但不限于)机顶盒、娱乐单元、导航装置、通信装置、固定位置数据单元、移动位置数据单元、移动电话、蜂窝电话、计算机、便携式计算机、台式计算机、个人数字助理(PDA)、监视器、计算机监视器、电视、调谐器、无线电、卫星无线电、音乐播放器、数字音乐播放器、便携式音乐播放器、数字视频播放器、视频播放器、数字视频光盘(DVD)播放器及便携式数字视频播放器。
就此而言，图7说明可采用图1中所说明的基于延时的电力模式单元12的基于处理器的系统68的实例。在此实例中，基于处理器的系统68包含一或多个CPU 70，其各自包含一或多个处理器72。CPU 70可具有耦合至处理器72以用于快速存取暂时存储的数据的高速缓冲存储器74。CPU 70耦合至系统总线76且可使包含于基于处理器的系统68中的主控装置与受控装置相互耦合。众所周知，CPU 70通过经由系统总线76交换地址、控制及数据信息而与所述其它装置通信。举例来说，CPU 70可将总线事务请求传达至作为受控装置的实例的存储器控制器78。尽管图7中未说明，但可提供多个系统总线76，其中每一系统总线76构成不同网状架构。
其它主控装置及受控装置可连接至系统总线76。如图7中所说明，作为实例，所述装置可包含存储器系统80、一或多个输入装置82、一或多个输出装置84、一或多个网络接口装置86及一或多个显示控制器88。输入装置82可包含任何类型的输入装置，包括(但不限于)输入键、开关、语音处理器等。输出装置84可包含任何类型的输出装置，包含(但不限于)音频、视频、其它视觉指示器等。网络接口装置86可为任何经配置以允许至网络90及来自网络90的数据交换的装置。网络90可为任何类型的网络，包含(但不限于)有线或无线网络、专用或公用网络、局域网(LAN)、广域网(WLAN)及因特网。网络接口装置86可经配置以支持任何类型的所要通信协议。存储器系统80可包含一或多个存储器单元92(0-N)。
CPU 70也可经配置以经由系统总线76接入显示控制器88来控制发送至一或多个显示器94的信息。显示控制器88将信息发送至待经由一或多个视频处理器96显示的显示器94，所述视频处理器将待显示的信息处理成适合于显示器94的格式。显示器94可包含任何类型的显示器，包含(但不限于)阴极射线管(CRT)、液晶显示器(LCD)、等离子体显示器等。
所属领域的技术人员将进一步了解，结合本文所揭示的方面所描述的各种说明性逻辑框、模块、电路及算法可实施为电子硬件、存储于存储器中或另一计算机可读媒体中且由处理器或其它处理装置执行的指令或此两者的组合。作为实例，本文中所描述的主控装置及受控装置可用于任何电路、硬件组件、集成电路(IC)或IC芯片中。本文中所揭示的存储器可为任何类型及大小的存储器，且可经配置以存储所要的任何类型的信息。为了清楚地说明此可互换性，上文已大体上关于功能性描述了各种说明性组件、框、模块、电路及步骤。如何实施此功能性取决于特定应用、设计选项和/或强加于整个系统的设计约束。对于每一特定应用来说，所属领域的技术人员可以变化的方式实施所描述的功能性，但不应将所述实施决策解释为导致脱离本发明的范围。
可通过处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或经设计以执行本文中所描述功能的其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或其任何组合来实施或执行结合本文中所揭示的方面而描述的各种说明性逻辑框、模块及电路。处理器可为微处理器，但在替代方案中，处理器可为任何常规的处理器、控制器、微控制器或状态机。处理器也可实施为计算装置的组合，例如，DSP与微处理器的组合、多个微处理器、结合DSP核心的一或多个微处理器，或任何其它此配置。
本文中所揭示的方面可体现于硬件及存储于硬件中的指令中，且可驻留于(例如)随机存取存储器(RAM)、闪速存储器、只读存储器(ROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、缓存器、硬盘、可卸除式磁盘、CD-ROM或本领域中已知的任何其它形式的计算机可读媒体中。示范性存储媒体耦合至处理器，使得处理器可从存储媒体读取信息并将信息写入至存储媒体。在替代方案中，存储媒体可与处理器成一体式。处理器及存储媒体可驻留于ASIC中。所述ASIC可驻留于远程站台中。在替代方案中，处理器及存储媒体可作为离散组件而驻留于远程站台、基站或服务器中。
也应注意，描述本文中在任何示范性方面中所描述的操作步骤以提供实例及论述。可以不同于所说明的序列的众多不同序列执行所描述的操作。此外，描述于单一操作步骤中的操作可实际上以数个不同步骤执行。另外，可组合示范性方面中所论述的一或多个操作步骤。应理解，如所属领域的技术人员将容易地显而易见，流程图图式中所说明的操作步骤可经受众多不同修改。所属领域的技术人员也将理解，可使用多种不同技术及技艺中的任一者来表示信息及信号。举例来说，可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合表示在贯穿以上描述中可能提及的数据、指令、命令、信息、信号、位、符号及码片。
提供本发明的先前描述以使得任何所属领域的技术人员能够制造或使用本发明。对本发明的各种修改对于所属领域的技术人员而言将为显而易见的，且可在不脱离本发明的精神或范围的情况下将本文中所定义的一般原理应用于其它变体。由此，本发明并不希望限于本文中所描述的实例及设计，而应符合与本文中所揭示的原理及新颖特征相一致的最广泛范围。

Claims (31)

1.一种用于控制处理器核心的电力模式的基于延时的电力模式单元，其包括：
电力模式输入，其经配置以接收关于供应至处理器核心以用于所述处理器核心外部的数据存取的电力电平的电力模式信息；及
线程工作负荷输入，其经配置以接收关于所述处理器核心中的线程的状态的工作负荷信息；
所述基于延时的电力模式单元经配置以产生电力模式设定以在下列状况时将所述处理器核心设置成在降低电力模式下操作：当所述工作负荷信息指示所述处理器核心的或多个线程在未决状态下且无线程在活动状态下，且所述电力模式信息指示所述一或多个线程的当前数据存取延时在对应于所述降低电力模式的未决状态下。
2.根据权利要求1所述的基于延时的电力模式单元，其经进一步配置以向电力模式输出提供所述电力模式设定，以向用于控制由所述处理器核心使用的电力的电力控制单元提供所述电力模式设定。
3.根据权利要求1所述的基于延时的电力模式单元，其中所述降低电力模式包括电力衰弱等级。
4.根据权利要求1所述的基于延时的电力模式单元，其中所述降低电力模式进一步包括低于标称电力电平且高于电力衰弱等级的降低电力电平。
5.根据权利要求1所述的基于延时的电力模式单元，其经进一步配置以产生所述电力模式设定来将所述处理器核心设置成当所述电力模式信息指示不对应于所述降低电力模式的数据存取延时时在较高电力模式下操作。
6.根据权利要求5所述的基于延时的电力模式单元，其经进一步配置以：
追踪所述处理器核心外部的所述数据存取的发起；及
产生所述电力模式设定以将所述处理器核心设置成当所述工作负荷信息指示所述处理器核心具有经调度以在所述处理器核心外部的所述数据存取的所述发起后的定义阈值时间内变为活动的一线程时在所述较高电力模式下操作。
7.根据权利要求5所述的基于延时的电力模式单元，其经进一步配置以：
不产生所述电力模式设定来将所述处理器核心设置成当所述电力模式设定的所存储先前个例将所述处理器核心设置成在所述降低电力模式下操作时在所述降低电力模式下操作；及
不产生所述电力模式设定来将所述处理器核心设置成当所述电力模式设定的所述所存储先前个例将所述处理器核心设置成在所述较高电力模式下操作时在所述较高电力模式下操作。
8.根据权利要求1所述的基于延时的电力模式单元，其经进一步配置以产生所述电力模式设定来将所述处理器核心设置成当所述工作负荷信息指示所述处理器核心的至少一个线程在活动状态下时在较高电力模式下操作。
9.根据权利要求8所述的基于延时的电力模式单元，其经进一步配置以响应于产生所述电力模式设定来将所述处理器核心设置成在所述较高电力模式下操作，产生指示所述电力模式设定经设置成所述较高电力模式的中断至所述处理器核心。
10.根据权利要求1所述的基于延时的电力模式单元，其经进一步配置以产生所述电力模式设定来将所述处理器核心设置成当所述工作负荷信息指示所述处理器核心中的所有线程处于非活动时在所述降低电力模式下操作。
11.根据权利要求1所述的基于延时的电力模式单元，其中所述基于延时的电力模式单元安置于所述处理器核心外部。
12.根据权利要求1所述的基于延时的电力模式单元，其中所述基于延时的电力模式单元安置于所述处理器核心内。
13.根据权利要求1所述的基于延时的电力模式单元，其中所述电力模式信息存储于所述处理器核心中的存储器内，所述电力模式信息包括：
至少一个数据接口的识别符；
对应于自所述至少一个数据接口存取数据的延时；及
对应于所述至少一个数据接口的所述识别符的电力模式。
14.根据权利要求1所述的基于延时的电力模式单元，其中所述数据存取包括：
由二阶L2高速缓存未命中导致的来自存储器的负荷；或
来自不可缓存外围装置的负荷。
15.根据权利要求1所述的基于延时的电力模式单元，其经提供至集成电路IC中。
16.根据权利要求1所述的基于延时的电力模式单元，其集成至选自由以下各者组成的群的装置中：机顶盒、娱乐单元、导航装置、通信装置、固定位置数据单元、移动位置数据单元、移动电话、蜂窝电话、计算机、便携式计算机、台式计算机、个人数字助理PDA、监视器、计算机监视器、电视、调谐器、无线电、卫星无线电、音乐播放器、数字音乐播放器、便携式音乐播放器、数字视频播放器、视频播放器、数字视频光盘DVD播放器及便携式数字视频播放器。
17.一种用于控制处理器核心的电力模式的基于延时的电力模式设备，其包括：
用于接收关于供应至处理器核心以用于所述处理器核心外部的数据存取的电力电平的电力模式信息的装置；
用于接收关于所述处理器核心中的线程的状态的工作负荷信息的装置；及
用于产生电力模式设定以在下列状况时将所述处理器核心设置成在降低电力模式下操作的装置：当所述工作负荷信息指示所述处理器核心的一或多个线程在未决状态下且无线程在活动状态下，且所述电力模式信息指示所述一或多个线程的当前数据存取延时在对应于所述降低电力模式的未决状态下。
18.根据权利要求17的基于延时的电力模式设备，其进一步包括用于提供所述电力模式设定至用于控制由所述处理器核心使用的电力的装置的装置。
19.一种用于使用基于延时的确定控制处理器核心的电力模式的方法，其包括：
接收关于供应至处理器核心以用于所述处理器核心外部的数据存取的电力电平的电力模式信息；
接收关于所述处理器核心中的线程的状态的工作负荷信息；及
产生电力模式设定以在下列状况时将所述处理器核心设置成在降低电力模式下操作：当所述工作负荷信息指示所述处理器核心的一或多个线程在未决状态下且无线程在活动状态下，且所述电力模式信息指示所述一或多个线程的当前数据存取延时在对应于所述降低电力模式的未决状态下。
20.根据权利要求19所述的方法，其进一步包括向用于控制由所述处理器核心使用的电力的电力控制单元提供所述电力模式设定。
21.根据权利要求19所述的方法，其中所述降低电力模式包括电力衰弱等级。
22.根据权利要求19所述的方法，其中所述降低电力模式进一步包括低于标称电力电平且高于电力衰弱等级的降低电力电平。
23.根据权利要求19所述的方法，其进一步包括产生所述电力模式设定来将所述处理器核心设置成当所述电力模式信息指示不对应于所述降低电力模式的数据存取延时时在较高电力模式下操作。
24.根据权利要求23所述的方法，其进一步包括：
追踪所述处理器核心外部的所述数据存取的发起；及
产生所述电力模式设定以将所述处理器核心设置成当所述工作负荷信息指示所述处理器核心具有经调度以在所述处理器核心外部的所述数据存取的所述发起后的定义阈值时间内变为活动的线程时在所述较高电力模式下操作。
25.根据权利要求19所述的方法，其进一步包括产生所述电力模式设定来将所述处理器核心设置成当所述工作负荷信息指示所述处理器核心的线程在活动状态下时在较高电力模式下操作。
26.根据权利要求25所述的方法，其进一步包括响应于产生所述电力模式设定来将所述处理器核心设置成在所述较高电力模式下操作，产生指示所述电力模式设定经设置成所述较高电力模式的中断至所述处理器核心。
27.根据权利要求19所述的方法，其进一步包括产生所述电力模式设定来将所述处理器核心设置成当所述工作负荷信息指示所述处理器核心中的所有线程处于非活动时在所述降低电力模式下操作。
28.一种非暂时性计算机可读媒体，其上存储有当由所述处理器执行时引起所述处理器执行以下操作的计算机可执行指令：
接收关于供应至处理器核心以用于所述处理器核心外部的数据存取的电力电平的电力模式信息；
接收关于所述处理器核心中的线程的状态的工作负荷信息；及
产生电力模式设定，其用以在下列状况时将所述处理器核心设置成在降低电力模式下操作：当所述工作负荷信息指示所述处理器核心的一或多个线程在未决状态下且无线程在活动状态下，且所述电力模式信息指示所述一或多个线程的当前数据存取延时在对应于所述降低电力模式的未决状态下。
29.根据权利要求28所述的非暂时性计算机可读媒体，其中所述计算机可执行指令在由所述处理器执行时进一步引起所述处理器向用于控制由所述处理器核心使用的电力的电力控制单元提供所述电力模式设定。
30.根据权利要求28所述的非暂时性计算机可读媒体，其中所述计算机可执行指令在由所述处理器执行时进一步引起所述处理器产生所述电力模式设定来将所述处理器核心设置成当所述电力模式信息指示不对应于所述降低电力模式的数据存取延时时在较高电力模式下操作。
31.根据权利要求28所述的非暂时性计算机可读媒体，其中所述计算机可执行指令在由所述处理器执行时进一步引起所述处理器产生所述电力模式设定来将所述处理器核心设置成当所述工作负荷信息指示所述处理器核心的线程在活动状态下时在较高电力模式下操作。
CN201580019999.7A 2014-04-22 2015-03-23 用于控制处理器核心的电力模式的基于延时的电力模式单元以及相关方法及系统 Expired - Fee Related CN106233225B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/258,541 2014-04-22
US14/258,541 US9552033B2 (en) 2014-04-22 2014-04-22 Latency-based power mode units for controlling power modes of processor cores, and related methods and systems
PCT/US2015/022014 WO2015164011A1 (en) 2014-04-22 2015-03-23 Latency-based power mode units for controlling power modes of processor cores, and related methods and systems

Publications (2)

Publication Number Publication Date
CN106233225A true CN106233225A (zh) 2016-12-14
CN106233225B CN106233225B (zh) 2017-10-10

Family

ID=52829351

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580019999.7A Expired - Fee Related CN106233225B (zh) 2014-04-22 2015-03-23 用于控制处理器核心的电力模式的基于延时的电力模式单元以及相关方法及系统

Country Status (8)

Country Link
US (1) US9552033B2 (zh)
EP (1) EP3134805B1 (zh)
JP (1) JP6151465B1 (zh)
KR (1) KR101826088B1 (zh)
CN (1) CN106233225B (zh)
BR (1) BR112016024712A2 (zh)
TW (1) TWI595353B (zh)
WO (1) WO2015164011A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115114197A (zh) * 2021-03-18 2022-09-27 美光科技公司 多存储器装置中的战略性电力模式转变

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10515023B2 (en) * 2016-02-29 2019-12-24 Intel Corporation System for address mapping and translation protection
US10317974B2 (en) * 2016-04-08 2019-06-11 Intel Corporation Power supply unit (PSU) switching
US10459517B2 (en) * 2017-03-31 2019-10-29 Qualcomm Incorporated System and methods for scheduling software tasks based on central processing unit power characteristics
US10726879B2 (en) * 2017-12-08 2020-07-28 Samsung Electronics Co., Ltd. Low-power data transfer from buffer to flash memory
US20220129171A1 (en) * 2020-10-23 2022-04-28 Pure Storage, Inc. Preserving data in a storage system operating in a reduced power mode

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090172434A1 (en) * 2007-12-31 2009-07-02 Kwa Seh W Latency based platform coordination
CN101542412A (zh) * 2005-04-14 2009-09-23 Mips技术公司 用于多线程处理器中自动低功率模式调用的装置和方法
US7653906B2 (en) * 2002-10-23 2010-01-26 Intel Corporation Apparatus and method for reducing power consumption on simultaneous multi-threading systems
US20140006824A1 (en) * 2012-06-29 2014-01-02 Christian Maciocco Using device idle duration information to optimize energy efficiency

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6233690B1 (en) 1998-09-17 2001-05-15 Intel Corporation Mechanism for saving power on long latency stalls
US7363474B2 (en) * 2001-12-31 2008-04-22 Intel Corporation Method and apparatus for suspending execution of a thread until a specified memory access occurs
GB0407384D0 (en) * 2004-03-31 2004-05-05 Ignios Ltd Resource management in a multicore processor
US7500123B2 (en) * 2004-06-28 2009-03-03 Ati Technologies Ulc Apparatus and method for reducing power consumption in a graphics processing device
US20060200684A1 (en) * 2005-03-01 2006-09-07 Vasudev Bibikar Power mode change voltage control in computerized system
JP5235870B2 (ja) * 2007-04-09 2013-07-10 パナソニック株式会社 マルチプロセッサ制御装置、その制御方法および集積回路
GB2465599B8 (en) * 2008-11-24 2010-11-10 1E Ltd Power management of computers.
JP4858862B2 (ja) * 2009-06-24 2012-01-18 コニカミノルタビジネステクノロジーズ株式会社 画像形成装置
US8190939B2 (en) * 2009-06-26 2012-05-29 Microsoft Corporation Reducing power consumption of computing devices by forecasting computing performance needs
US9235251B2 (en) 2010-01-11 2016-01-12 Qualcomm Incorporated Dynamic low power mode implementation for computing devices
US8850236B2 (en) 2010-06-18 2014-09-30 Samsung Electronics Co., Ltd. Power gating of cores by an SoC
US8862917B2 (en) 2011-09-19 2014-10-14 Qualcomm Incorporated Dynamic sleep for multicore computing devices
US20130275791A1 (en) 2012-04-12 2013-10-17 Qualcomm Incorporated Method and System for Tracking and Selecting Optimal Power Conserving Modes of a PCD
US9003209B2 (en) * 2012-06-29 2015-04-07 Intel Corporation Efficient integrated switching voltage regulator comprising switches coupled to bridge drivers to provide regulated power supply to power domains

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7653906B2 (en) * 2002-10-23 2010-01-26 Intel Corporation Apparatus and method for reducing power consumption on simultaneous multi-threading systems
CN101542412A (zh) * 2005-04-14 2009-09-23 Mips技术公司 用于多线程处理器中自动低功率模式调用的装置和方法
US20090172434A1 (en) * 2007-12-31 2009-07-02 Kwa Seh W Latency based platform coordination
US20140006824A1 (en) * 2012-06-29 2014-01-02 Christian Maciocco Using device idle duration information to optimize energy efficiency

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115114197A (zh) * 2021-03-18 2022-09-27 美光科技公司 多存储器装置中的战略性电力模式转变
US11899944B2 (en) 2021-03-18 2024-02-13 Micron Technology, Inc. Strategic power mode transition in a multi-memory device
CN115114197B (zh) * 2021-03-18 2024-03-15 美光科技公司 多存储器装置中的战略性电力模式转变

Also Published As

Publication number Publication date
EP3134805B1 (en) 2019-07-31
JP6151465B1 (ja) 2017-06-21
BR112016024712A2 (pt) 2017-08-15
TW201544947A (zh) 2015-12-01
EP3134805A1 (en) 2017-03-01
WO2015164011A1 (en) 2015-10-29
JP2017519274A (ja) 2017-07-13
KR101826088B1 (ko) 2018-02-06
US9552033B2 (en) 2017-01-24
TWI595353B (zh) 2017-08-11
KR20160145595A (ko) 2016-12-20
CN106233225B (zh) 2017-10-10
US20150301573A1 (en) 2015-10-22

Similar Documents

Publication Publication Date Title
CN106233225A (zh) 用于控制处理器核心的电力模式的基于延时的电力模式单元以及相关方法及系统
CN104067243B (zh) 混合直写式/回写式高速缓冲存储策略管理器和相关系统和方法
EP3529706B1 (en) Gpu remote communication with triggered operations
CN100437435C (zh) 用于自适应功率消耗的方法和装置
US9785605B2 (en) Predefined static enumeration for dynamic enumeration buses
US8954983B2 (en) Conserving power through work load estimation for a portable computing device using scheduled resource set transitions
CN103154918A (zh) 用于基于串流事务信息应用页面管理策略的存储器控制器、系统和方法
CN103477334A (zh) 用于总线互连的总线时钟频率缩放及其相关装置、系统和方法
JP5021804B2 (ja) 同期メディア処理
CN103376879A (zh) 存储器控制设备和方法、信息处理设备和程序
US9811872B2 (en) Apparatus and method for generating image data in a region including a plurality of partial regions based on synchronization signals
US20170168853A1 (en) Dynamic predictive wake-up techniques
US9223384B2 (en) Synthesizing intermediate performance levels in integrated circuits, and related processor systems, methods, and computer-readable media
US20120291043A1 (en) Minimizing Resource Latency Between Processor Application States In A Portable Computing Device By Using A Next-Active State Set
US20160019061A1 (en) MANAGING DATAFLOW EXECUTION OF LOOP INSTRUCTIONS BY OUT-OF-ORDER PROCESSORS (OOPs), AND RELATED CIRCUITS, METHODS, AND COMPUTER-READABLE MEDIA
US20160224053A1 (en) Timer-based processing unit operational scaling employing timer resetting on idle process scheduling
US12099378B2 (en) Computer processing unit intra-frame clock and voltage scaling based on graphics application awareness
US8806078B2 (en) Information processing device and program product
EP3420460A1 (en) Providing scalable dynamic random access memory (dram) cache management using dram cache indicator caches
US12019494B2 (en) Domain clock and power activation control circuit to reduce voltage droop and related methods
WO2024206942A1 (en) Systems and methods for prioritizing and assigning threads in a heterogeneous processor architecture
JP2018004154A (ja) 空気調和システム
JPH07182191A (ja) ２重化システム

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20171010

Termination date: 20210323

CF01 Termination of patent right due to non-payment of annual fee