CN106209012B - 叠层陶瓷介质csp封装基板 - Google Patents

Abstract

本发明公开一种叠层陶瓷介质CSP封装基板，其采用层叠式结构电路层，并在电路层设置在陶瓷基体内，其结构为总参数设计的声表面波器件匹配网络结构。采用LTCC成型技术集成到同一陶瓷体中，然后利用900℃低温共烧而成，最后在陶瓷基板上下表面先镀镍后镀金。

Description

叠层陶瓷介质CSP封装基板

技术领域

本发明公开一种新型的叠层陶瓷介质CSP封装基板，可用于移动通讯等终端设备中的表面波滤波器CSP（Chip Size Package）封装。

背景技术

随着现代科学技术的飞速发展，便携式电子设备应用越来越广泛、功能越来越多、尺寸也越来越小，各种多频系统也开始广泛应用于手机、无线网络设备等。因此，对移动通信系统终端使用的声表面波器件的要求越来越高，不仅要求性能可靠、插入损耗低，而且体积要小并具有高选择性。相应的，对声表面波器件的封装基板的要求也是越来越高。

在众多的小型化和集成化的技术中，LTCC封装基板技术是一种很有效的技术。LTCC陶瓷基板不仅可以为声表面波器件提供机械支撑、电气互连、散热通带、保护声表面波器件芯片等功能，而且LTCC基板各层基片可以根据需要改变介质和其他各种电性能，增加设计的自由度。另外，还可以在LTCC基板中集成声表面波器件所需要的无源匹配电路，达到器件的最佳性能。通过LTCC技术实现的声表面波器件的CSP封装基板结构具有高品质因数，高稳定性、高集成的优点，并且适合于大规模的生产，成本低。

发明内容

针对上述提到的现有技术中的声表面波器件体积较大的缺点，本发明提供一种新的叠层陶瓷介质CSP封装基板，其采用特殊设计的层叠式结构，可将CSP封装基板做到体积最小。

本发明解决其技术问题采用的技术方案是：一种叠层陶瓷介质CSP封装基板，基板包括陶瓷基板本体和设置在陶瓷基板本体内的电路层，电路层包括三层：

第一层电路层包括9个焊盘导体，分别为第一焊盘导体至第九焊盘导体；

第二层电路层为在陶瓷介质基板上印制有六块相互绝缘金属平面导体，第一连接导体呈“L”形，两段导体之间的夹角呈钝角，第一连接导体一端为第一连接导体第一连接点，第一连接导体另一端为第一连接导体第二连接点，第二连接导体呈“T”字形，“T”字形横线段的一端为第二连接导体第一连接点，“T”字形横线段的另一端为第二连接导体第二连接点，第三连接导体包括相互连接的两段，其中第一段呈钝角“L”形，第二段呈直角“L”形，钝角“L”形段一端为长方形平板状的导体，长方形平板状的导体上设有第三连接导体第一连接点和第三连接导体第二连接点，钝角“L”形段另一端设有第三连接导体第五连接点，直角“L”形段一个端头与钝角“L”形段连接，连接点为第三连接导体第三连接点，直角“L”形段的此端处还设有第三连接导体第四连接点，直角“L”形段的两段连接处设有第三连接导体第六连接点和第三连接导体第七连接点，第四连接导体呈“F”字形，“F”字形下面的横线段端头位置处为第四连接导体第一连接点，“F”字形竖线段底部端头位置处为第四连接导体第二连接点，第五连接导体呈钝角“L”形，两段导体连接处为第五连接导体第一连接点，第五连接导体的一个端头处为第五连接导体第二连接点，第六连接导体呈直线形，第六连接导体中间位置处向外伸出有第六连接导体第一连接点，第六连接导体的一个端头处为第六连接导体第二连接点；

第三层电路层包括7个顶部导体，第一顶部导体、第二顶部导体、第三顶部导体、第五顶部导体和第七顶部导体均呈长方形，第四顶部导体呈“Z”字形，第六顶部导体呈“2”字形，第三层电路层外侧设有环形屏蔽地导体；

第一层电路层与第二层电路层之间点柱设有9个，分别为第一点柱至第九点柱，第一点柱至第九点柱的底部分别与一个焊盘导体电连接，第一点柱顶部与第一连接导体第一连接点电连接，第二点柱顶部与第二连接导体第一连接点电连接，第三点柱顶部与第三连接导体第一连接点电连接，第四点柱顶部与第四连接导体第一连接点电连接，第五点柱顶部与第五连接导体第一连接点电连接，第六点柱顶部与第三连接导体第七连接点电连接，第七点柱顶部与第六连接导体第二连接点电连接，第八点柱顶部与第三连接导体第五连接点电连接，第九点柱顶部与第三连接导体第四连接点电连接；

第二层电路层与第三层电路层之间点柱设有8个，分别为第十点柱至第十七点柱，第十点柱、第十一点柱以及第十三点柱至第十七点柱顶部分别与一个顶部导体电连接，第十二点柱顶部与环形屏蔽地导体电连接，第十点柱底部与第一连接导体第二连接点电连接，第十一点柱底部与二连接导体第二连接点电连接，第十二点柱底部与第三连接导体第二连接点电连接，第十三点柱底部与第三连接导体第三连接点电连接，第十四点柱底部与第四连接导体第二连接点电连接，第十五点柱与第五连接导体第二连接点电连接，第十六点柱底部与第三连接导体第六连接点电连接，第十七点柱与第五连接导体第一连接点电连接。

本发明解决其技术问题采用的技术方案进一步还包括：

所述的第一层电路层设置在陶瓷基板本体上表面。

所述的第三层电路层设置在陶瓷基板本体下表面。

所述的第一层电路层中的9个焊盘导体呈3×3式矩阵型排布。

本发明的有益效果是：本发明以LTCC（低温共烧陶瓷）技术为基础，采用集总参数模型设计声表面波器件的匹配网络，实现声表面器件特殊的电性能要求。本发明有效达到了声表面波器件的匹配网络性能要求和封装性能要求，具有低损耗、高可靠性、低成本和适合于大规模的生产等优点，同时，适应了电子元器件的小型化发展趋势。

下面将结合附图和具体实施方式对本发明做进一步说明。

附图说明

图1为本发明叠层陶瓷介质封装基板外观结构立体示意图。

图2为本发明叠层陶瓷介质封装基板内部结构立体示意图。

图3为本发明第一层（底部）电路层平面结构示意图。

图4为本发明第一层与第二层之间点柱连接平面结构示意图。

图5为本发明第二层（中间）电路层平面结构示意图。

图6为本发明第二层与第三层之间点柱连接平面结构示意图。

图7为本发明第三层电路（顶部）平面结构示意图。

图中，1-第一焊盘导体，2-第二焊盘导体，3-第三焊盘导体，4-第四焊盘导体，5-第五焊盘导体，6-第六焊盘导体，7-第七焊盘导体，8-第八焊盘导体，9-第九焊盘导体，10-第一点柱，11-第二点柱，12-第三点柱，13-第四点柱，14-第五点柱，15-第六点柱，16-第七点柱，17-第八点柱，18-第九点柱，19-第一连接导体，20-第二连接导体，21-第三连接导体，22-第四连接导体，23-第五连接导体，24-第六连接导体，25-第十点柱，26-第十一点柱，27-第十二点柱，28-第十三点柱，29-第十四点柱，30-第十五点柱，31-第十六点柱，32-第十七点柱，33-环形屏蔽地导体，34-第一顶部导体，35-第二顶部导体，36-第三顶部导体，37-第四顶部导体，38-第五顶部导体，39-第六顶部导体，40第七顶部导体，41-陶瓷基板本体。

具体实施方式

本实施例为本发明优选实施方式，其他凡其原理和基本结构与本实施例相同或近似的，均在本发明保护范围之内。

请参看附图1至附图7，本发明为一种新型的叠层陶瓷介质封装基板，该设计采用集总参数设计的声表面波器件匹配网络结构，其主要包括陶瓷基板本体41和设置在陶瓷基板本体41内的电路层，电路层包括设置于基板本体41上的上表面电路层，设置于基板本体41内的电路层以及设置于基板本体41下方的下表面电路层，各个电路层呈叠层式结构，采用LTCC成型技术集成到同一陶瓷体中，然后利用900℃低温共烧而成，最后在陶瓷基板上下表面先镀镍后镀金形成。

请参看附图3，本实施例中，第一层电路层，即基板本体底部电路层，第一层电路层包括9个焊盘导体，分别为第一焊盘导体1至第九焊盘导体9，9个焊盘导体呈3×3式矩阵型排布，各个焊盘导体分别有一个点柱与之连接。

请参看附图5，本实施例中，第二层电路层，即基板本体内部电路层，第二层电路层为在陶瓷介质基板上印制有六块相互绝缘金属平面导体，分别为第一连接导体19至第六连接导体24，本实施例中，第一连接导体19呈“L”形，两段导体之间的夹角呈钝角，第一连接导体19一端为第一连接导体第一连接点19a，第一连接导体19另一端为第一连接导体第二连接点19b，本实施例中，第二连接导体20呈“T”字形，“T”字形横线段的一端为第二连接导体第一连接点20a，“T”字形横线段的另一端为第二连接导体第二连接点20b，本实施例中，第三连接导体21包括相互连接的两段，其中第一段呈钝角“L”形，即两段导体之间的夹角呈钝角，第二段呈直角“L”形，即两段导体之间的夹角呈直角，钝角“L”形段一端为长方形平板状的导体，长方形平板状的导体上设有第三连接导体第一连接点21a和第三连接导体第二连接点21b，钝角“L”形段另一端设有第三连接导体第五连接点21e，直角“L”形段一个端头与钝角“L”形段连接，连接点为第三连接导体第三连接点21c，直角“L”形段的此端处还设有第三连接导体第四连接点21d，直角“L”形段的两段连接处设有第三连接导体第六连接点21f和第三连接导体第七连接点21g，本实施例中，第四连接导体22呈“F”字形，“F”字形下面的横线段端头位置处为第四连接导体第一连接点22a，“F”字形竖线段底部端头位置处为第四连接导体第二连接点22b，本实施例中，第五连接导体23呈钝角“L”形，即两段导体之间的夹角呈钝角，两段导体连接处为第五连接导体第一连接点23a，第五连接导体23的一个端头处为第五连接导体第二连接点23b，本实施例中，第六连接导体24呈直线形，第六连接导体24中间位置处向外伸出有第六连接导体第一连接点24a，第六连接导体24的一个端头处为第六连接导体第二连接点24b。

请参看附图7，本实施例中，第三层电路层，即基板本体顶部电路层，第三层电路层包括7个顶部导体，分别为第一顶部导体34至第七顶部导体40，第一顶部导体34、第二顶部导体35、第三顶部导体36、第五顶部导体38和第七顶部导体40均呈长方形，第四顶部导体37呈“Z”字形，第六顶部导体39呈“2”字形，第三层电路层外侧设有环形屏蔽地导体33。第三顶部导体36、第四顶部导体37、第六顶部导体39和第七顶部导体40带有一定感量。

请参看附图4，本实施例中，第一层与第二层之间点柱设有9个，分别为第一点柱10至第九点柱18，第一点柱10至第九点柱18的底部分别与一个焊盘导体电连接，第一点柱10顶部与第一连接导体第一连接点19a电连接，第二点柱11 顶部与第二连接导体第一连接点20a电连接，第三点柱12顶部与第三连接导体第一连接点21a电连接，第四点柱13顶部与第四连接导体第一连接点22a电连接，第五点柱14顶部与第五连接导体第一连接点23a电连接，第六点柱15顶部与第三连接导体第七连接点21g电连接，第七点柱16顶部与第六连接导体第二连接点24b电连接，第八点柱17顶部与第三连接导体第五连接点21e电连接，第九点柱18顶部与第三连接导体第四连接点21d电连接。

请参看附图6，本实施例中，第二层与第三层之间点柱设有8个，分别为第十点柱25至第十七点柱32，第十点柱25、第十一点柱26以及第十三点柱28至第十七点柱32顶部分别与一个顶部导体电连接，第十二点柱27顶部与环形屏蔽地导体33电连接。第十点柱25底部与第一连接导体第二连接点19b电连接，第十一点柱26底部与二连接导体第二连接点20b电连接，第十二点柱27底部与第三连接导体第二连接点21b电连接，第十三点柱28底部与第三连接导体第三连接点21c电连接，第十四点柱29底部与第四连接导体第二连接点22b电连接，第十五点柱30与第五连接导体第二连接点23b电连接，第十六点柱31底部与第三连接导体第六连接点21f电连接，第十七点柱32与第五连接导体第一连接点24a电连接。

本发明以LTCC（低温共烧陶瓷）技术为基础，采用集总参数模型设计声表面波器件的匹配网络，实现声表面器件特殊的电性能要求。本发明有效达到了声表面波器件的匹配网络性能要求和封装性能要求，具有低损耗、高可靠性、低成本和适合于大规模的生产等优点，同时，适应了电子元器件的小型化发展趋势。

Claims (4)

1.一种叠层陶瓷介质CSP封装基板，其特征是：所述的基板包括陶瓷基板本体和设置在陶瓷基板本体内的电路层，电路层包括三层：

第一层电路层包括9个焊盘导体，分别为第一焊盘导体至第九焊盘导体；

第二层电路层为在陶瓷介质基板上印制有六块相互绝缘金属平面导体，第一连接导体呈“L”形，两段导体之间的夹角呈钝角，第一连接导体一端为第一连接导体第一连接点，第一连接导体另一端为第一连接导体第二连接点，第二连接导体呈“T”字形，“T”字形横线段的一端为第二连接导体第一连接点，“T”字形横线段的另一端为第二连接导体第二连接点，第三连接导体包括相互连接的两段，其中第一段呈钝角“L”形，第二段呈直角“L”形，钝角“L”形段一端为长方形平板状的导体，长方形平板状的导体上设有第三连接导体第一连接点和第三连接导体第二连接点，钝角“L”形段另一端设有第三连接导体第五连接点，直角“L”形段一个端头与钝角“L”形段连接，连接点为第三连接导体第三连接点，直角“L”形段的此端处还设有第三连接导体第四连接点，直角“L”形段的两段连接处设有第三连接导体第六连接点和第三连接导体第七连接点，第四连接导体呈“F”字形，“F”字形下面的横线段端头位置处为第四连接导体第一连接点，“F”字形竖线段底部端头位置处为第四连接导体第二连接点，第五连接导体呈钝角“L”形，两段导体连接处为第五连接导体第一连接点，第五连接导体的一个端头处为第五连接导体第二连接点，第六连接导体呈直线形，第六连接导体中间位置处向外伸出有第六连接导体第一连接点，第六连接导体的一个端头处为第六连接导体第二连接点；

第三层电路层包括7个顶部导体，第一顶部导体、第二顶部导体、第三顶部导体、第五顶部导体和第七顶部导体均呈长方形，第四顶部导体呈“Z”字形，第六顶部导体呈“2”字形，第三层电路层外侧设有环形屏蔽地导体；

第一层电路层与第二层电路层之间点柱设有9个，分别为第一点柱至第九点柱，第一点柱至第九点柱的底部分别与一个焊盘导体电连接，第一点柱顶部与第一连接导体第一连接点电连接，第二点柱顶部与第二连接导体第一连接点电连接，第三点柱顶部与第三连接导体第一连接点电连接，第四点柱顶部与第四连接导体第一连接点电连接，第五点柱顶部与第五连接导体第一连接点电连接，第六点柱顶部与第三连接导体第七连接点电连接，第七点柱顶部与第六连接导体第二连接点电连接，第八点柱顶部与第三连接导体第五连接点电连接，第九点柱顶部与第三连接导体第四连接点电连接；

第二层电路层与第三层电路层之间点柱设有8个，分别为第十点柱至第十七点柱，第十点柱、第十一点柱以及第十三点柱至第十七点柱顶部分别与一个顶部导体电连接，第十二点柱顶部与环形屏蔽地导体电连接，第十点柱底部与第一连接导体第二连接点电连接，第十一点柱底部与第二连接导体第二连接点电连接，第十二点柱底部与第三连接导体第二连接点电连接，第十三点柱底部与第三连接导体第三连接点电连接，第十四点柱底部与第四连接导体第二连接点电连接，第十五点柱底部与第五连接导体第二连接点电连接，第十六点柱底部与第三连接导体第六连接点电连接，第十七点柱顶部与第五连接导体第一连接点电连接。

2.根据权利要求1所述的叠层陶瓷介质CSP封装基板，其特征是：所述的第一层电路层设置在陶瓷基板本体上表面。

3.根据权利要求1所述的叠层陶瓷介质CSP封装基板，其特征是：所述的第三层电路层设置在陶瓷基板本体下表面。

4.根据权利要求1所述的叠层陶瓷介质CSP封装基板，其特征是：所述的第一层电路层中的9个焊盘导体呈3×3式矩阵型排布。