CN106206407B - 重复利用半导体芯片的方法 - Google Patents
重复利用半导体芯片的方法 Download PDFInfo
- Publication number
- CN106206407B CN106206407B CN201510215996.2A CN201510215996A CN106206407B CN 106206407 B CN106206407 B CN 106206407B CN 201510215996 A CN201510215996 A CN 201510215996A CN 106206407 B CN106206407 B CN 106206407B
- Authority
- CN
- China
- Prior art keywords
- conductive layer
- conductive
- semiconductor chip
- conductive column
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种重复利用半导体芯片的方法，包括：提供半导体芯片；形成覆盖半导体芯片表面的堆叠结构，堆叠结构包括底部导电层和覆盖底部导电层表面的中间导电层；形成覆盖堆叠结构的顶部导电层，其中，底部导电层和顶部导电层的材料相同，中间导电层的材料不同于底部导电层和顶部导电层的材料；形成位于顶部导电层表面的多个导电柱，其中，部分区域形成的导电柱成功，部分区域形成的导电柱失败；形成覆盖导电柱失败区域的掩膜层，且掩膜层暴露出导电柱成功区域的导电柱；以掩膜层为掩膜，去除导电柱成功区域的导电柱；去除导电柱成功区域的导电柱后，去除掩膜层，顶部导电层和所述堆叠结构中的中间导电层。可对导电柱形成失败的半导体芯片予以重复利用。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种重复利用半导体芯片的方法。
背景技术
封装是指将器件或电路装入保护外壳的工艺过程。封装对于半导体芯片来说是至关重要的，因为半导体芯片必须与外界隔离，以防止空气中的杂质对半导体芯片的电路腐蚀，造成电气性能下降。并且，封装后的半导体芯片也利于安装和运送。
在对半导体芯片进行封装形成芯片引线的过程中，通常的做法是在芯片表面形成多个凸出的铜柱，然后再在多个铜柱上形成对应的多个焊球。上述形成铜柱的方法在芯片引线连接中的应用越来越广泛。然而，随着半导体集成电路迈向3D时代，上述方法在大规模量产的背后，都面临一个共同的难题，即：如果此时在芯片表面形成的实际铜柱数量与预计形成的铜柱数量存在差异(部分铜柱缺失)，或者有的铜柱质量不够理想时，则会造成芯片的报废。而这时半导体制程已经长达1个多月甚至更久，此时将芯片报废严重影响了产品的生产周期，并大大增加了工厂的生产成本。
现有技术亟需一种可重复利用半导体芯片的方法，以降低工厂的生产成本，缩短产品的生产周期。
发明内容
本发明解决的问题是提供一种可降低工厂的生产成本，缩短产品的生产周期的重复利用半导体芯片的方法。
为解决上述问题，本发明提供一种可重复利用半导体芯片的方法，包括：提供半导体芯片；形成覆盖所述半导体芯片表面的堆叠结构，所述堆叠结构包括底部导电层和覆盖所述底部导电层表面的中间导电层；形成覆盖所述堆叠结构的顶部导电层，其中，所述底部导电层和顶部导电层的材料相同，所述中间导电层的材料不同于底部导电层和顶部导电层的材料；形成位于所述顶部导电层表面的多个导电柱，其中，部分区域形成的导电柱成功，部分区域形成的导电柱失败；形成覆盖导电柱失败区域的掩膜层，且所述掩膜层暴露出导电柱成功区域的导电柱；以所述掩膜层为掩膜，去除所述导电柱成功区域的导电柱；去除所述导电柱成功区域的导电柱后，去除所述掩膜层，顶部导电层和所述堆叠结构中的中间导电层。
可选地，所述底部导电层的材料为铜、锡或铝，所述顶部导电层的材料为铜、锡或铝，所述导电柱的材料为铜、锡或铝，所述中间导电层的材料为钛。
可选地，所述堆叠结构为一个或多个。
可选地，所述底部导电层的厚度为2000埃-4000埃。
可选地，所述中间导电层的厚度为500埃-2000埃。
可选地，所述顶部导电层的厚度为2000埃-4000埃。
可选地，所述掩膜层的材料为光阻。
可选地，当所述掩膜层的材料为光阻时，所述掩膜层的形成步骤包括：形成覆盖所述半导体芯片表面和导电柱的光刻胶薄膜；平坦化所述光刻胶薄膜直至暴露出导电柱成功区域。
可选地，形成掩膜层之后，去除所述导电柱成功区域的导电柱之前，还包括：采用四氟化碳去除所述导电柱成功区域的导电柱表面的光阻。
可选地，去除所述导电柱成功区域的导电柱的工艺为湿法或干法刻蚀工艺。
可选地，采用湿法刻蚀工艺去除所述导电柱成功区域的导电柱时，所采用的试剂为硝酸溶液。
可选地，在去除部分厚度的中间导电层后，采用湿法刻蚀工艺去除剩余厚度的中间导电层。
可选地，采用湿法刻蚀工艺去除的剩余中间导电层的厚度为中间导电层总厚度的1/4-1/2。
与现有技术相比，本发明的技术方案具有以下优点：
由于在半导体芯片表面形成了覆盖其表面的堆叠结构，再形成覆盖所述堆叠结构的顶部导电层，因而即使后续形成的导电柱失败，也可以通过形成暴露出导电柱成功区域的导电柱，但覆盖所述导电柱失败区域的掩膜层的方式，将导电柱成功区域的导电柱去除，以重复利用该半导体芯片。并且，在去除导电柱成功区域的导电柱后，去除所述掩膜层，顶部导电层和所述堆叠结构中的中间导电层，半导体芯片表面还形成有底部导电层，不会破坏半导体芯片，避免了由于导电柱形成失败导致的半导体芯片的报废，降低了工厂的生产成本，缩短了产品的生产周期。
进一步的，所述堆叠结构为一个或多个。当堆叠结构为多个时，半导体芯片可以重复利用多次，进一步提高了半导体芯片的使用率。
进一步的，形成掩膜层之后，去除所述导电柱成功区域的导电柱之前，还包括：采用CF4溶液去除所述导电柱成功区域的导电柱表面的光阻。可以在去除所述导电柱之前，彻底清除其表面的光阻材料，有利于更好的去除导电柱。
进一步的，在去除部分厚度的中间导电层后，采用湿法刻蚀工艺去除剩余厚度的中间导电层。可有效避免中间导电层底部的底部导电层受损，后续在质量完好的底部导电层形成的导电柱的质量更好，利于形成质量稳定的芯片引线，封装质量好。
附图说明
图1至图6是本发明实施例的重复利用半导体芯片的方法的过程示意图。
具体实施方式
正如背景技术所述，现有技术的芯片报废现象严重，影响了产品的生产周期，并大大增加了工厂的生产成本。
经过研究得知，现有技术中半导体芯片表面覆盖有材料为铜的导电层，铜导电柱通常形成在上述铜导电层表面，当部分区域形成的导电柱失败时，若去除铜导电柱，势必会影响到底部的铜导电层，从而影响半导体芯片。因此，一旦部分区域的铜导电柱形成失败，则该半导体芯片只能报废。
经过进一步研究，发明人提高了一种可重复利用半导体芯片的方法，以降低工厂的生产成本，缩短产品的生产周期。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
请参考图1，提供半导体芯片100，形成覆盖所述半导体芯片100表面的堆叠结构，所述堆叠结构包括底部导电层110和覆盖所述底部导电层110表面的中间导电层120；形成覆盖所述中间导电层120的顶部导电层130，其中所述底部导电层110和顶部导电层130的材料相同，所述中间导电层120的材料不同于底部导电层110和顶部导电层130的材料。
所述半导体芯片100内部形成有集成电路、有源或无源器件。所述半导体芯片100表面后续会形成导电柱，以形成芯片引线。本发明的实施例中，所述半导体芯片100包括第一区域I和第二区域II，其中，所述第一区域I对应于后续的导电柱成功区域，所述第二区域II对应于后续的导电柱失败区域。
所述底部导电层110主要有两方面的用途，一是在对具有导电柱失败区域的半导体芯片进行处理时，有效保护底部的半导体芯片不受损伤；二是经重复利用时，提高导电柱与半导体芯片100的结合能力，提高封装过程的稳定性，提高产品良率。为达到上述目的，所述底部导电层110的厚度为2000埃-4000埃，例如2500埃、3000埃或3500埃。
所述底部导电层110的材料为导电材料，且所述底部导电层110的材料与后续形成的导电柱的材料相同，为铜、锡或铝等。所述底部导电层110的形成工艺为物理气相沉积工艺或电镀工艺。本发明的实施例中，所述底部导电层110的材料为铜，其形成工艺为电镀工艺。
所述中间导电层120仍然为导电材料，除了可以用于传递信号外，也用于在后续刻蚀工艺中作为刻蚀停止层，即后续刻蚀去除导电柱成功区域的导电柱时，使刻蚀工艺在遇到中间导电层120后停止。为更好的充当刻蚀停止层，所述中间导电层120的厚度为500埃-2000埃，例如800埃，1000埃或1500埃。所述中间导电层120的材料不同于底部导电层110的材料，也不同于后续形成的顶部导电层130的材料，并且，在刻蚀工艺中，所述中间导电层120与顶部导电层130的刻蚀选择比大于1。所述中间导电层120的形成工艺为物理气相沉积工艺或电镀工艺。本发明的实施例中，所述中间导电层120的材料为钛，其形成工艺为物理气相沉积工艺，所述中间导电层120的厚度为1000埃。
所述顶部导电层130用于提高后续形成的导电柱与其的结合力。所述顶部导电层130的材料与所述底部导电层110的材料相同，且与后续形成的导电柱的材料相同，为铜、锡或铝等。所述顶部导电层130的形成工艺为物理气相沉积工艺或电镀工艺，其厚度为2000埃-4000埃，例如2500埃、3000埃或3500埃。本发明的实施例中，所述顶部导电层130的材料为铜，其形成工艺为电镀工艺，厚度为3000埃。
需要说明的是，在本发明的其他实施例中，还可以在顶部导电层底部形成多个底部导电层和中间导电层构成的堆叠结构，以利于在导电柱形成失败多次后，仍然可以重复利用半导体芯片。
请结合参考图2和图3，形成位于所述半导体芯片100表面的多个导电柱140，其中，部分区域形成的导电柱成功，部分区域形成的导电柱失败。
所述导电柱140用于形成芯片引线。所述导电柱140的材料与前述底部导电层110、顶部导电层130的材料相同，为铜、锡或铝等。所述导电柱140的形成步骤包括：形成位于所述半导体芯片100表面的第一光刻胶层150，所述光刻胶层具有定义出导电柱140的多个开口(未标示)；形成填充满所述第一光刻胶层150的开口的导电薄膜(未图示)；平坦化所述导电薄膜直至暴露出第一光刻胶层150，形成导电柱140。
由于在曝光显影形成上述第一光刻胶层150的过程中，受工艺窗口的限制，形成的第一光刻胶层150的开口可能存在缺陷，例如图2中第二区域II虚线所示出的，部分第一光刻胶层150的开口未打开或者未完全打开。因此，在后续形成导电薄膜时，开口未打开或未完全打开区域的导电薄膜并未与底部的顶部导电层130相接触，而是形成在导电薄膜表面。对应的，后续平坦化此部分导电薄膜形成的导电柱140也并非直接位于顶部导电层130表面，该部分的导电柱形成失败。本发明的实施例中，第一光刻胶层150在第一区域I的开口质量较好，第二区域II的开口质量较差，因而第一区域I形成的导电柱140成功，第二区域II形成的导电柱140失败。即第一区域I为导电柱成功区域，第二区域为导电柱失败区域。
需要说明的是，在本发明的其他实施例中，所述导电柱140的形成步骤还可以为：形成覆盖所述顶部导电层130表面的导电薄膜，形成位于所述导电薄膜表面的光刻胶层。同理，随着工艺节点的进一步缩小，形成的光刻胶层的质量也存在差异，以质量较差区域的光刻胶层为掩膜刻蚀所述导电薄膜，形成的导电柱的质量也较差，即对应于导电柱失败区域，以质量较好区域的光刻胶层为掩膜刻蚀所述导电薄膜，形成的导电柱的质量也较好，即对应于导电柱成功区域。也就是说，无论以何种步骤或方式形成导电柱140，凡是导电柱140的质量较差，不符合要求的均可认为形成的导电柱140失败，后续难以形成质量较好的芯片引线。
需要说明的是，形成导电柱140后，还包括：去除上述光刻胶层150的步骤。
请参考图4，形成覆盖所述导电柱失败区域的掩膜层160，且所述掩膜层160暴露出导电柱成功区域的导电柱。
经研究发现，对于上述存在导电柱失败区域的半导体芯片，若直接予以报废，浪费现象严重，大大增加了工厂的生产成本，而且严重影响了产品的生产周期。而若覆盖住导电柱失败区域，去除导电柱成功区域的导电柱，则可重复利用半导体芯片，而不必报废该半导体芯片。
所述掩膜层160用于作为掩膜，在后续去除导电柱成功区域(即第一区域I)的导电柱140。所述掩膜层160的材料可选择在刻蚀过程中刻蚀速率小于导电柱的材料，例如氮化硅、光阻等。本发明的实施例中，所述掩膜层160的材料为光阻。所述掩膜层160的形成步骤包括：形成覆盖所述半导体芯片表面和导电柱的第二光刻胶薄膜；平坦化所述第二光刻胶薄膜直至暴露出导电柱成功区域(即第一区域I)的导电柱。
本发明的实施例中，为了在后续过程中更好的去除所述导电柱成功区域的导电柱，在形成掩膜层160之后，去除所述导电柱成功区域(第一区域I)的导电柱140之前，还包括：采用CF4(四氟化碳)去除所述导电柱成功区域的导电柱140表面的光阻(未图示)。
请参考图5，以所述掩膜层160为掩膜，去除所述导电柱成功区域的导电柱140(如图4所示)。
去除所述导电柱成功区域的导电柱140，以利于后续重复利用该半导体芯片100。去除所述导电柱成功区域的导电柱140的工艺为湿法或干法刻蚀工艺。本发明的实施例中，采用湿法刻蚀工艺去除所述导电柱成功区域的导电柱140，其所采用的试剂为HNO3(硝酸溶液)。
请参考图6，去除所述掩膜层160(如图5所示)，并去除顶部导电层130(如图5所示)和中间导电层120(如图5所示)。
去除所述掩膜层160以利于后续重复利用上述半导体芯片100。所述去除所述掩膜层160的工艺为干法刻蚀工艺、湿法刻蚀工艺、灰化工艺或化学机械抛光工艺。本发明的实施例中，所述去除所述掩膜层160的工艺为化学机械抛光工艺。
考虑到在刻蚀去除导电柱140的过程中，难免会刻蚀到部分顶部导电层130，若保留被部分刻蚀的顶部导电层130，则会影响到后续重复利用的半导体芯片的性能。因此，本发明的实施例中，在去除掩膜层160之后，还包括去除顶部导电层130的步骤。进一步的，为使得后续再次形成导电柱时，再次形成的导电柱与其底部导电层的结合较好，还包括去除中间导电层120的步骤。
所述去除顶部导电层130和中间导电层120的工艺为干法刻蚀工艺、湿法刻蚀工艺、灰化工艺或化学机械抛光工艺。本发明的实施例中，为简化工艺步骤，去除顶部导电层130和中间导电层120的工艺与去除掩膜层160的工艺相同，均为化学机械抛光工艺。
为保证底部导电层110的质量，在去除部分厚度(约为总厚度的1/2-3/4)的中间导电层120后，可采用湿法刻蚀工艺去除剩余厚度(约为总厚度的1/4-1/2)的中间导电层120。本发明的实施例中，在采用化学机械抛光工艺去除3/4总厚度的中间导电层120后，采用湿法刻蚀工艺去除剩余的中间导电层120。
需要说明的是，在本发明的其他实施例中，去除所述掩膜层160、顶部导电层130和中间导电层120还可以均为干法刻蚀工艺或者均为湿法刻蚀工艺，在此不再赘述。
上述步骤完成后，半导体芯片可予以重复利用。即可以再次在半导体芯片100表面形成导电柱，以形成芯片引线，完成芯片的封装。
由于在半导体芯片表面形成了覆盖其表面的堆叠结构，再形成覆盖所述堆叠结构的顶部导电层，因而即使后续形成的导电柱失败，也可以通过形成暴露出导电柱成功区域的导电柱，但覆盖所述导电柱失败区域的掩膜层的方式，将导电柱成功区域的导电柱去除，以重复利用该半导体芯片。并且，在去除导电柱成功区域的导电柱后，去除所述掩膜层，顶部导电层和所述堆叠结构中的中间导电层，半导体芯片表面还形成有底部导电层，不会破坏半导体芯片，避免了由于导电柱形成失败导致的半导体芯片的报废，降低了工厂的生产成本，缩短了产品的生产周期。
进一步的，所述堆叠结构为一个或多个。当堆叠结构为多个时，半导体芯片可以重复利用多次，进一步提高了半导体芯片的使用率。
进一步的，形成掩膜层之后，去除所述导电柱成功区域的导电柱之前，还包括：采用CF4溶液去除所述导电柱成功区域的导电柱表面的光阻。可以在去除所述导电柱之前，彻底清除其表面的光阻材料，有利于更好的去除导电柱。
进一步的，在去除部分厚度的中间导电层后，采用湿法刻蚀工艺去除剩余厚度的中间导电层。可有效避免中间导电层底部的底部导电层受损，后续在质量完好的底部导电层形成的导电柱的质量更好，利于形成质量稳定的芯片引线，封装质量好。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (13)
1.一种重复利用半导体芯片的方法，包括：
提供半导体芯片；
形成覆盖所述半导体芯片表面的堆叠结构，所述堆叠结构包括底部导电层和覆盖所述底部导电层表面的中间导电层；
形成覆盖所述堆叠结构的顶部导电层，其中，所述底部导电层和顶部导电层的材料相同，所述中间导电层的材料不同于底部导电层和顶部导电层的材料；
形成位于所述顶部导电层表面的多个导电柱，其中，部分区域形成的导电柱成功，部分区域形成的导电柱失败；
形成覆盖导电柱失败区域的掩膜层，且所述掩膜层暴露出导电柱成功区域的导电柱；
以所述掩膜层为掩膜，去除所述导电柱成功区域的导电柱；
去除所述导电柱成功区域的导电柱后，去除所述掩膜层，顶部导电层和所述堆叠结构中的中间导电层。
2.如权利要求1所述的重复利用半导体芯片的方法，其特征在于，所述底部导电层的材料为铜、锡或铝，所述顶部导电层的材料为铜、锡或铝，所述导电柱的材料为铜、锡或铝，所述中间导电层的材料为钛。
3.如权利要求1所述的重复利用半导体芯片的方法，其特征在于，所述堆叠结构为一个或多个。
4.如权利要求1所述的重复利用半导体芯片的方法，其特征在于，所述底部导电层的厚度为2000埃-4000埃。
5.如权利要求1所述的重复利用半导体芯片的方法，其特征在于，所述中间导电层的厚度为500埃-2000埃。
6.如权利要求1所述的重复利用半导体芯片的方法，其特征在于，所述顶部导电层的厚度为2000埃-4000埃。
7.如权利要求1所述的重复利用半导体芯片的方法，其特征在于，所述掩膜层的材料为光阻。
8.如权利要求7所述的重复利用半导体芯片的方法，其特征在于，当所述掩膜层的材料为光阻时，所述掩膜层的形成步骤包括：形成覆盖所述半导体芯片表面和导电柱的光刻胶薄膜；平坦化所述光刻胶薄膜直至暴露出导电柱成功区域。
9.如权利要求7所述的重复利用半导体芯片的方法，其特征在于，形成掩膜层之后，去除所述导电柱成功区域的导电柱之前，还包括：采用四氟化碳去除所述导电柱成功区域的导电柱表面的光阻。
10.如权利要求1所述的重复利用半导体芯片的方法，其特征在于，去除所述导电柱成功区域的导电柱的工艺为湿法或干法刻蚀工艺。
11.如权利要求10所述的重复利用半导体芯片的方法，其特征在于，采用湿法刻蚀工艺去除所述导电柱成功区域的导电柱时，所采用的试剂为硝酸溶液。
12.如权利要求1所述的重复利用半导体芯片的方法，其特征在于，在去除部分厚度的中间导电层后，采用湿法刻蚀工艺去除剩余厚度的中间导电层。
13.如权利要求12所述的重复利用半导体芯片的方法，其特征在于，采用湿法刻蚀工艺去除的剩余中间导电层的厚度为中间导电层总厚度的1/4-1/2。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510215996.2A CN106206407B (zh) | 2015-04-29 | 2015-04-29 | 重复利用半导体芯片的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510215996.2A CN106206407B (zh) | 2015-04-29 | 2015-04-29 | 重复利用半导体芯片的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106206407A CN106206407A (zh) | 2016-12-07 |
| CN106206407B true CN106206407B (zh) | 2019-08-27 |
Family
ID=57458502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510215996.2A Active CN106206407B (zh) | 2015-04-29 | 2015-04-29 | 重复利用半导体芯片的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106206407B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102097288A (zh) * | 2009-12-14 | 2011-06-15 | 北大方正集团有限公司 | 一种背面金属工艺的返工方法 |
| CN102446713A (zh) * | 2011-09-23 | 2012-05-09 | 上海华力微电子有限公司 | 一种铜互连沟槽结构多次重复光刻的方法 |
| CN103617945A (zh) * | 2013-10-26 | 2014-03-05 | 溧阳市东大技术转移中心有限公司 | 一种集成电路芯片电极的修复方法 |
-
2015
- 2015-04-29 CN CN201510215996.2A patent/CN106206407B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102097288A (zh) * | 2009-12-14 | 2011-06-15 | 北大方正集团有限公司 | 一种背面金属工艺的返工方法 |
| CN102446713A (zh) * | 2011-09-23 | 2012-05-09 | 上海华力微电子有限公司 | 一种铜互连沟槽结构多次重复光刻的方法 |
| CN103617945A (zh) * | 2013-10-26 | 2014-03-05 | 溧阳市东大技术转移中心有限公司 | 一种集成电路芯片电极的修复方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106206407A (zh) | 2016-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106033751B (zh) | 封装件及封装件的形成方法 | |
| TWI525720B (zh) | 半導體裝置及其形成方法 | |
| US9773684B2 (en) | Method of manufacturing fan out wafer level package | |
| US7952171B2 (en) | Die stacking with an annular via having a recessed socket | |
| KR101817839B1 (ko) | 팬아웃 상호 접속 구조 및 그 형성 방법 | |
| TWI588950B (zh) | 封裝半導體裝置以及形成封裝半導體裝置之方法 | |
| CN104319258B (zh) | 一种硅穿孔工艺 | |
| US20100308449A1 (en) | Semiconductor packages and manufacturing method thereof | |
| US8772058B2 (en) | Method for making a redistributed wafer using transferrable redistribution layers | |
| WO2017024847A1 (zh) | 晶圆级芯片封装方法 | |
| US8866293B2 (en) | Semiconductor structure and fabrication method thereof | |
| CN107039249A (zh) | 分割和接合方法及其形成的结构 | |
| TW201630133A (zh) | 半導體封裝結構及其製造方法 | |
| WO2021135619A1 (zh) | 封装结构及其成型方法 | |
| KR102462504B1 (ko) | 범프를 갖는 반도체 소자 및 그 형성 방법 | |
| US20180190571A1 (en) | Semiconductor device having through-silicon-via and methods of forming the same | |
| CN106206407B (zh) | 重复利用半导体芯片的方法 | |
| US9718682B2 (en) | Semiconductor structure and fabrication method thereof | |
| CN109786270B (zh) | 一种封装器件及其制造方法 | |
| CN206541824U (zh) | 电子装置 | |
| CN108470722A (zh) | 半导体结构及其形成方法 | |
| US10008478B2 (en) | Fabricating method for wafer-level packaging | |
| CN104167387A (zh) | 晶圆级芯片的封装工艺 | |
| CN106803495B (zh) | 金属埋层凸起的去除方法以及空气隙的制备方法 | |
| CN117007404A (zh) | 一种半导体堆叠封装结构的daf胶去除方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |