CN106206403A - 局部氧化工艺的优化方法 - Google Patents
局部氧化工艺的优化方法 Download PDFInfo
- Publication number
- CN106206403A CN106206403A CN201510212963.2A CN201510212963A CN106206403A CN 106206403 A CN106206403 A CN 106206403A CN 201510212963 A CN201510212963 A CN 201510212963A CN 106206403 A CN106206403 A CN 106206403A
- Authority
- CN
- China
- Prior art keywords
- dead slot
- shaped dead
- substrate
- shaped
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
Abstract
本发明实施例提供一种局部氧化工艺的优化方法。该方法包括:在衬底上生长垫氧化层,在所述垫氧化层上生长氮化硅层;对部分所述垫氧化层和所述氮化硅层进行光刻、刻蚀处理,以露出所述衬底,使露出的所述衬底的上表面对应形成L形空槽和U形空槽;沿着所述L形空槽和所述U形空槽分别刻蚀掉预设深度的所述衬底;对所述L形空槽和所述U形空槽露出的所有所述衬底进行氧化生成场氧化层。本发明实施例通过L形空槽和U形空槽之间的衬底被氧化的过程中,同时向L形空槽和U形空槽膨胀,减小了L形空槽中垂直方向的衬底和水平方向的衬底之间由于膨胀造成的夹角变化,避免出现较大的场氧化层凹坑,并防止多晶硅断裂。
Description
技术领域
本发明实施例涉及半导体领域,尤其涉及一种局部氧化工艺的优化方法。
背景技术
在互补式金属氧化物半导体器件(Complementary Metal OxideSemiconductor,简称CMOS)制造工艺中,硅的局部氧化(Local Oxidationof Silicon,简称LOCOS)工艺通常具有隔离器件的作用。
现有技术中硅的局部氧化工艺包括如下步骤:1)如图1所示,在衬底1上生长垫氧化层2,在垫氧化层2上生长氮化硅层3;2)在氮化硅层3上涂光阻作为掩膜,通过有源层的光刻工艺对垫氧化层2和氮化硅层3进行刻蚀以露出一部分衬底1,形成如图2所示的半导体器件剖面示意图;3)如图3所示,对露出的衬底1进行氧化生成场氧化层5,经过氧化后图2中露出的垂直方向的衬底1和水平方向的衬底1之间的夹角对应形成图3中的场氧化层凹坑6。
由于场氧化层凹坑6较大,导致后续光刻工艺中进入场氧化层凹坑6的光阻不易去除,以及刻蚀过程中进入场氧化层凹坑6的多晶硅不易被刻蚀掉形成残留,同时如果场氧化层凹坑6较深还会导致多晶硅断裂。
发明内容
本发明实施例提供一种局部氧化工艺的优化方法,以避免出现较大的场氧化层凹坑,防止多晶硅断裂。
本发明实施例的一个方面是提供一种局部氧化工艺的优化方法,包括:
在衬底上生长垫氧化层,在所述垫氧化层上生长氮化硅层;
对部分所述垫氧化层和所述氮化硅层进行光刻、刻蚀处理,以露出所述衬底,使露出的所述衬底的上表面对应形成L形空槽和U形空槽;
沿着所述L形空槽和所述U形空槽分别刻蚀掉预设深度的所述衬底;
对所述L形空槽和所述U形空槽露出的所有所述衬底进行氧化生成场氧化层。
本发明实施例提供的局部氧化工艺的优化方法,通过对垫氧化层和氮化硅层进行光刻、刻蚀处理,露出衬底,使露出的衬底的上表面形成L形空槽和U形空槽,并沿着L形空槽和U形空槽分别刻蚀掉预设深度的衬底,对L形空槽和U形空槽露出的所有衬底进行氧化生成场氧化层,使得L形空槽和U形空槽之间的衬底被氧化的过程中,同时向L形空槽和U形空槽膨胀,减小了L形空槽中垂直方向的衬底和水平方向的衬底之间由于膨胀造成的夹角变化,避免出现较大的场氧化层凹坑,并防止多晶硅断裂。
附图说明
图1为现有技术中半导体器件的剖面示意图;
图2为现有技术中半导体器件的剖面示意图;
图3为现有技术中半导体器件的剖面示意图;
图4为本发明实施例提供的局部氧化工艺的优化方法流程图;
图5为本发明实施例提供的半导体器件的剖面示意图;
图6为本发明实施例提供的半导体器件的剖面示意图;
图7为本发明实施例提供的半导体器件的剖面示意图;
图8为本发明实施例提供的半导体器件的剖面示意图;
图9为本发明实施例提供的半导体器件的剖面示意图。
具体实施方式
图4为本发明实施例提供的局部氧化工艺的优化方法流程图;图5为本发明实施例提供的半导体器件的剖面示意图;图6为本发明实施例提供的半导体器件的剖面示意图;图9为本发明实施例提供的半导体器件的剖面示意图。本发明实施例针对场氧化层凹坑较大,提供了局部氧化工艺的优化方法,该方法具体步骤如下:
步骤S101、在衬底上生长垫氧化层,在所述垫氧化层上生长氮化硅层;
如图1所示,在衬底1上生长垫氧化层2,在垫氧化层2上生长氮化硅层3,衬底1具体为硅衬底,垫氧化层2的成份为二氧化硅。
步骤S102、对部分所述垫氧化层和所述氮化硅层进行光刻、刻蚀处理,以露出所述衬底,且剩余的所述垫氧化层和所述氮化硅层构成第一极和第二极,露出的所述衬底的上表面形成L形空槽和U形空槽,所述L形空槽和所述U形空槽之间为所述第一极,所述第一极和所述第二极之间为所述U形空槽;
所述对所述垫氧化层和所述氮化硅层进行光刻、刻蚀处理包括:在所述氮化硅层上涂光阻;通过有源层的光刻工艺,对所述垫氧化层和所述氮化硅层进行刻蚀。
基于图1,在氮化硅层3上涂光阻4,光阻4为掩膜,通过有源层的光刻工艺,对垫氧化层2和氮化硅层3进行刻蚀,形成L形空槽50和U形空槽51,L形空槽50和U形空槽51之间是刻蚀后剩余的一部分光阻4、垫氧化层2和氮化硅层3构成的第一极,剩余的另一部分光阻4、垫氧化层2和氮化硅层3构成第二极,第一极和第二极之间为U形空槽51,执行步骤S102后的半导体器件的剖面示意图如图5所示。
步骤S103、沿着所述L形空槽和所述U形空槽分别刻蚀掉预设深度的所述衬底;
如图6所示,沿着L形空槽50和U形空槽51分别向下刻蚀掉预设深度为h的衬底1。
步骤S104、对所述L形空槽和所述U形空槽露出的所有所述衬底进行氧化生成场氧化层。
对L形空槽50中露出的垂直方向的衬底、水平方向的衬底,以及U形空槽51露出的垂直方向的衬底、水平方向的衬底进行氧化生成场氧化层5,场氧化层5的成份为二氧化硅,与垫氧化层2的成份相同。执行步骤S104后的半导体器件的剖面示意图如图9所示,由于场氧化层5和垫氧化层2的成份相同,所以不区分场氧化层5和垫氧化层2的界线,另外,经过步骤S104的氧化处理后图6中L形空槽50露出的垂直方向的衬底1和水平方向的衬底1之间的夹角对应形成图9中的场氧化层凹坑7。
本发明实施例通过对垫氧化层和氮化硅层进行光刻、刻蚀处理,露出衬底,使露出的衬底的上表面形成L形空槽和U形空槽,并沿着L形空槽和U形空槽分别刻蚀掉预设深度的衬底,对L形空槽和U形空槽露出的所有衬底进行氧化生成场氧化层,使得L形空槽和U形空槽之间的衬底被氧化的过程中,同时向L形空槽和U形空槽膨胀,减小了L形空槽中垂直方向的衬底和水平方向的衬底之间由于膨胀造成的夹角变化,避免出现较大的场氧化层凹坑,并防止多晶硅断裂。
图7为本发明实施例提供的半导体器件的剖面示意图;图8为本发明实施例提供的半导体器件的剖面示意图。
在上述实施例的基础上,所述预设深度h、所述U形空槽的宽度n,以及所述L形空槽与所述U形空槽之间所述衬底的宽度m满足条件m<2h,n<2h。
如图6所示,步骤S103中刻蚀掉的衬底1的预设深度为h,U形空槽51的宽度为n,L形空槽50和U形空槽51之间露出的衬底的宽度为m,该三个物理量之间的大小满足条件m<2h,n<2h。
所述U形空槽包括第一U形空槽和第二U形空槽。所述第一U形空槽和第二U形空槽的宽度相同。
如图7所示,上述实施例中的U形空槽包括第一U形空槽511和第二U形空槽512,第一U形空槽511和第二U形空槽512的宽度可以相同,可以不同,本发明实施例优选两者相同。
所述预设深度h、所述第一U形空槽的宽度n,以及所述L形空槽与所述第一U形空槽之间所述衬底的宽度m满足条件m<2h,n<2h;所述预设深度h、所述第二U形空槽的宽度n,以及所述第一U形空槽与所述第二U形空槽之间所述衬底的宽度m满足条件m<2h,n<2h。
如图8所示,步骤S103中刻蚀掉的衬底1的预设深度为h,第一U形空槽511的宽度为n,L形空槽50和第一U形空槽511之间露出的衬底的宽度为m,该三个物理量之间的大小满足条件m<2h,n<2h;步骤S103中刻蚀掉的衬底1的预设深度为h,第二U形空槽512的宽度为n,第一U形空槽511和第二U形空槽512之间露出的衬底的宽度为m,该三个物理量之间的大小满足条件m<2h,n<2h。
所述沿着所述L形空槽和所述U形空槽分别刻蚀掉预设深度的所述衬底包括:对所述L形空槽和所述U形空槽下方的所述衬底进行各项异性的干法刻蚀,刻蚀掉预设深度的所述衬底。
步骤S103中刻蚀衬底具体采用各项异性的干法刻蚀。
所述沿着所述L形空槽和所述U形空槽分别刻蚀掉预设深度的所述衬底之后,还包括:去除多余的所述光阻。
如图5和6所示,刻蚀掉预设深度为h的衬底1后去掉多余的光阻4。
所述垫氧化层的厚度为200-500埃,所述氮化硅层的厚度为1000-3000埃。
所述场氧化层的厚度为5000-40000埃。
如图7和8所示,对L形空槽50中露出的垂直方向的衬底、水平方向的衬底,第一U形空槽511露出的垂直方向的衬底、水平方向的衬底,以及第二U形空槽512露出的垂直方向的衬底、水平方向的衬底进行氧化生成场氧化层5,在氧化过程中,L形空槽与第一U形空槽之间的衬底同时向L形空槽和第一U形空槽两端膨胀,第一U形空槽与第二U形空槽之间的衬底同时向第一U形空槽与第二U形空槽两端膨胀,场氧化层5的成份为二氧化硅,与垫氧化层2的成份相同。执行步骤S104后的半导体器件的剖面示意图如图9所示,由于场氧化层5和垫氧化层2的成份相同,所以不区分场氧化层5和垫氧化层2的界线,另外,经过步骤S104的氧化处理后图6中L形空槽50露出的垂直方向的衬底1和水平方向的衬底1之间的夹角对应形成图9中的场氧化层凹坑7。本发明实施例具体限定了刻蚀衬底的预设深度、U形空槽的宽度,以及L形空槽与U形空槽之间衬底的宽度三者之间的大小关系,提高了工艺精度,进一步减小了L形空槽中垂直方向的衬底和水平方向的衬底之间由于膨胀造成的夹角变化。
综上所述,本发明实施例通过对垫氧化层和氮化硅层进行光刻、刻蚀处理,露出衬底,使露出的衬底的上表面形成L形空槽和U形空槽,并沿着L形空槽和U形空槽分别刻蚀掉预设深度的衬底,对L形空槽和U形空槽露出的所有衬底进行氧化生成场氧化层,使得L形空槽和U形空槽之间的衬底被氧化的过程中,同时向L形空槽和U形空槽膨胀,减小了L形空槽中垂直方向的衬底和水平方向的衬底之间由于膨胀造成的夹角变化,避免出现较大的场氧化层凹坑,并防止多晶硅断裂;具体限定了刻蚀衬底的预设深度、U形空槽的宽度,以及L形空槽与U形空槽之间衬底的宽度三者之间的大小关系,提高了工艺精度,进一步减小了L形空槽中垂直方向的衬底和水平方向的衬底之间由于膨胀造成的夹角变化。
在本发明所提供的几个实施例中,应该理解到,所揭露的装置和方法,可以通过其它的方式实现。例如,以上所描述的装置实施例仅仅是示意性的,例如,所述单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,装置或单元的间接耦合或通信连接,可以是电性,机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外,在本发明各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现,也可以采用硬件加软件功能单元的形式实现。
上述以软件功能单元的形式实现的集成的单元,可以存储在一个计算机可读取存储介质中。上述软件功能单元存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)或处理器(processor)执行本发明各个实施例所述方法的部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(Read-Only Memory,ROM)、随机存取存储器(Random Access Memory,RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
本领域技术人员可以清楚地了解到,为描述的方便和简洁,仅以上述各功能模块的划分进行举例说明,实际应用中,可以根据需要而将上述功能分配由不同的功能模块完成,即将装置的内部结构划分成不同的功能模块,以完成以上描述的全部或者部分功能。上述描述的装置的具体工作过程,可以参考前述方法实施例中的对应过程,在此不再赘述。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (10)
1.一种局部氧化工艺的优化方法,其特征在于,包括:
在衬底上生长垫氧化层,在所述垫氧化层上生长氮化硅层;
对部分所述垫氧化层和所述氮化硅层进行光刻、刻蚀处理,以露出所述衬底,使露出的所述衬底的上表面对应形成L形空槽和U形空槽;
沿着所述L形空槽和所述U形空槽分别刻蚀掉预设深度的所述衬底;
对所述L形空槽和所述U形空槽露出的所有所述衬底进行氧化生成场氧化层。
2.根据权利要求1所述的方法,其特征在于,所述预设深度h、所述U形空槽的宽度n,以及所述L形空槽与所述U形空槽之间所述衬底的宽度m满足条件m<2h,n<2h。
3.根据权利要求1所述的方法,其特征在于,所述U形空槽包括第一U形空槽和第二U形空槽。
4.根据权利要求3所述的方法,其特征在于,所述第一U形空槽和第二U形空槽的宽度相同。
5.根据权利要求4所述的方法,其特征在于,所述预设深度h、所述第一U形空槽的宽度n,以及所述L形空槽与所述第一U形空槽之间所述衬底的宽度m满足条件m<2h,n<2h;
所述预设深度h、所述第二U形空槽的宽度n,以及所述第一U形空槽与所述第二U形空槽之间所述衬底的宽度m满足条件m<2h,n<2h。
6.根据权利要求1-5任一项所述的方法,其特征在于,所述对所述垫氧化层和所述氮化硅层进行光刻、刻蚀处理包括:
在所述氮化硅层上涂光阻;
通过有源层的光刻工艺,对所述垫氧化层和所述氮化硅层进行刻蚀。
7.根据权利要求6所述的方法,其特征在于,所述沿着所述L形空槽和所述U形空槽分别刻蚀掉预设深度的所述衬底包括:
对所述L形空槽和所述U形空槽下方的所述衬底进行各项异性的干法刻蚀,刻蚀掉预设深度的所述衬底。
8.根据权利要求7所述的方法,其特征在于,所述沿着所述L形空槽和所述U形空槽分别刻蚀掉预设深度的所述衬底之后,还包括:
去除多余的所述光阻。
9.根据权利要求8所述的方法,其特征在于,所述垫氧化层的厚度为200-500埃,所述氮化硅层的厚度为1000-3000埃。
10.根据权利要求9所述的方法,其特征在于,所述场氧化层的厚度为5000-40000埃。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510212963.2A CN106206403A (zh) | 2015-04-29 | 2015-04-29 | 局部氧化工艺的优化方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510212963.2A CN106206403A (zh) | 2015-04-29 | 2015-04-29 | 局部氧化工艺的优化方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN106206403A true CN106206403A (zh) | 2016-12-07 |
Family
ID=57458388
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510212963.2A Pending CN106206403A (zh) | 2015-04-29 | 2015-04-29 | 局部氧化工艺的优化方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106206403A (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5371036A (en) * | 1994-05-11 | 1994-12-06 | United Microelectronics Corporation | Locos technology with narrow silicon trench |
CN101197397A (zh) * | 2006-12-07 | 2008-06-11 | 三洋电机株式会社 | 半导体装置及其制造方法 |
CN102208334A (zh) * | 2011-05-27 | 2011-10-05 | 上海宏力半导体制造有限公司 | 半导体器件局部氧化终止环的制备方法 |
-
2015
- 2015-04-29 CN CN201510212963.2A patent/CN106206403A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5371036A (en) * | 1994-05-11 | 1994-12-06 | United Microelectronics Corporation | Locos technology with narrow silicon trench |
CN101197397A (zh) * | 2006-12-07 | 2008-06-11 | 三洋电机株式会社 | 半导体装置及其制造方法 |
CN102208334A (zh) * | 2011-05-27 | 2011-10-05 | 上海宏力半导体制造有限公司 | 半导体器件局部氧化终止环的制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105556657B (zh) | 用于半导体器件的后段制成制造的反向自对准双图案化工艺 | |
US9853112B2 (en) | Device and method to connect gate regions separated using a gate cut | |
KR102310801B1 (ko) | 조밀 피치 인터커넥트 구조체들을 갖는 인터커넥트 층들을 형성하기 위한 방법들 | |
US20140332970A1 (en) | Semiconductor device and method forming patterns with spaced pads in trim region | |
JP2007150166A (ja) | 半導体装置の製造方法 | |
US8136084B2 (en) | Arranging through silicon vias in IC layout | |
CN103377984A (zh) | 硅通孔背面导通的制造工艺方法 | |
CN104485288A (zh) | 一种超薄玻璃转接板的制作方法 | |
US8835322B2 (en) | Method for reducing a minimum line width in a spacer-defined double patterning process | |
CN104966991A (zh) | 一种新型高速半导体激光器的制作方法 | |
CN106206403A (zh) | 局部氧化工艺的优化方法 | |
CN105633021A (zh) | 半导体元件的制造方法 | |
CN103779322A (zh) | 镶嵌间隙结构 | |
US20120313254A1 (en) | Compact metal connect and/or disconnect structures | |
CN107527858B (zh) | 快闪记忆体中浅沟槽的制作方法 | |
US10296698B2 (en) | Forming multi-sized through-silicon-via (TSV) structures | |
JP2007184390A (ja) | 半導体基板のエッチング方法 | |
CN106129810A (zh) | 半导体装置的制造方法、半导体装置 | |
US10691862B2 (en) | Layouts for connecting contacts with metal tabs or vias | |
CN106298644B (zh) | 半导体器件的制备方法 | |
JP2007257747A (ja) | 導体パターン形成方法 | |
CN102412187A (zh) | 一种侧墙硬掩模接触孔/通孔刻蚀技术 | |
CN100517648C (zh) | 用于蚀刻的系统和方法 | |
CN104779142B (zh) | 选择性外延生长预处理方法 | |
CN102194734A (zh) | 扩大金属互连的光刻工艺窗口的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20161207 |