CN106158606A - 轻掺杂漏注入方法与采用该法形成的半导体器件 - Google Patents
轻掺杂漏注入方法与采用该法形成的半导体器件 Download PDFInfo
- Publication number
- CN106158606A CN106158606A CN201510158718.8A CN201510158718A CN106158606A CN 106158606 A CN106158606 A CN 106158606A CN 201510158718 A CN201510158718 A CN 201510158718A CN 106158606 A CN106158606 A CN 106158606A
- Authority
- CN
- China
- Prior art keywords
- oxide layer
- sacrificial oxide
- implanting
- photoresist
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
本申请提供了一种轻掺杂漏注入方法与采用该方法形成的半导体器件。该方法包括:步骤S1,在具有STI和栅极的晶片衬底的表面上依次设置牺牲氧化层与光刻胶,牺牲氧化层的厚度为THK1;步骤S2,对光刻胶进行图形化处理,使牺牲氧化层的部分表面裸露;步骤S3,对牺牲氧化层和晶片衬底进行轻掺杂漏注入,在晶片衬底中形成第一超浅结;步骤S4,去除光刻胶;以及步骤S5,重复执行步骤S1至步骤S4共n次,形成n个位于不同位置的超浅结,且n≥1,且在n次执行过程中的m次执行过程中,在去除光刻胶的步骤后,在晶片衬底和牺牲氧化层的表面设置附加牺牲氧化层,m≥1,且m≤n。该方法避免了硅凹陷现象的发生,提高了器件性能。
Description
技术领域
本申请涉及半导体制造技术领域,具体而言,涉及一种轻掺杂漏注入方法与采用该方法形成的半导体器件。
背景技术
现有技术中的轻掺杂漏注入(Lightly Doped Drain,LDD)以及源/漏注入的离子注入方法一般都是分多次注入,以下以轻掺杂漏注入为例进行说明,该离子注入过程包括:步骤S1’,在形成有STI(浅槽隔离)和栅极的晶片衬底100’的表面上依次设置如图1所示的牺牲氧化层200’与光刻胶300’;步骤S2’,对图1所示光刻胶300’进行图形化处理,使部分牺牲氧化层200’裸露,形成图2所示的结构;步骤S3’,对图2所示的结构进行轻掺杂漏注入(LDD),在晶片衬底中形成如图3所示的第一超浅结101’;步骤S4’,去除图3所示的光刻胶300’,形成图4所示的结构;以及步骤S5’,重复步骤S1’至步骤S4’,形成图5所示的位于不同位置的第一超浅结101’和第二超浅结102’。
上述方法在每一次轻掺杂漏注入后都需要将光刻胶去除,去除光刻胶一般采用湿法腐蚀的方法,湿法腐蚀对牺牲氧化层有着较强的腐蚀能力,所以随着一次次光刻胶的去除,牺牲氧化层的厚度逐渐变小,使得牺牲氧化层中的离子被同时去除,进而使得离子注入的总数减小,影响器件的性能。
当出现采用多次轻掺杂漏注入形成多个超浅结或者采用较长时间去除光刻胶的情况时,牺牲氧化层就会被完全去除,使得晶片衬底直接暴露在空气中,其表面很容易被氧化形成表面二氧化硅,在后续的湿法去除光刻胶时,表面二氧化硅也会被去除,使得晶片衬底表面会形成硅凹陷,这样使得注入的离子总数有较大程度的减小,影响器件的特性,并且硅凹陷会影响器件的可靠性。
发明内容
本申请旨在提供一种轻掺杂漏注入方法与采用该方法形成的半导体器件,以解决现有技术中多次轻掺杂漏离子注容易造成晶片衬底表面硅凹陷的问题。
为了实现上述目的,根据本申请的一个方面,提供了一种轻掺杂漏注入方法,上述轻掺杂漏注入方法包括:步骤S1,在具有STI和栅极的晶片衬底的表面上依次设置牺牲氧化层与光刻胶,上述牺牲氧化层的厚度为THK1;步骤S2,对上述光刻胶进行图形化处理,使上述牺牲氧化层的部分表面裸露;步骤S3,对上述牺牲氧化层和上述晶片衬底进行轻掺杂漏注入,在上述晶片衬底中形成第一超浅结;步骤S4,去除上述光刻胶;以及步骤S5,重复执行步骤S1至步骤S4,使得执行步骤S1至步骤S4的执行过程共n次,形成n个位于不同位置的超浅结,且n≥1,其中,上述注入方法还包括在n次执行过程中的m次执行过程中,在去除上述光刻胶的步骤后,在上述晶片衬底和上述牺牲氧化层的表面设置附加牺牲氧化层,m≥1,且m≤n。
进一步地,采用SACVD法设置上述附加牺牲氧化层。
进一步地,上述SACVD法的温度在300~500℃之间。
进一步地,上述SACVD法的压强在3~5torr之间。
进一步地,上述m大于1。
进一步地,上述m≥3,n≥5。
进一步地,设置上述附加牺牲氧化层时,上述牺牲氧化层的厚度为THK3,上述附加牺牲氧化层的厚度为THK2,上述THK2与THK3之和等于0.8~1.2THK1。
进一步地,上述步骤S4中上述牺牲氧化层的损伤厚度为0.1THK1~0.5THK1,在执行上述步骤S5时,上述牺牲氧化层的剩余厚度小于上述损伤厚度时,设置上述附加牺牲氧化层。
根据本申请的另一个方面,提供了一种半导体器件,包括超浅结,上述超浅结采用上述轻掺杂源漏极离子注入方法形成。
应用本申请的技术方案,在传统轻掺杂漏注入的过程中,加入设置附加牺牲氧化层的过程,即在m次步骤S5的去除上述光刻胶的步骤后,在上述晶片衬底和上述牺牲氧化层的表面设置附加牺牲氧化层,使得该附加牺牲氧化层与牺牲氧化层共同保护硅衬底,避免在后续湿法去除光刻胶的过程中将晶片衬底表面的二氧化硅去除,进而避免了硅凹陷现象的发生,并使其可靠性提高;进一步避免了由于硅凹陷引起的注入离子总数的大量减少,从而保证了器件的漏电流不会增大,进而提高了器件性能。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解,本申请的示意性实施例及其说明用于解释本申请,并不构成对本申请的不当限定。在附图中:
图1至图5示出了现有技术的轻掺杂漏注入的过程,其中,
图1示出了现有技术中在晶片衬底上依次设置牺牲氧化层与光刻胶后的晶片的剖面结构示意图;
图2示出了对图1所示的光刻胶进行图形化处理后的晶片的剖面结构示意图;
图3示出了对图2所示的结构进行轻掺杂漏注入后的晶片的剖面结构示意图;
图4示出了去除图3所示的光刻胶后的晶片的剖面结构示意图;
图5示出了完成多步轻掺杂注入后的晶片的剖面结构示意图;
图6示出了本申请的一种优选的实施方式的轻掺杂漏注入的流程示意图;
图7至图15示出了本申请的一种优选的实施方式的轻掺杂漏注入的过程,其中,
图7示出了在晶片衬底上依次设置牺牲氧化层与光刻胶后的晶片的剖面结构示意图;
图8示出了对图7所示的光刻胶刻蚀后的晶片的剖面结构示意图;
图9示出了对图8所示的结构进行离子注入后晶片的剖面结构示意图;
图10示出了去除图9所示的光刻胶后的晶片的剖面结构示意图;
图11示出了在图10所示结构上设置光刻胶并刻蚀后形成的晶片的剖面结构示意图;
图12示出了对图11所示结构进行离子注入并去除光刻胶后形成的晶片的剖面结构示意图;
图13示出了完成六次LDD过程的晶片的剖面结构示意图;
图14示出了在图13所示的结构的表面设置附加牺牲氧化层后的晶片的剖面结构示意图;
图15示出了对图14所示的结构进行三次LDD过程后的晶片的剖面结构示意图;
图16示出了牺牲氧化层厚度的变化示意图;以及
图17示出了设置附加牺牲氧化层及其后续的LDD过程后的牺牲氧化层厚度与附加牺牲氧化层的厚度总和的变化示意图。
具体实施方式
应该指出,以下详细说明都是例示性的,旨在对本申请提供进一步的说明。除非另有指明,本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
需要注意的是,这里所使用的术语仅是为了描述具体实施方式,而非意图限制根据本申请的示例性实施方式。如在这里所使用的,除非上下文另外明确指出,否则单数形式也意图包括复数形式,此外,还应当理解的是,当在本说明书中使用术语“包含”和/或“包括”时,其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
为了便于描述,在这里可以使用空间相对术语,如“在……之上”、“在……上方”、“在……上表面”、“上面的”等,用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是,空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如,如果附图中的器件被倒置,则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而,示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位),并且对这里所使用的空间相对描述作出相应解释。
现在,将参照附图更详细地描述根据本申请的示例性实施方式。然而,这些示例性实施方式可以由多种不同的形式来实施,并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是,提供这些实施方式是为了使得本申请的公开彻底且完整,并且将这些示例性实施方式的构思充分传达给本领域普通技术人员,在附图中,为了清楚起见,扩大了层和区域的厚度,并且使用相同的附图标记表示相同的器件,因而将省略对它们的描述。
正如背景技术所介绍的,现有的分多次轻掺杂漏离子注入法容易使得晶片衬底表面形成硅凹陷,注入的离子的总数有较大程度的减小,影响器件的特性,并且硅凹陷会影响器件的可靠性,为了解决上述问题,本申请提出一种轻掺杂漏注入方法,如图6所示,该方法包括:步骤S1,在具有STI和栅极的晶片衬底的表面上依次设置牺牲氧化层与光刻胶,上述牺牲氧化层的厚度为THK1;步骤S2,对上述光刻胶进行图形化处理,使上述牺牲氧化层的部分表面裸露;步骤S3,对上述牺牲氧化层和上述晶片衬底进行轻掺杂漏注入,在上述晶片衬底中形成第一超浅结;步骤S4,去除上述光刻胶;以及步骤S5,重复执行步骤S1至步骤S4,使得执行步骤S1至步骤S4的执行过程共n次,形成n个位于不同位置的超浅结,且n≥1,该方法还包括在n次执行过程中的m次执行过程中,在去除上述光刻胶的步骤后,在上述晶片衬底和上述牺牲氧化层的表面设置附加牺牲氧化层,m≥1,且m≤n。
上述的方法在传统轻掺杂漏注入的过程中,加入设置附加牺牲氧化层的过程,即在m次步骤S5的去除上述光刻胶的步骤后,在上述晶片衬底和上述牺牲氧化层的表面设置附加牺牲氧化层,使得该附加牺牲氧化层与牺牲氧化层共同保护硅衬底,避免在后续湿法去除光刻胶的过程中将晶片衬底表面的二氧化硅去除,进而避免了硅凹陷现象的发生,并使其可靠性提高;进一步避免了由于硅凹陷引起的注入离子总数的大量减少,从而保证了器件的漏电流不会增大,进而提高了器件性能。
为了采用高效快捷的方式设置附加牺牲氧化层,并且使得附加牺牲氧化层对上述晶片衬底具有良好的间隙填充和覆盖性;同时为了避免设置附加牺牲氧化层的工艺对离子注入造成影响,对半导体结构造成损伤,本申请优选采用SACVD法(Sub Atmospheric Chemical VaporDeposition,次大气压化学气相沉积法)设置上述附加牺牲氧化层。
本申请的又一种优选的实施方式中,优选上述SACVD法的温度在300~500℃之间。当采用的温度在300~500℃之间时,既可以在晶片衬底上形成较致密的附加牺牲氧化层,同时又不会对晶片衬底中已经形成的STI、栅极等结构造成影响,而且此温度范围对半导体器件的影响也比炉管的高温制程影响小。
为了更好地控制附加牺牲氧化层的生长过程,本申请优选上述SACVD法的压强在3~5torr之间。
本申请的又一种优选的实施方式中,上述m大于1。即在LDD过程中,至少有两次设置附加牺牲氧化层的步骤,如果步骤S5的重复次数较少,去除光刻胶的工艺较为温和,对牺牲氧化层的损伤较小,那么进行两次附加牺牲氧化层的设置甚至一次都可以避免硅凹陷的产生;如果步骤S5的重复次数较多,去除光刻胶的工艺较为苛刻,对牺牲氧化层的损伤较大,那么可以适当增加牺牲氧化层的设置次数,来避免硅凹陷的产生。
当步骤S5的重复次数较多时,为了进一步避免牺牲氧化层的设置次数过多,造成牺牲氧化层与附加牺牲氧化层的总厚度较厚,导致LDD的效果变差,同时避免由于剩余的牺牲氧化层厚度较小,再次去除光刻胶时造成硅凹陷的现象,本申请优选上述m≥3,n≥5。
本申请的又一种优选的实施方式中,设置附加牺牲氧化层时,牺牲氧化层的厚度为THK3,附加牺牲氧化层的厚度为THK2,THK2与THK3之和等于0.8~1.2THK1,通过上述实施方式,控制剩余的牺牲氧化层与附加牺牲氧化层的总厚度与牺牲氧化层的初始厚度相当,即与THK1的大小接近,避免了剩余的牺牲氧化层与附加牺牲氧化层的总厚度过大,进而影响离子注入的效果。
为了在保证消除硅凹陷的基础上,尽可能简化LDD工艺方法,优选上述步骤S4中牺牲氧化层的损伤厚度为0.1THK1~0.5THK1,在执行步骤S5时,牺牲氧化层的剩余厚度小于损伤厚度时,设置附加牺牲氧化层,上述过程能够采用尽可能少的牺牲氧化层的设置次数保证硅凹陷的消除。同时如果与前述实施方式进行结合时,不仅能够使得剩余的牺牲氧化层与附加牺牲氧化层的总厚度适中,不会影响LDD效果;又能避免出现硅凹陷,保证了器件的性能和可靠性。
本申请的又一种优选的实施方式中,提供了一种半导体器件,包括超浅结,上述超浅结采用上述的轻掺杂源漏极离子注入方法形成。
上述半导体器件的超浅结采用上述的轻掺杂源漏极离子注入方法制成,其晶片衬底不存在硅凹陷现象,相对现有技术制成的半导体器件,该申请的半导体器件的离子总数较多,性能较好,具有较高的可靠性。
为了使本领域技术人员更好地理解本申请的技术方案,以下结合实施例与附图对轻掺杂漏注入方法进行详细的说明。
如图7所示,在具有STI10和栅极20的晶片衬底100的表面上依次设置2.0nm的牺牲氧化层200与光刻胶300。
对图7所示的光刻胶300进行图形化处理,使上述牺牲氧化层200的部分表面裸露形成如图8所示的结构。
对图8所示的结构进行n-离子注入,注入的离子为As,注入的剂量为3.0×1013/cm2,能量为50KeV,形成图9所示的第一超浅结101。
采用丙酮去除图9所示的光刻胶300,如图10所示,完成第一次轻掺杂离子注入。在去除光刻胶300的同时,牺牲氧化层200的厚度减小,由图10和图8中的牺牲氧化层的厚度比较可以看出,图10中的牺牲氧化层被减薄。采用反射光谱解析方法对牺牲氧化层200的厚度进行量测,牺牲氧化层200的厚度由2.0nm减小为1.7nm。
重复上述的设置光刻胶301与刻蚀形成图11的结构,对图11所示的结构进行LDD并湿法腐蚀去除光刻胶301的过程,完成第二次LDD过程,形成图12所示的第二超浅结102。
如此重复上述步骤四次,得到第一超浅结101、第二超浅结102、第三超浅结、第四超浅结、第五超浅结和第六超浅结,图13中仅示出了第一超浅结101和第二超浅结102。但是通过图13与图12的比较可以看出,在形成第六超浅结后牺牲氧化层的厚度进一步减少。通过检测发现,如图16所示,每次LDD过程的湿法腐蚀去除光刻胶后,牺牲氧化层200的厚度均减小,每次减小0.3nm,第六次LDD过程后,牺牲氧化层200的厚度为0.2nm。为了避免半导体结构出现硅凹陷现象,在图13所示的半导体结构的表面上采用SACVD法淀积二氧化硅1.8nm,作为图14所示的附加牺牲氧化层400。
如图17所示,附加牺牲氧化层400与剩余的牺牲氧化层200的厚度的总和为2.0nm。SACVD法反应室的温度为400℃,反应室的压强为4torr,时间为20s。
设置上述附加牺牲氧化层之后,重复上述的设置光刻胶、刻蚀、LDD与湿法腐蚀去除光刻胶的过程三次,完成器件的分步LDD过程,形成图15所示的结构。如图17所示,整个轻掺杂漏注入过程后,牺牲氧化层200与附加牺牲氧化层400的厚度的总和为1.1nm。
上述的轻掺杂漏注入方法,在第六次LDD过程的湿法腐蚀去除光刻胶后,牺牲氧化层的厚度仅剩0.2nm,如果采用现有技术中的方法继续进行离子注入则将导致衬底的硅裸露,进而被氧化,在后续的LDD过程的湿法去除光刻胶后,衬底表面的二氧化硅也会被去除,导致衬底硅凹陷现象的产生。而本申请的方法在在第六次LDD过程后,采用SACVD法在晶片衬底的表面上沉积1.8nm的附加牺牲氧化层400,有效地避免了硅凹陷现象的产生,保证了器件中离子的总数减少的较少,提高了器件的性能,使器件获得了较高的可靠性。
根据LDD过程的工艺条件的不同,可以选择在任意一次LDD过程的去除光刻胶后进行附加牺牲氧化层的设置,也可以多次设置附加牺牲氧化层。
从以上的描述中,可以看出,本申请上述的实施方式实现了如下技术效果:
1)、本申请的注入方法在传统的轻掺杂漏注入的过程中,加入设置附加牺牲氧化层的过程,即在m次步骤S5的去除上述光刻胶的步骤后,在上述晶片衬底和上述牺牲氧化层的表面设置附加牺牲氧化层,使得该附加牺牲氧化层与牺牲氧化层共同保护硅衬底,避免在后续湿法去除光刻胶的过程中将衬底表面的二氧化硅去除,进而发生硅凹陷的现象,避免了注入离子总数的大量减少,提高了器件性能,并使其可靠性提高。
2)、本申请的半导体器件,其超浅结采用上述的轻掺杂源漏极离子注入方法制成,其晶片衬底不存在硅凹陷现象,相对现有技术制成的半导体器件,该申请的半导体器件的离子总数较多,性能较好,具有较高的可靠性。
以上所述仅为本申请的优选实施例而已,并不用于限制本申请,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。
Claims (9)
1.一种轻掺杂漏注入方法,所述注入方法包括:
步骤S1,在具有STI和栅极的晶片衬底的表面上依次设置牺牲氧化层与光刻胶,所述牺牲氧化层的厚度为THK1;
步骤S2,对所述光刻胶进行图形化处理,使所述牺牲氧化层的部分表面裸露;
步骤S3,对所述牺牲氧化层和所述晶片衬底进行轻掺杂漏注入,在所述晶片衬底中形成第一超浅结;
步骤S4,去除所述光刻胶;以及
步骤S5,重复执行步骤S1至步骤S4,使得执行步骤S1至步骤S4的执行过程共n次,形成n个位于不同位置的超浅结,且n≥1,其特征在于,
所述注入方法还包括在n次执行过程中的m次执行过程中,在去除所述光刻胶的步骤后,在所述晶片衬底和所述牺牲氧化层的表面设置附加牺牲氧化层,m≥1,且m≤n。
2.根据权利要求1所述的注入方法,其特征在于,采用SACVD法设置所述附加牺牲氧化层。
3.根据权利要求2所述的注入方法,其特征在于,所述SACVD法的温度在300~500℃之间。
4.根据权利要求2所述的注入方法,其特征在于,所述SACVD法的压强在3~5torr之间。
5.根据权利要求1所述的注入方法,其特征在于,所述m大于1。
6.根据权利要求5所述的注入方法,其特征在于,所述m≥3,n≥5。
7.根据权利要求1所述的注入方法,其特征在于,设置所述附加牺牲氧化层时,所述牺牲氧化层的厚度为THK3,所述附加牺牲氧化层的厚度为THK2,所述THK2与THK3之和等于0.8~1.2THK1。
8.根据权利要求1或7所述的注入方法,其特征在于,所述步骤S4中所述牺牲氧化层的损伤厚度为0.1THK1~0.5THK1,在执行所述步骤S5时,所述牺牲氧化层的剩余厚度小于所述损伤厚度时,设置所述附加牺牲氧化层。
9.一种半导体器件,包括超浅结,其特征在于,所述超浅结采用权利要求1至8中任一项的轻掺杂源漏极离子注入方法形成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510158718.8A CN106158606B (zh) | 2015-04-03 | 2015-04-03 | 轻掺杂漏注入方法与采用该法形成的半导体器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510158718.8A CN106158606B (zh) | 2015-04-03 | 2015-04-03 | 轻掺杂漏注入方法与采用该法形成的半导体器件 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106158606A true CN106158606A (zh) | 2016-11-23 |
CN106158606B CN106158606B (zh) | 2018-10-23 |
Family
ID=57337542
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510158718.8A Active CN106158606B (zh) | 2015-04-03 | 2015-04-03 | 轻掺杂漏注入方法与采用该法形成的半导体器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106158606B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6897118B1 (en) * | 2004-02-11 | 2005-05-24 | Chartered Semiconductor Manufacturing Ltd. | Method of multiple pulse laser annealing to activate ultra-shallow junctions |
CN101271866A (zh) * | 2007-03-22 | 2008-09-24 | 中芯国际集成电路制造(上海)有限公司 | 用于mos晶体管的隔离结构及其形成方法 |
CN103258731A (zh) * | 2013-05-07 | 2013-08-21 | 上海华力微电子有限公司 | 避免硅衬底表面损伤的方法 |
-
2015
- 2015-04-03 CN CN201510158718.8A patent/CN106158606B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6897118B1 (en) * | 2004-02-11 | 2005-05-24 | Chartered Semiconductor Manufacturing Ltd. | Method of multiple pulse laser annealing to activate ultra-shallow junctions |
CN101271866A (zh) * | 2007-03-22 | 2008-09-24 | 中芯国际集成电路制造(上海)有限公司 | 用于mos晶体管的隔离结构及其形成方法 |
CN103258731A (zh) * | 2013-05-07 | 2013-08-21 | 上海华力微电子有限公司 | 避免硅衬底表面损伤的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN106158606B (zh) | 2018-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103107066A (zh) | 一种光刻胶去除方法及半导体生产方法 | |
US10418283B2 (en) | Method and device to improve shallow trench isolation | |
CN104637807B (zh) | 应用自对准双构图技术制作半导体器件的方法 | |
CN103915322B (zh) | 半导体器件的制备方法 | |
CN106971977B (zh) | 半导体装置及其制造方法 | |
CN106158606A (zh) | 轻掺杂漏注入方法与采用该法形成的半导体器件 | |
CN103824770A (zh) | 降低硅凹陷的光阻去除工艺 | |
CN107919387A (zh) | 一种半导体器件及其制造方法 | |
JPS63299328A (ja) | 不純物導入方法 | |
US7531434B2 (en) | Method of fabricating semiconductor devices | |
CN103681248B (zh) | 一种半导体器件的制造方法 | |
CN109830440A (zh) | 功率半导体器件及其制造方法 | |
CN106024622A (zh) | 自对准硅化物阻挡层的制造方法 | |
US8426282B2 (en) | Method for forming semiconductor substrate isolation | |
CN101364544B (zh) | 轻掺杂区、源/漏区形成方法和膜层图形化方法 | |
CN107799417B (zh) | 晶体管的制造方法 | |
CN105097700B (zh) | 一种半导体器件的制备方法 | |
US9685330B1 (en) | Manufacturing method of semiconductor device | |
CN105590863B (zh) | 高压mos轻掺杂扩展区的制备工艺 | |
CN107134409B (zh) | 晶体管的离子注入方法和晶体管 | |
CN104835737A (zh) | 半导体器件及其制作方法 | |
CN104882372A (zh) | 一种半导体器件的制作方法 | |
KR101063924B1 (ko) | 전력용 mosfet의 자기정렬식 제조방법 | |
CN105448804B (zh) | 在凹槽中形成光阻图形的方法、沟槽隔离结构及其制作方法 | |
KR20080001528A (ko) | 반도체 소자의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |