CN106155627B

CN106155627B - 基于t_cordic算法的低开销迭代三角函数装置

Info

Publication number: CN106155627B
Application number: CN201610503292.XA
Authority: CN
Inventors: 雷元武; 朱保周; 彭元喜; 郭阳; 田甜; 徐恩; 彭浩; 刘胜; 马胜; 刘仲; 孙海燕
Original assignee: National University of Defense Technology
Current assignee: National University of Defense Technology
Priority date: 2016-06-30
Filing date: 2016-06-30
Publication date: 2019-01-22
Anticipated expiration: 2036-06-30
Also published as: CN106155627A

Abstract

一种基于T_CORDIC算法的低开销迭代三角函数装置，其包括：预处理模块，用于完成输入角度从IEEE‑754标准的浮点格式到定点格式的转换，并完成Taylor算法是否启用的判断；旋转方向预测模块，用来对CORDIC算法中压缩迭代提供符号预测，为并行计算提供乘数；CORDIC算法压缩迭代复用模块，完成CORDIC算法中前n/2次压缩迭代的计算；截断定点乘法器复用模块，在前面的周期内，完成Taylor展开式的计算，并用来完成CORDIC算法中并行迭代的计算；状态控制模块，协调CORDIC算法压缩迭代复用模块和截断定点乘法器复用模块的复用。后处理模块，根据预处理模块判断的结果信号选择三角函数的结果输出，并把结果从定点转换IEEE‑754标准的浮点格式。本发明具有原理简单、低延迟、低误差、低开销等优点。

Description

基于T_CORDIC算法的低开销迭代三角函数装置

技术领域

本发明主要涉及到三角函数产生器的设计领域，特指一种基于T_CORDIC算法的低开销迭代三角函数装置。

背景技术

在控制系统、科学计算、模拟仿真等的领域中，需要快速高精度的三角函数(尤其是三角正弦/余弦函数)的数值计算。为了速度的要求，有必要探索三角正弦/余弦函数硬件实现电路，为了达到精度的要求，需要对实现算法的误差进行分析控制。

三角正弦/余弦函数的计算方法分为：查表法、多项式近似方法和数字迭代方法。传统的正余弦的计算方法是采用查找表和多项式近似结合的方法。查表法适用于精度要求低的情况，查找表的硬件开销将以计算精度的指数方式增长，当精度要求较高时，查找表的硬件消耗大。多项式近似在自变量较小时，收敛较快，Taylor算法中，计算三角函数的公式：

sinx＝x-x³/3！+x⁵/5！-x⁷/7！+(-1)ⁿx⁽²ⁿ⁺¹⁾/(2n+1)！

cosx＝x-x²/2！+x⁴/4！-x⁶/6！+(-1)ⁿx⁽²ⁿ⁾/(2n)！

从上式看出，当x趋近0时，sinx，cosx的收敛速度较快，但是当变量增大时，收敛的速度迅速减小，乘和加运算的次数增多，执行时间增长。通常采用查表法与Taylor展开或切比雪夫多项式相结合，通过查找表压缩自变量到一个较小的区域，然后通过多项式快速计算出结果。然而这种实现方法需要多个乘法器和加法器，硬件资源需求太高。

CORDIC算法是一种实现多种超越函数的数字迭代方法，在旋转模式圆周坐标下能够实现三角正弦/余弦函数的计算。对比而言，CORDIC算法从运算本身入手，采用迭代的思想，用一系列与运算基数相关的角度的不断偏摆从而逼近所需旋转的角度。这是一个数值逼近的算法，通过简单的移位运算和加减运算就可完成三角正弦/余弦函数的计算。因此，CORDIC算法非常适合硬件实现。圆周坐标下向量旋转的基本迭代公式如下：

X₀＝K_n,Y₀＝0,Z₀∈[0,π/2],迭代结果等于正弦余弦的值。

发明内容

本发明要解决的技术问题就在于：针对现有技术存在的技术问题，本发明提供一种原理简单、低延迟、低误差、低开销的基于T_CORDIC算法的低开销迭代三角函数装置。

为解决上述技术问题，本发明采用以下技术方案：

一种基于T_CORDIC算法的低开销迭代三角函数装置，其包括：

预处理模块，用于完成输入角度从IEEE-754标准的浮点格式到定点格式的转换，并完成Taylor算法是否启用的判断；

旋转方向预测模块，用来对CORDIC算法中压缩迭代提供符号预测，完成对Z₃₃的压缩计算，为并行计算提供乘数；

CORDIC算法压缩迭代复用模块，用来完成CORDIC算法中前n/2次压缩迭代的计算；

截断定点乘法器复用模块，用来在前面的周期内，完成Taylor展开式的计算，并用来在后面的周期中，完成CORDIC算法中并行迭代的计算；

状态控制模块，用来协调CORDIC算法压缩迭代复用模块和截断定点乘法器复用模块的复用。

后处理模块，用来根据预处理模块判断的结果信号选择三角函数的结果输出，并把结果从定点转换为IEEE-754标准的浮点格式。

作为本发明的进一步改进：所述预处理模块根据输入角度Z判断Taylor算法是否被选择，并把输入角度Z从IEEE-754标准双精度浮点格式转化成定点格式。

作为本发明的进一步改进：所述IEEE-754标准双精度浮点格式输入角度Z包括指数部分Ez和尾数部分Mz，所述预处理模块根据输入角度Z判断是否选择Taylor展开，如果1023-Ez大于4则选择Taylor展开计算sin(z)的值；当Z接近π/2时，先判断1023-Ez为0，再计算π/2-Mz′，判断结果的高4是否全为0，最坏的情况是高52位都为0，此时加法器的位数最多取52+64位；结果是则通过规格化处理得到π/2-Mz′的浮点表示，选择Taylor展开式计sin(π/2-Mz′)的值，即最后的cos(z)。

作为本发明的进一步改进：所述CORDIC算法压缩迭代复用模块采用复用压缩迭代结构的方式，32次压缩迭代分时钟复用一个四级的压缩迭代结构，在符号预测的基础上，在状态控制模块控制下每2个时钟周期完成一次复用。

作为本发明的进一步改进：所述旋转方向预测模块并行计算若干次CORDIC迭代计算的旋转方向，完成对前32次压缩迭代的符号预测；Z通路由3个旋转方向预测模块组成，分别计算需要增加的校正迭代Z₄，Z₁₁和需要参与后续并行迭代，作为乘数的Z₃₃；Z₁完成对1～4次旋转方向预测，Z₄完成第5～12次旋转方向预测，Z₁₁完成第13～32次旋转方向预测。

作为本发明的进一步改进：所述CORDIC算法压缩迭代复用模块由4级压缩迭代模块构成，每个时钟周期完成2次压缩迭代，X、Y通路每次压缩迭代的输入、输出都是sum、carry两部分；计数器模块为压缩迭代模块提供选择信号shift.Shift记录模块复用的次数，同时作为选择信号选择移位位数。

作为本发明的进一步改进：所述后处理模块包括前导0模块、左移位器和结果输出选择模块，所述前导0模块用来计算定点数前导0的个数，所述左移位器用来根据前导0模块的输出结果完成规格化1，所述结果输出选择模块用来根据泰勒展开算法的使能信号，决定输出结果由泰勒展开提供还是CORDIC迭代提供。

与现有技术相比，本发明的优点在于：

本发明的基于T_CORDIC算法的低开销迭代三角函数装置，具有原理简单、低延迟、低误差、低开销等优点。本发明对Z很小和很接近π/2的情况采用泰勒展开式算法计算正弦或余弦的值，其他角度由CORDIC算法计算，在CORDIC有限操作数位宽和迭代次数，Taylor计算少数展开项时，仍能保证浮点正余弦的计算精度。进一步，本发明采用旋转方向预测、并行迭代计算、定制乘法器、进位节省加法器和非流水实现的技术，大大减少了开销和延迟。并且，通过合理选择Taylor算法的启用条件N，保证了乘法器尽量被复用。该硬件结构可以应用于集成电路的设计中，以处理应用程序中的三角正弦/余弦函数的计算。

附图说明

图1是本发明的基于T_CORDIC算法的非流水实施结构框图；

图2是本发明的预处理模块的实施结构图；

图3是本发明的CORDIC算法压缩迭代复用模块实施结构图；

图4是本发明的压缩迭代复用模块具体组成实施结构图；

图5是本发明的前32次CORDIC迭代计算中Z4旋转方向预测模块的实施结构图；

图6是本发明前32次CORDIC迭代计算中Z通路的压缩计算实施结构图；

图7是本发明的进位保留加法器的实施结构图；

图8是本发明截断定点乘法器复用模块的实施结构图；

图9是本发明的T_CORDIC算法中截断乘法器状态的时空图；

图10是本发明后处理模块的实施结构图；

具体实施方式

以下将结合说明书附图和具体实施例对本发明做进一步详细说明。

如图1所示，本发明的基于T_CORDIC算法的低开销迭代三角函数装置，输入IEEE-754标准双精度浮点格式的角度Z，可以在X、Y通路分别输出IEEE-754标准双精度浮点格式的计算结果cos(z)、sin(z)；它包括：

如图2所示，为本发明在具体应用实例中预处理模块的结构原理示意图。预处理模块根据输入角度Z判断Taylor算法是否被选择，并把输入角度Z从IEEE-754标准双精度浮点格式转化成定点格式。对于IEEE-754标准双精度浮点格式输入角度Z，包括指数部分Ez和尾数部分Mz，预处理模块根据输入角度Z判断是否选择Taylor展开，如果1023-Ez大于4则选择Taylor展开计算sin(z)的值。当Z接近π/2时，先判断1023-Ez为0，再计算π/2-Mz′，判断结果的高4是否全为0，最坏的情况是高52位都为0，为保证结果精度，此时加法器的位数最多取52+64位。结果是则通过规格化处理得到π/2-Mz′的浮点表示，选择Taylor展开式计sin(π/2-Mz′)的值，即最后的cos(z)。

如果上述情况不满足，则选择Taylor展开算法，只需按照CORDIC算法将输入角度z预处理，把输入角度Z从IEEE-754标准双精度浮点格式转化成定点格式。通过计算Ez和1023的差值作为尾数部分移位的大小得到输入角度的定点格式Mz’。迭代初值分别取X₀＝K,Y₀＝0,经扩展因子K扩展之后，X₁＝K，Y₁＝K。

如图3所示，为本发明在具体应用实例中CORDIC算法压缩迭代复用模块的结构原理示意图。采用复用压缩迭代模块的方式，减小面积，完成CORDIC算法中X、Y、Z通路前32次压缩迭代计算。采用复用压缩迭代结构的方式，32次压缩迭代分时钟复用一个四级的压缩迭代结构，在符号预测的基础上，在状态控制模块控制下每2个时钟周期完成一次复用。

如图4所示，为本发明在具体应用实例中压缩迭代复用模块具体组成实施结构图，整体结构是由4级压缩迭代构成，每个时钟周期可以完成2次压缩迭代，CSA的面积、速度优于传统的超前进位加法器，所以，在CORDIC算法压缩迭代过程大量的加法计算中，使用CSA代替超前进位加法器。X、Y通路每次压缩迭代的输入、输出都是sum、carry两部分。计数器模块为压缩迭代模块提供选择信号shift.Shift记录模块复用的次数，同时作为选择信号选择移位位数。本发明中在X、Y通路的迭代计算中用相同数目的CSA代替超前进位加法器。

在旋转方向预测模块中，旋转方向预测技术并行计算若干次CORDIC迭代计算的旋转方向，完成对前32次压缩迭代的符号预测。Z通路由3个旋转方向预测模块组成，分别计算需要增加的校正迭代Z₄，Z₁₁和需要参与后续并行迭代，作为乘数的Z₃₃。Z₁完成对1～4次旋转方向预测，Z₄完成第5～12次旋转方向预测，Z₁₁完成第13～32次旋转方向预测。如图5所示，为本发明在具体应用实例中前32次CORDIC迭代计算中Z4旋转方向预测模块的结构原理示意图。Z通路决定着向量的旋转方向，且需要增加校正迭代进行准确的符号预测，所以不能全部使用CSA。本发明采用混合使用CSA和超前进位加法器的方式，需要增加校正迭代的位置，使用超前进位加法器，不需要校正迭代的位置使用CSA。另外，Z通路相加的是一系列已知的定值，本发明采用分段查表的方法，每次根据符号预测的部分位查表得到需要累加的值，这样就将数次加法迭代变成了查表和一次累加迭代。符号预测可以消除XY和Z之间的数据相关，这样为利用CSA压缩并行计算Z通路提供了条件。对于前12次迭代，需要在i＝1,4,12的位置增加校正迭代，旋转方向预测2模块的结构如图1所示，其中有2个基本旋转角度查找表。基本旋转角度查找表的输入是z⁴的4位，输出需要旋转的角度，即累加的值，它的是±arctan^-1(2^-i)，±arctan^-1(2^-i-1)，±arctan^-1(2^-i-2)，±arctan^-1(2^-i-3)四组数中每组选择一个相加所得，事先被计算储存在基本旋转角度查找表。z₄[59:52]一方面可以预测出向量旋转的方向，为X、Y通路的计算提供加/减选择，另一方面输入到基本旋转角度查找表，得到Z通路需要累加的arctan_4、arctan_8。利用CSA压缩累加，最后利用超前进位加法器可得Z₁₂。

如图6所示，为本发明在具体应用实例中前32次CORDIC迭代计算中Z通路的压缩计算实施结构图。在旋转方向预测3模块中，Z₁₂可以完成σ₁₂到σ₃₂值的预测，同时可以利用Z12[51:30]查找基本旋转角度表，得到累加arctan_12,arctan_16,arctan_20,arctan_24,arctan_28的值，之后利用CSA完成压缩计算，得到Z₃₃，作为CORDIC后半部分并行计算的乘数。

如图7所示，为本发明在具体应用实例中进位保留加法器的结构原理示意图。(4:2)加法器实际上是一个5输入、3输出的编码器，它的5个输入是同权重的，其中，In1～In4为本级输入的4个用于相加的操作数，cin来自前面一级的进位输入，cout是本级的进位输出，carry和sum是本级加法的输出结果。图6是本发明中用两个(3:2)CSA实现的(4:2)加法器。进位保留加法器因其加法进位和位长无关，采用CSA可以消除因为位长带来的进位延迟。

如图8所示，为本发明在具体应用实例中截断定点乘法器复用模块的结构原理示意图。在状态控制模块的协调下，采用1个53*53位的截断乘法器，输出59位，其中精确53位。完成Taylor算法展开式前5项的计算和CORDIC算法并行迭代计算。在预处理操作完成后，如果sel|sel’为0，则不选择泰勒展开，乘法器在CORDIC压缩迭代的16个时钟周期内保持空闲状态。如果sel|sel’为1，在状态控制模块的控制下，乘法器被复用6次计算出泰勒展开式前5项的结果。前两个时钟周期计算Mz²的值，之后按照乘法，移位，加法的顺序，按图中方式循环执行4次，每次循环占3个时钟周期，最后和Mz相乘得到最终结果。

如图9所示，为本发明在具体应用实例中截断乘法器状态的时空图，cr代表单纯CORDIC算法的计算过程，包括预处理(Y)、CORDIC压缩迭代计算(D)、并行迭代(B)、后处理(H)四个过程，crm代表此过程中的乘法器状态。crt代表CORDIC和Taylor算法结合的计算过程，包括Y、CORDIC压缩迭代和Taylor展开计算(DT)、B、H，crtm代表此时的乘法器状态。cor和cort的时空图如下。其中，I代表空闲，C1代表前两级CSA压缩，C2代表后2级CSA压缩及求和。

如图10所示，为本发明在具体应用实例中后处理模块的结构原理示意图。后处理模块中主要是规格化模块，用来完成将CORDIC迭代计算结果从定点数转换成IEEE-754标准中双精度浮点格式。后处理模块包括前导0模块、左移位器和结果输出选择模块，前导0模块计算定点数前导0的个数，左移位器根据前导0模块的输出结果完成规格化1。另外，结果输出选择模块，根据泰勒展开算法的使能信号，决定输出结果由泰勒展开提供还是CORDIC迭代提供。

采用本发明的装置，通过对相对误差进行分析，合理确定Taylor算法启用的N值(N是输入角度的定点格式表示中前导零的个数)，从而使得截断乘法器尽量被复用和CORDIC迭代次数及位宽最少。

以上仅是本发明的优选实施方式，本发明的保护范围并不仅局限于上述实施例，凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理前提下的若干改进和润饰，应视为本发明的保护范围。

Claims

1.一种基于T_CORDIC算法的低开销迭代三角函数装置，其特征在于，包括：

状态控制模块，用来协调CORDIC算法压缩迭代复用模块和截断定点乘法器复用模块的复用；

后处理模块，用来根据预处理模块判断的结果信号选择三角函数的结果输出，并把结果从定点转换为IEEE-754标准的浮点格式；

所述CORDIC算法压缩迭代复用模块采用复用压缩迭代结构的方式，32次压缩迭代分时钟复用一个四级的压缩迭代结构，在符号预测的基础上，在状态控制模块控制下每2个时钟周期完成一次复用；

所述预处理模块根据输入角度z判断Taylor算法是否被选择，并把输入角度z从IEEE-754标准双精度浮点格式转化成定点格式；

所述IEEE-754标准双精度浮点格式输入角度z包括指数部分Ez和尾数部分Mz，所述预处理模块根据输入角度z判断是否选择Taylor展开，如果1023-Ez大于4则选择Taylor展开计算sin(z)的值；当z接近π/2时，先判断1023-Ez为0，再计算π/2-Mz'，判断结果的高4位是否全为0，最坏的情况是高52位都为0，此时加法器的位数最多取52+64位；结果是则通过规格化处理得到π/2-Mz'的浮点表示，选择Taylor展开式计算sin(π/2-Mz')的值，即最后的cos(z)。

2.根据权利要求1所述的基于T_CORDIC算法的低开销迭代三角函数装置，其特征在于，所述旋转方向预测模块并行计算若干次CORDIC迭代计算的旋转方向，完成对前32次压缩迭代的符号预测；Z通路由3个旋转方向预测模块组成，分别计算需要增加的校正迭代Z₄、Z₁₁和需要参与后续并行迭代并作为乘数的Z₃₃；Z₁完成对1～4次旋转方向预测，Z₄完成第5～12次旋转方向预测，Z₁₁完成第13～32次旋转方向预测。

3.根据权利要求1所述的基于T_CORDIC算法的低开销迭代三角函数装置，其特征在于，所述CORDIC算法压缩迭代复用模块由4级压缩迭代模块构成，每个时钟周期完成2次压缩迭代，X、Y通路每次压缩迭代的输入、输出都是sum、carry两部分；计数器模块为压缩迭代模块提供选择信号shift，shift记录模块复用的次数，同时作为选择信号选择移位位数。

4.根据权利要求1所述的基于T_CORDIC算法的低开销迭代三角函数装置，其特征在于，所述后处理模块包括前导0模块、左移位器和结果输出选择模块，所述前导0模块用来计算定点数前导0的个数，所述左移位器用来根据前导0模块的输出结果完成规格化1，所述结果输出选择模块用来根据泰勒展开算法的使能信号，决定输出结果由泰勒展开提供还是CORDIC迭代提供。