CN111984226B - 一种基于双曲cordic的立方根求解装置及求解方法 - Google Patents
一种基于双曲cordic的立方根求解装置及求解方法 Download PDFInfo
- Publication number
- CN111984226B CN111984226B CN202010869103.7A CN202010869103A CN111984226B CN 111984226 B CN111984226 B CN 111984226B CN 202010869103 A CN202010869103 A CN 202010869103A CN 111984226 B CN111984226 B CN 111984226B
- Authority
- CN
- China
- Prior art keywords
- value
- cordic
- logarithmic
- hyperbolic
- coordinate system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 20
- 238000004364 calculation method Methods 0.000 claims abstract description 47
- 238000007781 pre-processing Methods 0.000 claims abstract description 24
- 238000010586 diagram Methods 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 238000010183 spectrum analysis Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
- G06F7/556—Logarithmic or exponential functions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/57—Arithmetic logic units [ALU], i.e. arrangements or devices for performing two or more of the operations covered by groups G06F7/483 – G06F7/556 or for performing logical operations
- G06F7/575—Basic arithmetic logic units, i.e. devices selectable to perform either addition, subtraction or one of several logical operations, using, at least partially, the same circuitry
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Optimization (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
Abstract
本发明公开了一种基于双曲CORDIC的立方根求解装置及求解方法。其方法是将立方根计算转换成可通过广义双曲坐标系下的CORDIC算法计算的对数和指数。其装置为:对数输入预处理模块将任意正数x转换成8k×r;对数计算模块,通过工作在向量模式的广义双曲CORDIC计算单元计算以8为基的双曲反正切值,进而通过移位和加法操作得到对数指数预处理模块将拆成整数部分I和小数部分F;指数计算模块,通过工作在旋转模式的广义双曲CORDIC计算单元求以2为基的双曲正弦值和余弦值,进而通过加法操作得到指数2F,再左移I位可得到计算结果。本发明仅采用加法、移位等简单的逻辑单元,具有关键路径短,硬件开销小等优点。
Description
技术领域
本发明涉及超大规模集成电路的数字信号处理领域,具体涉及一种基于双曲CORDIC的立方根求解装置及求解方法。
背景技术
立方根在频谱分析、音频信号处理、数字通讯和三维图像技术等场景下应用非常广泛。很多学者在立方根的电路设计方面做出了贡献。最常用的求解立方根的方法是牛顿迭代法。牛顿迭代法收敛速度快。但是,求解时需要初始猜测值,该猜测值对精度的影响比较大。而且,牛顿迭代法需要大量的乘法操作,硬件资源消耗较大。数字递归法是一种新型的立方根求解方法,但该方法同样无法避免乘法器的大量使用。
CORDIC算法由于只有移位加法操作,电路设计简单受到了广泛的关注。该算法于1959年被提出,起初只能用来计算三角函数和乘除法。后来,双曲坐标系下的CORDIC算法被提出,可以实现以自然常数e为基的指数和对数的计算。广义双曲坐标系下的CORDIC算法将双曲CORDIC算法拓展到以任意数为基,极大地提高了双曲CORDIC的应用范围。
发明内容
本发明旨在避免乘法器的使用,提高运算速度,减小硬件资源的消耗。基于广义双曲坐标系下的CORDIC算法,提出了一种新型的立方根求解装置及求解方法。
本发明装置采用的技术方案为:
一种基于双曲CORDIC的立方根求解装置,包括:
对数输入预处理模块,用于将待求解正数x表示为8k×r,并将r和k的值输出给对数计算模块,其中r∈[1,8),k是整数;
对数计算模块,用于计算对数值并输出给指数输入预处理模块;
指数输入预处理模块,用于将对数值分为整数部分I和小数部分F,并将整数部分I和小数部分F输出给指数计算模块;
指数计算模块,用于计算2I+F的数值,得到待求解正数x的立方根求解结果。
进一步地,所述对数计算模块包括向量模式广义双曲坐标系下的CORDIC计算单元、移位寄存器和加法器;所述对数输入预处理模块将r值输出给所述向量模式广义双曲坐标系下的CORDIC计算单元,该计算单元用于计算以8为底的广义双曲正切值;所述移位寄存器将计算单元输出结果右移一位得到的值;所述对数输入预处理模块将k值输出给所述加法器,加法器将/>的值与整数k相加得到对数值/>
进一步地,所述指数计算模块包括旋转模式广义双曲坐标系下的CORDIC计算单元,加法器和移位单元;所述指数输入预处理模块将小数部分F输出给所述旋转模式广义双曲坐标系下的CORDIC计算单元,该计算单元用于计算以2为底的广义双曲正弦和余弦值;所述加法器将上述正弦和余弦值相加,得到指数值2F;所述指数输入预处理模块将整数部分I输出给所述移位单元,移位单元将指数值2F右移I位得到2I+F的数值。
本发明一种基于双曲CORDIC的立方根求解方法,该方法的步骤包括,
(1)对于待求解正数x,如果x满足8k≤x≤8k+1,则将正数x右移3k位,得到在[1,8)范围的数r,k是整数;
(2)利用工作在向量模式的广义双曲坐标系下的CORDIC算法,求解对数值
(3)将步骤(2)计算出的对数值与步骤(1)中的整数k相加得到对数值/>然后将对数值/>表示为分为整数部分I和小数部分F;
(4)利用工作在旋转模式的广义双曲坐标系下的CORDIC算法,求解指数值2F;
(5)将步骤(4)计算出的指数值2F左移I位,得到即完成求解。
进一步地,所述步骤(2)中,将广义双曲坐标系下的CORDIC算法的x通道的初始值x0设为r+1,y通道的初始值y0设为r-1,z通道的初始值z0设为0,广义双曲坐标系基b设为8,经过若干次迭代z的输出值左移一位,得到对数值
进一步地,所述步骤(4)中,将广义双曲坐标系下的CORDIC算法的x通道的初始值x0设为CORDIC算法的缩放系数Kb,y通道的初始值y0设为0,z通道的初始值z0设为F,广义双曲坐标系基b设为2,经过若干次迭代后,将x的输出值与y的输出值相加,得到指数值2F
本发明具有以下有益效果:
(1)本发明只需要进行加法和移位操作,关键路径短,计算速度快,硬件资源消耗小。
(2)本发明的装置可用来求解任意正数的立方根,不受CORDIC算法自身收敛范围的影响。
附图说明
图1是基于双曲CORDIC的立方根求解装置整体架构图;
图2是工作在向量模式的广义双曲CORDIC计算单元结构图;
图3是工作在旋转模式的广义双曲CORDIC计算单元结构图。
具体实施方式
下面结合附图和具体实施方式对本发明方案作进一步详细的说明。
对于于任意的正数x,根据恒等式有因此,对立方根求解可以转化成对数值/>和指数值/>的求解。
本发明基于双曲CORDIC的立方根求解装置整体架构图如图1所示。对数输入预处理模块主要对输入x进行处理。对于任意的正数x,如果x满足8k≤x≤8k+1(k是整数),那么x可以通过右移3k位,得到在[1,8)范围的数r。x可以表示为x=8k×r。根据对数函数的性质,有:
因为工作在广义双曲坐标系下的CORDIC算法的收敛域是而/>r的取值落在收敛域内。所以,可以用工作在广义双曲坐标系下的CORDIC算法,求解r的广义双曲正切值,进而求得/>
工作在向量模式的广义双曲CORDIC计算单元如图2所示。该计算单元表示,广义双曲CORDIC在完全流水线实现时第i+1个级联级的硬件结构,包括六个加法器(减法器)和两个移位寄存器。输入为上一级流水线的输出xi,yi,zi。普通双曲CORDIC算法的基是自然常数e。而工作在向量模式的广义双曲CORDIC坐标系基b可以是任意正数。本发明中,取基b的值为8。迭代公式如下:
在硬件实现前,需要预先计算出的值,并存于查找表中。如果yi为正数,则yi右移i位后与xi相减得到xi+1;xi右移i位后与yi相减得到yi+1;zi与查找表中/>的值相加得到zi+1。如果yi为负数,则yi右移i位后与xi相加得到xi+1;xi右移i位后与yi相加得到yi+1;zi与查找表中/>的值相减得到zi+1。输出xi+1,yi+1与zi+1将作为下一流水级的输入。如果CORDIC算法需要经过N次迭代得到目标精度,则需要N个该计算单元级联,并在每一级联级后添加流水线,以实现完全流水操作。
本发明中,上述计算单元中x通道的初始值x0值设为r+1,y通道的初始值y0值设为r-1,z通道的初始值z0值设为0。其中,r+1和r-1分别由对数输入预处理模块的输出r经过加法运算得到。经过若干次迭代后,z通道输出值zn为其中:
是其反函数,故:
所以,zn的输出值经过移位寄存器左移一位,可以得到根据上面第一个公式,通过一个加法器与k相加,即可得到/>
将分解成整数部分I和小数部分F,其中0≤F<1。根据指数函数的性质,可以得到:
因此,指数输入预处理模块的输入为输出为I和F。
指数值2F可以用工作在旋转模式的广义双曲坐标系下的CORDIC算法求解。工作在旋转模式的广义双曲CORDIC计算单元如图3所示。该计算单元表示,广义双曲CORDIC在完全流水线实现时第i+1个级联级的硬件结构,包括六个加法器(减法器)和两个移位寄存器。此模式下,基b可以是任意大于1的数。本发明中,取基为2。迭代公式为:
硬件实现之前,需要先计算出的值,并存在查找表中。zi的符号决定加法器和减法器的选取。如果zi是正数,则yi右移i位后与xi相加得到xi+1;xi右移i位后与yi相加得到yi+1;zi与查找表中/>的值相加得到zi+1。如果zi是负数,则yi右移i位后与xi相减得到xi+1;xi右移i位后与yi相减得到yi+1;zi与查找表中/>的值相减得到zi+1。输出xi+1,yi+1与zi+1将作为下一级联级的输入。如果CORDIC算法需要经过N次迭代得到目标精度,则需要N个该计算单元级联,并在每一级联级后添加流水线,以实现完全流水操作。
本发明中,将上述计算单元中z通道的初始值z0的值设为F,x0的值设为CORDIC的算法的缩放因子Kb,y0的值设为0。其中,F为指数输入预处理模块的输出。经过n次迭代后,xn的值为yn的值为/>用一个加法器将xn与yn相加,可以得到:
最后,通过移位寄存器将输出的结果左移I位可以得到2I×2F,即为最终结果。
实施例
(1)本实施例中,输入数据是[10-6,106]。各计算模块和主要逻辑单元的输入输出位宽如下:
表1输入输出位宽表
在CORDIC算法中,设置最大迭代序号为20,其中,序号为4和13的要重复迭代一次,因此一共需要22次迭代。根据经验公式,输入的小数位宽应该是比特。因此,小数位宽设置为27比特。因为/>所以输入的整数位宽设置为20位。在对数输入预处理模块中,由于输入的最大数86<106<87,因此,k最大值为6,需要3比特。
在向量模式广义双曲坐标系下的CORDIC算法中,设置最大迭代序号是20,对数输入预处理模块的输出r。输出为因为/>所以,整数位宽需要0比特,小数位宽需要27比特。但由于/>需要与k相加,考虑加法位宽一致性,设置r,/>和k的整数位宽为3比特,小数位宽为27比特。加法器的输出/>小数位宽仍为27比特,整数位宽仍为3比特。
在指数输入预处理模块,输入为整数位和小数位分别输出。
在旋转模式广义双曲坐标系下的CORDIC算法中,设置最大迭代序号为20。输入F小于等于1,x和y通道n次迭代后的输出是以2位基的双曲正弦值和余弦值,它们的最大值约为1.25,因此,可以设置在旋转模式广义双曲CORDIC计算单元输入输出整数位宽为2比特,小数位宽为27比特。经过22次迭代后,CORDIC计算单元x和y的输出,通过加法器相加。最后所得结果左移I位,即得到计算结果。
(2)本实施例以3D图像处理为例,说明本装置如何运用在实际应用中。在3D图像处理中,如立体变换、背景剔除等操作中,通常会用到立方根的求解。一般3D图像处理是基于FPGA实现的。使用原有的方法计算时间通常会比较长,硬件资源开销大。可以在FPGA上部署本发明提供的求解装置。求解装置的输入为用定点数表示的待求解数x,通过灵活设置输入x的小数位宽和迭代计算的次数,即可满足不同的精度需求。经过若干次迭代计算之后,输出即为x的立方根的定点数表示。本求解装置采用完全流水线结构,其关键路径是一个移位寄存器和一个加法器。现有的立方根求解装置,采用牛顿迭代法进行设计,其关键路径是乘法器。因此,在FPGA上部署该求解装置,可达降低延迟和硬件开销的目的。
本发明未使用乘法器,仅通过移位、加法等简单的运算,就可以得到立方根计算结果,大大缩短了关键路径,降低了硬件开销。
Claims (2)
1.一种基于双曲CORDIC的立方根求解装置,其特征在于,该装置包括:
对数输入预处理模块,用于将待求解正数x表示为8k×r,并将r和k的值输出给对数计算模块,其中r∈[1,8),k是整数;
对数计算模块,用于计算对数值并输出给指数输入预处理模块;
指数输入预处理模块,用于将对数值分为整数部分I和小数部分F,并将整数部分I和小数部分F输出给指数计算模块;
指数计算模块,用于计算2I+F的数值,得到待求解正数x的立方根求解结果;
所述对数计算模块包括向量模式广义双曲坐标系下的CORDIC计算单元、移位寄存器和加法器;所述对数输入预处理模块将r值输出给所述向量模式广义双曲坐标系下的CORDIC计算单元,该计算单元用于计算以8为底的广义双曲正切值;所述移位寄存器将计算单元输出结果右移一位得到的值;所述对数输入预处理模块将k值输出给所述加法器,加法器将/>的值与整数k相加得到对数值/>
所述指数计算模块包括旋转模式广义双曲坐标系下的CORDIC计算单元,加法器和移位单元;所述指数输入预处理模块将小数部分F输出给所述旋转模式广义双曲坐标系下的CORDIC计算单元,该计算单元用于计算以2为底的广义双曲正弦和余弦值;所述加法器将上述正弦和余弦值相加,得到指数值2F;所述指数输入预处理模块将整数部分I输出给所述移位单元,移位单元将指数值2F右移I位得到2I+F的数值。
2.一种基于双曲CORDIC的立方根求解方法,其特征在于,该方法的步骤包括,
(1)对于待求解正数x,如果x满足8k≤x≤8k+1,则将正数x右移3k位,得到在[1,8)范围的数r,k是整数;
(2)利用工作在向量模式的广义双曲坐标系下的CORDIC算法,求解对数值
(3)将步骤(2)计算出的对数值与步骤(1)中的整数k相加得到对数值/>然后将对数值/>表示为分为整数部分I和小数部分F;
(4)利用工作在旋转模式的广义双曲坐标系下的CORDIC算法,求解指数值2F;
(5)将步骤(4)计算出的指数值2F左移I位,得到即完成求解;
所述步骤(2)中,将广义双曲坐标系下的CORDIC算法的x通道的初始值x0设为r+1,y通道的初始值y0设为r-1,z通道的初始值z0设为0,广义双曲坐标系基b设为8,经过若干次迭代z的输出值左移一位,得到对数值
所述步骤(4)中,将广义双曲坐标系下的CORDIC算法的x通道的初始值x0设为CORDIC算法的缩放系数Kb,y通道的初始值y0设为0,z通道的初始值z0设为F,广义双曲坐标系基b设为2,经过若干次迭代后,将x的输出值与y的输出值相加,得到指数值2F。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010869103.7A CN111984226B (zh) | 2020-08-26 | 2020-08-26 | 一种基于双曲cordic的立方根求解装置及求解方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010869103.7A CN111984226B (zh) | 2020-08-26 | 2020-08-26 | 一种基于双曲cordic的立方根求解装置及求解方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111984226A CN111984226A (zh) | 2020-11-24 |
CN111984226B true CN111984226B (zh) | 2024-02-09 |
Family
ID=73442570
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010869103.7A Active CN111984226B (zh) | 2020-08-26 | 2020-08-26 | 一种基于双曲cordic的立方根求解装置及求解方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111984226B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112486455B (zh) * | 2020-11-27 | 2024-03-19 | 南京大学 | 一种基于cordic方法求复数的n次开根号的硬件计算系统及其计算方法 |
CN113127802B (zh) * | 2021-04-27 | 2023-08-08 | 南京大学 | 基于cordic算法的复对数实现方法、装置、设备及计算机存储介质 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102323878A (zh) * | 2011-05-31 | 2012-01-18 | 电子科技大学 | 一种用于cordic算法模校正的电路装置及方法 |
CN109739470A (zh) * | 2018-12-30 | 2019-05-10 | 南京大学 | 一种基于2型双曲cordic任意指数函数的计算系统 |
CN109814836A (zh) * | 2018-12-28 | 2019-05-28 | 中电科仪器仪表有限公司 | 一种基于区间划分和cordic的三角函数计算方法及装置 |
CN111078187A (zh) * | 2019-11-28 | 2020-04-28 | 南京大学 | 一种针对单精度浮点数的任意次方根求解方法及其求解器 |
CN111443893A (zh) * | 2020-04-28 | 2020-07-24 | 南京大学 | 一种基于cordic算法的n次根计算装置及方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10164462B4 (de) * | 2001-12-20 | 2007-04-26 | IHP GmbH - Innovations for High Performance Microelectronics/ Institut für innovative Mikroelektronik GmbH | CORDIC-Einheit |
US20090193384A1 (en) * | 2008-01-25 | 2009-07-30 | Mihai Sima | Shift-enabled reconfigurable device |
JP4757328B2 (ja) * | 2009-07-03 | 2011-08-24 | 富士通株式会社 | 逆正接演算装置及び逆正接演算プログラム |
-
2020
- 2020-08-26 CN CN202010869103.7A patent/CN111984226B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102323878A (zh) * | 2011-05-31 | 2012-01-18 | 电子科技大学 | 一种用于cordic算法模校正的电路装置及方法 |
CN109814836A (zh) * | 2018-12-28 | 2019-05-28 | 中电科仪器仪表有限公司 | 一种基于区间划分和cordic的三角函数计算方法及装置 |
CN109739470A (zh) * | 2018-12-30 | 2019-05-10 | 南京大学 | 一种基于2型双曲cordic任意指数函数的计算系统 |
CN111078187A (zh) * | 2019-11-28 | 2020-04-28 | 南京大学 | 一种针对单精度浮点数的任意次方根求解方法及其求解器 |
CN111443893A (zh) * | 2020-04-28 | 2020-07-24 | 南京大学 | 一种基于cordic算法的n次根计算装置及方法 |
Non-Patent Citations (3)
Title |
---|
32位定浮点数正余弦函数FPGA实现方法;吴庆达等;《微电子学与计算机》;第29卷(第1期);113-116 * |
GH CORDIC-Based Architecture for Computing Nth Root of Single-Precision Floating-Point Number;Yuxuan Wang;《IEEE Transaction on Very Large Scale Integration System》;第28卷(第4期);864-875 * |
PLAC: Piecewise linear approximation computation for all nonlinear unary functions;Hongxi Dong .etc;《IEEE Transactions on Very Large Scale Integration Systems》;第28卷(第9期);2014-2027 * |
Also Published As
Publication number | Publication date |
---|---|
CN111984226A (zh) | 2020-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109739470B (zh) | 一种基于2型双曲cordic任意指数函数的计算系统 | |
CN111984226B (zh) | 一种基于双曲cordic的立方根求解装置及求解方法 | |
US20080208945A1 (en) | Method to compute an approximation to the reciprocal of the square root of a floating point number in ieee format | |
CN111984227B (zh) | 一种针对复数平方根的近似计算装置及方法 | |
CN108196822A (zh) | 一种双精度浮点开方运算的方法及系统 | |
CN112486455A (zh) | 一种基于cordic方法求复数的n次开根号的硬件计算系统及其计算方法 | |
CN111078187B (zh) | 一种针对单精度浮点数的任意次方根求解方法及其求解器 | |
Sunesh et al. | Design and implementation of fast floating point multiplier unit | |
Wang et al. | GH CORDIC-Based Architecture for Computing $ N $ th Root of Single-Precision Floating-Point Number | |
CN112051980A (zh) | 一种基于牛顿迭代法的非线性激活函数计算装置 | |
CN111443893A (zh) | 一种基于cordic算法的n次根计算装置及方法 | |
CN110187866B (zh) | 一种基于双曲cordic的对数乘法计算系统及方法 | |
Mopuri et al. | Low-complexity methodology for complex square-root computation | |
CN107133012B (zh) | 一种高速自定义浮点复数除法器 | |
CN110222305B (zh) | 一种基于双曲cordic的对数函数计算系统及方法 | |
CN115407965A (zh) | 一种基于泰勒展开的高性能近似除法器及误差补偿方法 | |
Boudabous et al. | Implementation of hyperbolic functions using CORDIC algorithm | |
Singh et al. | Design and synthesis of goldschmidt algorithm based floating point divider on FPGA | |
Menon et al. | Implementation of 24 Bit high speed floating point Vedic multiplier | |
Hongal et al. | Comparative study of different division algorithms for fixed and floating point arithmetic unit for embedded applications | |
CN114860193A (zh) | 一种用于计算Power函数的硬件运算电路及数据处理方法 | |
Chandu et al. | Design and implementation of high efficiency square root circuit using Vedic mathematics | |
Yun et al. | A latency-effective pipelined divider for double-precision floating-point numbers | |
Tian et al. | A Low-Latency Power Series Approximate Computing and Architecture for Co-Calculation of Division and Square Root | |
Yang et al. | A high performance and full utilization hardware implementation of floating point arithmetic units |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |