CN110187866B - 一种基于双曲cordic的对数乘法计算系统及方法 - Google Patents

一种基于双曲cordic的对数乘法计算系统及方法 Download PDF

Info

Publication number
CN110187866B
CN110187866B CN201910476483.5A CN201910476483A CN110187866B CN 110187866 B CN110187866 B CN 110187866B CN 201910476483 A CN201910476483 A CN 201910476483A CN 110187866 B CN110187866 B CN 110187866B
Authority
CN
China
Prior art keywords
module
function calculation
unit
logarithmic
floating point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910476483.5A
Other languages
English (en)
Other versions
CN110187866A (zh
Inventor
李丽
陈辉
傅玉祥
程开丰
何书专
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Ningqi Intelligent Computing Chip Research Institute Co ltd
Original Assignee
Nanjing Ningqi Intelligent Computing Chip Research Institute Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Ningqi Intelligent Computing Chip Research Institute Co ltd filed Critical Nanjing Ningqi Intelligent Computing Chip Research Institute Co ltd
Priority to CN201910476483.5A priority Critical patent/CN110187866B/zh
Publication of CN110187866A publication Critical patent/CN110187866A/zh
Application granted granted Critical
Publication of CN110187866B publication Critical patent/CN110187866B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
    • G06F7/556—Logarithmic or exponential functions

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Optimization (AREA)
  • General Engineering & Computer Science (AREA)
  • Complex Calculations (AREA)

Abstract

本发明公开了一种基于双曲CORDIC的对数乘法计算系统及方法，属于基本数学运算领域。本发明的系统包括控制模块、指数函数计算模块、对数函数计算模块和基本运算模块，指数函数计算模块和对数函数计算模块分别与控制模块连接；且基本运算模块分别与控制模块、指数函数计算模块和对数函数计算模块连接。本发明的方法通过利用控制模块、指数函数计算模块、对数函数计算模块和基本运算模块进行配合计算，可以实现任意两个浮点型实数的乘法运算，本发明的目的在于克服现有技术中，浮点型数据的乘法计算所需的硬件面积大，且计算精度较低的不足，本发明的系统及方法可以实现任意浮点型实数的乘法运算，且本发明的计算系统面积小，功耗低。

Description

一种基于双曲CORDIC的对数乘法计算系统及方法
技术领域
本发明涉及基本数学运算领域，更具体地说，涉及一种基于双曲CORDIC的对数乘法计算系统及方法。
背景技术
在众多数学运算中，乘法运算在硬件实现时是一个相当耗时、耗面积、耗功率的过程，这一问题在涉及大量乘法运算的数字信号处理应用中更为关注。在许多数字信号应用中，虽然速度更受重视，但代价是面积大、精度较低。因此，如何设计出在满足较高精度的要求下，尽可能少地占用硬件资源、硬件实现功耗低以及速度快成为主要的研究问题。对数乘法器能够将乘法运算转变为加法运算，其主要包括以下3个步骤：对数函数计算，加法，反对数函数计算(即指数函数计算)。传统计算对数函数或指数函数的方法主要有查找表、分段线性近似法、多项式近似法、数字迭代法以及泰勒公式展开等，但这些方法都存在硬件资源开销大或精度低或数据支持范围小等缺点，所以研究一种克服上述硬件实现缺点的方法具有重大的意义。
CORDIC(Coordinate Rotation Digital Computer)算法即坐标旋转数字计算方法，是J.D.Volder1于1959年首次提出，主要用于三角函数、双曲线、指数、对数的计算。该算法通过基本的加和移位运算代替乘法运算，使得矢量的旋转和定向的计算不再需要三角函数、乘法、开方、反三角、指数等函数。2004年，Tso-BingJuang提出了一种改进的并行的CORDIC算法，大大提高了CORDIC算法的迭代速度,并且达到了很高的精度。随着可编程逻辑器件规模的增大和应用范围的扩大,使得利用硬件电路实现该算法成为可能并具有良好的应用价值。
针对CORDIC算法的应用，现有技术中也提出了一些技术方案，例如专利名称为：一种基于2型双曲CORDIC任意指数函数的计算系统(申请号：201811653497.1；申请日：2018-12-30)，该系统包括核心算法控制模块、2型双曲旋转模式CORDIC模块、2型双曲向量模式CORDIC模块及，基本运算模块包括浮点转换单元、延时单元、加法单元和乘法单元，根据输入的浮点型底数、定点型指数，利用这四个单元以及上述两个模块计算并输出类浮点型结果，可以支持任意浮点型底数、任意定点型指数进行指数函数运算。
综上所述，如何实现乘法运算所需的硬件面积小、精度高和范围广的需求，是现有技术亟需解决的问题。
发明内容
1.要解决的问题
本发明的目的在于克服现有技术中，浮点型数据的乘法计算所需的硬件面积大，且计算精度较低的不足，提供了一种基于双曲CORDIC的对数乘法计算系统及方法，可以实现任意浮点型实数的乘法运算，且本发明的计算系统面积小，功耗低。
2.技术方案
为了解决上述问题，本发明所采用的技术方案如下：
本发明的的一种基于双曲CORDIC的对数乘法计算系统，包括控制模块，该控制模块用于进行任务调度；指数函数计算模块，该指数函数计算模块用于计算以2为底、指数范围在[0,1)之间的指数函数，且指数函数计算模块与控制模块连接；对数函数计算模块，该对数函数计算模块用于计算以2为底、真数范围在[1,2]之间的对数函数，且对数函数计算模块与控制模块连接；基本运算模块，该基本运算模块分别与控制模块、指数函数计算模块和对数函数计算模块连接。
更进一步地，基本运算模块包括浮点转换单元、延时单元和加法单元，浮点转换单元和延时单元分别与加法单元连接。
更进一步地，加法单元包括第一加法单元和第二加法单元，延时单元包括第一延时单元和第二延时单元，第一加法单元分别与浮点转换单元和第一延时单元连接，第一延时单元通过第二加法单元与第二延时单元连接。
更进一步地，第二加法单元分别与指数函数计算模块和对数函数计算模块连接，且浮点转换单元与对数函数计算模块连接。
本发明的一种基于双曲CORDIC的对数乘法计算方法，其特征在于：采用上述的一种基于双曲CORDIC的对数乘法计算系统，先输入任意两个有效的浮点型实数，再利用基本运算模块对浮点型实数进行分离得到两个阶码和两个尾数，而后将两个尾数分别与1相加，同时将两个阶码进行相加，再利用对数函数计算模块对相加后的两个尾数进行计算，然后利用基本运算模块对两个阶码的相加值以及对数函数计算模块的输出结果进行处理，处理后的结果包括正小数部分和整数部分，再利用指数函数计算模块对正小数部分进行计算得到有效的小数部分，最后将整数部分和小数部分合并转换成浮点型数据并输出。
更进一步地，利用基本运算模块的浮点转换单元对浮点型实数进行分离，并利用控制模块将两个尾数分别与1相加，同时利用基本运算模块的第一加法单元对两个阶码进行相加。
更进一步地，利用基本运算模块的第一延时单元对两个阶码的相加值进行延时，而后将两个阶码的相加值传送至基本运算模块的第二加法单元。
更进一步地，利用第二加法单元对两个阶码的相加值以及对数函数计算模块的输出结果进行处理，处理后的结果包括正小数部分和整数部分，再利用基本运算模块的第二延时单元对整数部分进行延时。
更进一步地，利用控制模块将整数部分和小数部分合并转换成浮点型数据并输出。
3.有益效果
相比于现有技术，本发明的有益效果为：
(1)本发明的一种基于双曲CORDIC的对数乘法计算系统，通过设置控制模块、指数函数计算模块、对数函数计算模块和基本运算模块，并且通过这些模块之间互相配合，可实现任意浮点型实数进行乘法运算，硬件实现只需通过移位和加法操作，该对数乘法计算系统不仅硬件实现面积小，功耗低，还可满足不同精度下的应用需求；
(2)本发明的一种基于双曲CORDIC的对数乘法计算方法，通过利用控制模块、指数函数计算模块、对数函数计算模块和基本运算模块进行配合计算，可以实现任意两个浮点型实数的乘法运算，并且计算精度高，还支持更广数据范围，为信号处理以及人工智能领域中乘法运算的设计实现提供了很好的借鉴作用。
附图说明
图1为本发明一种基于双曲CORDIC的对数乘法计算系统结构示意图；
图2为实施例2对数乘法计算方法的流程示意图；
图3为实施例2对数函数计算模块示意图；
图4为实施例2指数函数计算模块示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例；而且，各个实施例之间不是相对独立的，根据需要可以相互组合，从而达到更优的效果。因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为进一步了解本发明的内容，结合附图和实施例对本发明作详细描述。
实施例1
结合图1所示，本发明的一种基于双曲CORDIC的对数乘法计算系统，包括控制模块、指数函数计算模块、对数函数计算模块和基本运算模块，控制模块用于进行任务调度；指数函数计算模块用于计算以2为底、指数范围在[0,1)之间的指数函数，且指数函数计算模块与控制模块连接；进一步地，对数函数计算模块与控制模块连接，且对数函数计算模块用于计算以2为底、真数范围在[1，2]之间的对数函数；值得说明的是，对于浮点型实数X和Y，可以分别表示为：X＝(1+x1)*2k1，Y＝(1+x2)*2k2，其中，k1和k2分别为X和Y的阶码，x1和x2分别为X和Y的尾数；
log2X+log2Y＝log2XY＝log2[2k1(1+x1)2k2(1+x2)]＝k1+k2+log2(1+x1)+log2(1+x2)且
Figure BDA0002082438050000043
由于x1，x2∈[0，1)，即(1+x1)∈[1，2)且(1+x2)∈[1，2)，故符合对数函数计算模块收敛区间。且因为当对数函数计算模块的输入初始值x、y、z分别为R+1、R-1、0时，其z输出为
Figure BDA0002082438050000041
且该z由迭代方程zi+1＝zi+sign(yi)tanh-1(2-i)经过一定的迭代次数i得到，tanh-1(2-i)在硬件实现时以常数查找表方式存在，sign(yi)指根据前一次yi值的正负判定当前运算为“+”还是“-”。由此可以看出，若要实现
Figure BDA0002082438050000042
硬件实现时只需要将标准双曲向量模式CORDIC常数查找表中的每个值都事先除以ln2，且令对数函数计算模块输入中的R＝1+x，最后将z的输出结果向左平移一位(即扩大2倍)就可以得出log2(1+x)的值。因此，对数函数计算模块的输入初始值x、y、z分别为R+1、R-1、0。其中，R为待求log2(1+x)的真数，在迭代次数i＝4，13，40，...时，对数函数计算模块需要做两次迭代；除此以外，对数函数计算模块与标准双曲向量模式CORDIC相比，查找表中的常数均需除以ln2。
同理，指数函数计算模块的输入初始值x、y、z分别为1/Kh、0、R。其中，Kh为伸缩因子、R为待求2R的指数，在迭代次数i＝4，13，40，...时，该指数函数计算模块需要做两次迭代；除此以外，指数函数计算模块与标准双曲旋转模式CORDIC相比，查找表中的常数均需除以ln2。
进一步地，基本运算模块分别与控制模块、指数函数计算模块和对数函数计算模块连接。具体地，基本运算模块包括浮点转换单元、延时单元和加法单元，浮点转换单元和延时单元分别与加法单元连接。值得说明的是，加法单元包括第一加法单元和第二加法单元，延时单元包括第一延时单元和第二延时单元，第一加法单元分别与浮点转换单元和第一延时单元连接，第一延时单元通过第二加法单元与第二延时单元连接。进一步地，第二加法单元分别与指数函数计算模块和对数函数计算模块连接，且浮点转换单元与对数函数计算模块连接。
本发明的一种基于双曲CORDIC的对数乘法计算系统，通过设置控制模块、指数函数计算模块、对数函数计算模块和基本运算模块，并且通过这些模块之间互相配合，可实现任意浮点型实数进行乘法运算，硬件实现只需通过移位和加法操作，该对数乘法计算系统不仅硬件实现面积小，功耗低，还可满足不同精度下的应用需求。
本发明的一种基于双曲CORDIC的对数乘法计算方法，采用上述的一种基于双曲CORDIC的对数乘法计算系统，先输入任意两个有效的浮点型实数，再利用基本运算模块对浮点型实数进行分离得到两个阶码和两个尾数，具体地，先利用控制模块判断输入的数据是否是有效的浮点型实数，再利用基本运算模块的浮点转换单元对浮点型实数进行分离，而后将两个尾数分别与1相加，同时将两个阶码进行相加，具体地，利用控制模块将两个尾数分别与1相加，同时利用基本运算模块的第一加法单元对两个阶码进行相加。
进一步地，利用对数函数计算模块对相加后的两个尾数进行计算，然后利用基本运算模块对两个阶码的相加值以及对数函数计算模块的输出结果进行处理，具体地，先利用基本运算模块的第一延时单元对两个阶码的相加值进行延时，而后将两个阶码的相加值传送至基本运算模块的第二加法单元；再利用第二加法单元对两个阶码的相加值以及对数函数计算模块的输出结果进行处理，处理后的结果包括正小数部分和整数部分，再利用指数函数计算模块对正小数部分进行计算得到有效的小数部分，并利用基本运算模块的第二延时单元对整数部分进行延时；最后利用控制模块将整数部分和小数部分合并转换成浮点型数据并输出。
本发明的一种基于双曲CORDIC的对数乘法计算方法，通过利用控制模块、指数函数计算模块、对数函数计算模块和基本运算模块，可以实现任意两个浮点型实数的乘法运算，并且计算精度高，还支持更广数据范围，为信号处理以及人工智能领域中乘法运算的设计实现提供了很好的借鉴作用。
实施例2
本实施例的内容基本同实施例1，进一步地，本实施例输入值X和Y以及输出值F均属于单精度浮点表示的数据范围，且均为32比特的数据([b31，b30，...，b2，b0]，[b31]表示符号位，[b30，b29，...，b24，b23]表示整数位，[b22，b21，...，b1，b0]表示小数位)。
如图2所示，当输入数据X和Y有效时，基本运算模块中的浮点转换单元先分别将X和Y分离出阶码k1、k2和尾数x1和x2，第一加法单元将k1和k2相加后通过第一延时单元传送至第二加法单元，而尾数x1和x2则分别加上1后传送至对数函数计算模块(HV2-CORDIC)。当对数函数计算模块的输出有效时，输出结果传送给第二加法单元。第二加法单元的输出结果转化为“整数部分+正小数部分”，整数部分(加上指数偏阶量127)经过第二延时单元作为最终乘法结果的阶码，而正小数部分则作为指数函数计算模块(HR2-CORDIC)的输入。当指数函数计算模块的输出有效时，其输出结果的小数部分截取高23位作为最终乘法结果的尾数。
结合图3所示，对数函数计算模块的迭代变量x、y、z的初始值分别为R+1、R-1、0(R＝1+x1或1+x2)，本实施例中对数函数计算模块的迭代次数为16次(第4次与第13次需做2次迭代)。因为R∈[1，2)，该模块计算结果属于[0，1)，所以输入变量设置为28比特，最高位[27]代表整数部分，其他位数代表小数部分；输出变量设置为27比特，全部代表小数部分。与标准双曲向量模式CORDIC(HV-CORDIC)模块相比，查找表中的常量tanh-12-i(i＝1，2，...，16)需变换为常量tanh-12-i/ln2。当对数函数计算模块的迭代次数达到16次时，将z的值左移一位作为最后的输出结果；否则每次x，y，z的计算结果又作为新的输入值重新进行迭代计算。
结合图4所示，指数函数计算模块的迭代变量x、y、z的初始值分别为1/Kh、0、R(R等于第二加法单元输出结果的正小数部分)，本实施例中指数函数计算模块的迭代次数也为16次(第4次与第13次也需做2次迭代)。因为R∈[0，1)，该模块计算结果属于[1，2)，所以输入变量设置为27比特，全部代表小数部分；输出变量设置为28比特，最高位[27]代表整数部分，其他位数代表小数部分。指数函数计算模块与标准双曲旋转模式CORDIC(HR-CORDIC)模块相比，查找表中的常量tanh-12-i(i＝1，2，...，23)也需变换为常量tanh-12-i/ln2。当HR2-CORDIC的迭代次数达到16次时，将x与y的值相加后作为最后的输出结果；否则每次x，y，z的计算结果又作为新的输入值重新进行迭代计算。
根据上述方案进行设计验证并进行反复实验，可得到具体精度性能指标如表1所示，表1还表示对数函数计算模块(HV2-CORDIC)和指数函数计算模块(HR2-CORDIC)不同迭代次数下对数乘法计算系统的不同精度。表1中精度测试的抽取样本数为50000，误差均为相对误差。
表1
Figure BDA0002082438050000061
根据上述方案，在Verilog的RTL级描述进行设计验证后，利用台积电40nm工艺库对其综合，可得到如表2所示的在相应频率下的面积和功耗性能指标。
表2
频率 面积 功耗
1GHz 56016.1731μm<sup>2</sup> 18.4472mW
800MHz 30181.5701μm<sup>2</sup> 14.9391mW
由表1和表2可知，本发明的一种基于双曲CORDIC的对数乘法计算系统，计算精度高，而且频率快、面积小、功耗低，这为传统硬件实现方法存在资源开销大或精度低或数据支持范围小等缺点提供了极好的解决方案。
在上文中结合具体的示例性实施例详细描述了本发明。但是，应当理解，可在不脱离由所附权利要求限定的本发明的范围的情况下进行各种修改和变型。详细的描述和附图应仅被认为是说明性的，而不是限制性的，如果存在任何这样的修改和变型，那么它们都将落入在此描述的本发明的范围内。此外，背景技术旨在为了说明本技术的研发现状和意义，并不旨在限制本发明或本申请和本发明的应用领域。

Claims (9)

1.一种基于双曲CORDIC的对数乘法计算系统，其特征在于：包括
控制模块，该控制模块用于进行任务调度；
指数函数计算模块，该指数函数计算模块用于计算以2为底、指数范围在[0,1)之间的指数函数，且指数函数计算模块与控制模块连接；
对数函数计算模块，该对数函数计算模块用于计算以2为底、真数范围在[1,2]之间的对数函数，且对数函数计算模块与控制模块连接；
基本运算模块，该基本运算模块分别与控制模块、指数函数计算模块和对数函数计算模块连接，先输入任意两个有效的浮点型实数，再利用基本运算模块对浮点型实数进行分离得到两个阶码和两个尾数，而后将两个尾数分别与1相加，同时将两个阶码进行相加，再利用对数函数计算模块对相加后的两个尾数进行计算，然后利用基本运算模块对两个阶码的相加值以及对数函数计算模块的输出结果进行处理，处理后的结果包括正小数部分和整数部分，再利用指数函数计算模块对正小数部分进行计算得到有效的小数部分，最后将整数部分和小数部分合并转换成浮点型数据并输出。
2.根据权利要求1所述的一种基于双曲CORDIC的对数乘法计算系统，其特征在于：基本运算模块包括浮点转换单元、延时单元和加法单元，浮点转换单元和延时单元分别与加法单元连接。
3.根据权利要求2所述的一种基于双曲CORDIC的对数乘法计算系统，其特征在于：加法单元包括第一加法单元和第二加法单元，延时单元包括第一延时单元和第二延时单元，第一加法单元分别与浮点转换单元和第一延时单元连接，第一延时单元通过第二加法单元与第二延时单元连接。
4.根据权利要求3所述的一种基于双曲CORDIC的对数乘法计算系统，其特征在于：第二加法单元分别与指数函数计算模块和对数函数计算模块连接，且浮点转换单元与对数函数计算模块连接。
5.一种基于双曲CORDIC的对数乘法计算方法，其特征在于：采用权利要求1～4任一项所述的一种基于双曲CORDIC的对数乘法计算系统，先输入任意两个有效的浮点型实数，再利用基本运算模块对浮点型实数进行分离得到两个阶码和两个尾数，而后将两个尾数分别与1相加，同时将两个阶码进行相加，再利用对数函数计算模块对相加后的两个尾数进行计算，然后利用基本运算模块对两个阶码的相加值以及对数函数计算模块的输出结果进行处理，处理后的结果包括正小数部分和整数部分，再利用指数函数计算模块对正小数部分进行计算得到有效的小数部分，最后将整数部分和小数部分合并转换成浮点型数据并输出。
6.根据权利要求5所述的一种基于双曲CORDIC的对数乘法计算方法，其特征在于：利用基本运算模块的浮点转换单元对浮点型实数进行分离，并利用控制模块将两个尾数分别与1相加，同时利用基本运算模块的第一加法单元对两个阶码进行相加。
7.根据权利要求5所述的一种基于双曲CORDIC的对数乘法计算方法，其特征在于：利用基本运算模块的第一延时单元对两个阶码的相加值进行延时，而后将两个阶码的相加值传送至基本运算模块的第二加法单元。
8.根据权利要求7所述的一种基于双曲CORDIC的对数乘法计算方法，其特征在于：利用第二加法单元对两个阶码的相加值以及对数函数计算模块的输出结果进行处理，处理后的结果包括正小数部分和整数部分，再利用基本运算模块的第二延时单元对整数部分进行延时。
9.根据权利要求5～8任一项所述的一种基于双曲CORDIC的对数乘法计算方法，其特征在于：利用控制模块将整数部分和小数部分合并转换成浮点型数据并输出。
CN201910476483.5A 2019-06-03 2019-06-03 一种基于双曲cordic的对数乘法计算系统及方法 Active CN110187866B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910476483.5A CN110187866B (zh) 2019-06-03 2019-06-03 一种基于双曲cordic的对数乘法计算系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910476483.5A CN110187866B (zh) 2019-06-03 2019-06-03 一种基于双曲cordic的对数乘法计算系统及方法

Publications (2)

Publication Number Publication Date
CN110187866A CN110187866A (zh) 2019-08-30
CN110187866B true CN110187866B (zh) 2021-06-25

Family

ID=67719852

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910476483.5A Active CN110187866B (zh) 2019-06-03 2019-06-03 一种基于双曲cordic的对数乘法计算系统及方法

Country Status (1)

Country Link
CN (1) CN110187866B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111443893A (zh) * 2020-04-28 2020-07-24 南京大学 一种基于cordic算法的n次根计算装置及方法
CN111753249B (zh) * 2020-06-30 2023-09-19 成都博宇利华科技有限公司 一种基于fpga芯片计算信号频谱的方法及系统
CN111857650B (zh) * 2020-08-04 2023-09-05 南京大学 一种基于镜像查找表实现任意浮点型运算的硬件计算系统及其计算方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3766370A (en) * 1971-05-14 1973-10-16 Hewlett Packard Co Elementary floating point cordic function processor and shifter
CN102722469A (zh) * 2012-05-28 2012-10-10 西安交通大学 基于浮点运算单元的基本超越函数运算方法及其协处理器
CN104102471A (zh) * 2014-07-18 2014-10-15 华南理工大学 一种应用fpga定点化技术实现指数cordic算法收敛域扩张的方法
CN109739470A (zh) * 2018-12-30 2019-05-10 南京大学 一种基于2型双曲cordic任意指数函数的计算系统

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8521796B2 (en) * 2008-11-25 2013-08-27 Infineon Technologies Ag Setting cordic iteration counts
CN101630243B (zh) * 2009-08-14 2011-01-05 西北工业大学 超越函数装置以及用该装置实现超越函数的方法
CN102073472B (zh) * 2011-01-05 2012-10-03 东莞市泰斗微电子科技有限公司 一种三角函数cordic迭代运算协处理器及运算处理方法
CN103677738B (zh) * 2013-09-26 2016-08-17 中国人民解放军国防科学技术大学 基于混合模式cordic算法的低延时基本超越函数实现方法及装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3766370A (en) * 1971-05-14 1973-10-16 Hewlett Packard Co Elementary floating point cordic function processor and shifter
CN102722469A (zh) * 2012-05-28 2012-10-10 西安交通大学 基于浮点运算单元的基本超越函数运算方法及其协处理器
CN104102471A (zh) * 2014-07-18 2014-10-15 华南理工大学 一种应用fpga定点化技术实现指数cordic算法收敛域扩张的方法
CN109739470A (zh) * 2018-12-30 2019-05-10 南京大学 一种基于2型双曲cordic任意指数函数的计算系统

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Implementation of Hyperbolic Functions Using CORDIC Algorithm;A.Boudabous;F.Ghozzi;M.W.Kharrat;N.Masmoudi;《IEEE,International Conference on Microelectronics,ICM》;20050531;第738-741页 *
基于浮点数的CORDIC算法的研究与设计;常艳蕊;《万方学位论文》;20110920;第8-50页 *

Also Published As

Publication number Publication date
CN110187866A (zh) 2019-08-30

Similar Documents

Publication Publication Date Title
CN110187866B (zh) 一种基于双曲cordic的对数乘法计算系统及方法
Juang et al. A lower error and ROM-free logarithmic converter for digital signal processing applications
CN109739470B (zh) 一种基于2型双曲cordic任意指数函数的计算系统
CN110222305B (zh) 一种基于双曲cordic的对数函数计算系统及方法
CN111488133A (zh) 高基数近似布斯编码方法和混合基数布斯编码近似乘法器
Prabhu et al. A delay efficient vedic multiplier
CN107133012B (zh) 一种高速自定义浮点复数除法器
Zhu et al. Design of approximate radix-256 booth encoding for error-tolerant computing
CN111078187A (zh) 一种针对单精度浮点数的任意次方根求解方法及其求解器
CN111984226B (zh) 一种基于双曲cordic的立方根求解装置及求解方法
Singh et al. Design and synthesis of goldschmidt algorithm based floating point divider on FPGA
Pang et al. VHDL Modeling of Booth Radix-4 Floating Point Multiplier for VLSI Designer’s Library
Wu et al. A curve fitting approach for non-iterative divider design with accuracy and performance trade-off
CN111831257A (zh) 一种用于计算正弦或余弦函数的实现方法及装置
US20230086090A1 (en) Methods and Apparatus for Quotient Digit Recoding in a High-Performance Arithmetic Unit
CN115658008A (zh) 一种资源复用型超越函数运算实现方法
Liu Design and analysis of approximate adders and multipliers
Wei et al. Divide and conquer: floating-point exponential calculation based on Taylor-series expansion
Daud et al. Hybrid modified booth encoded algorithm-carry save adder fast multiplier
CN114860193A (zh) 一种用于计算Power函数的硬件运算电路及数据处理方法
Tajallipour et al. Fast Algorithm of A 64-bit Decimal Logarithmic Converter.
Murillo et al. PLAUs: Posit Logarithmic Approximate Units to implement low-cost operations with real numbers
Kiran et al. Design and implementation of high speed radix-2 csd based floating point multiplier
Saha et al. High speed multiplier using high accuracy floating point logarithmic number system
CN115495046A (zh) 基于分段二次多项式近似的单精度浮点数n次开根号计算架构、方法和系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant