CN106145025B - 用于mems器件中的气密密封的具有锥形侧壁的凹槽 - Google Patents

用于mems器件中的气密密封的具有锥形侧壁的凹槽 Download PDF

Info

Publication number
CN106145025B
CN106145025B CN201510849489.4A CN201510849489A CN106145025B CN 106145025 B CN106145025 B CN 106145025B CN 201510849489 A CN201510849489 A CN 201510849489A CN 106145025 B CN106145025 B CN 106145025B
Authority
CN
China
Prior art keywords
groove
side wall
cavity
substrate
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510849489.4A
Other languages
English (en)
Other versions
CN106145025A (zh
Inventor
曾李全
吴常明
刘世昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN106145025A publication Critical patent/CN106145025A/zh
Application granted granted Critical
Publication of CN106145025B publication Critical patent/CN106145025B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0035—Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS
    • B81B7/0041—Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS maintaining a controlled atmosphere with techniques not provided for in B81B7/0038
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00277—Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS
    • B81C1/00293—Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS maintaining a controlled atmosphere with processes not provided for in B81C1/00285
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/0235—Accelerometers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0257—Microphones or microspeakers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0264—Pressure sensors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/012—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being separate parts in the same package
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0111—Bulk micromachining
    • B81C2201/0112—Bosch process
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0145—Hermetically sealing an opening in the lid
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0172—Seals
    • B81C2203/019—Seals characterised by the material or arrangement of seals between parts
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0785—Transfer and j oin technology, i.e. forming the electronic processing unit and the micromechanical structure on separate substrates and joining the substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Micromachines (AREA)

Abstract

本发明的实施例提供了一种集成电路(IC)器件。该IC器件包括第一衬底，第一衬底具有前侧和背侧。背侧包括延伸至第一衬底内的第一空腔。介电层设置在第一衬底的背侧上，并且包括对应于第一空腔的开口以及远离开口横向延伸并且终止于气体入口凹槽处的沟槽。位于第一衬底的前侧中的凹槽从前侧向下延伸至介电层。凹槽具有邻接下部侧壁的基本垂直的上部侧壁，下部侧壁从基本垂直的侧壁至介电层上的围绕气体入口凹槽的位置处向内锥形化。共形密封剂层布置在第一衬底的前侧上方、沿着基本垂直的上部侧壁和沿着下部侧壁。密封剂层气密密封气体入口凹槽。

Description

用于MEMS器件中的气密密封的具有锥形侧壁的凹槽
技术领域
本发明实施例涉及半导体领域，更具体地，涉及用于MEMS器件中的气密密封的具有锥形侧壁的凹槽。
背景技术
已经发现诸如加速计、压力传感器和麦克风的微电子机械系统(MEMS)器件广泛地用于许多现代电子器件。例如，MEMS加速计常见于汽车(如，在安全气囊展开系统中)、平板电脑或智能手机中。对于许多应用，MEMS器件电连接至微处理器、微控制器或专用集成电路(ASIC)以形成完整的MEMS系统。
发明内容
本发明的实施例提供了一种集成电路(IC)器件，包括：第一衬底，具有前侧和背侧，其中，所述背侧包括延伸至所述第一衬底内的第一空腔；介电层，设置在所述第一衬底的背侧上，其中，所述介电层包括对应于所述第一空腔的开口以及远离所述开口横向延伸并且终止于气体入口凹槽处的沟槽；凹槽，位于所述第一衬底的前侧中，所述凹槽从所述前侧向下延伸至所述介电层，所述凹槽具有邻接下部侧壁的基本垂直的上部侧壁，所述下部侧壁从所述基本垂直的上部侧壁至所述介电层上的围绕所述气体入口凹槽的位置处向内锥形化；以及共形密封剂层，位于所述第一衬底的前侧上方、沿着所述基本垂直的上部侧壁并且沿着所述下部侧壁、以及气密密封所述气体入口凹槽。
本发明的实施例还提供了一种器件，包括：CMOS管芯，包括CMOS衬底；MEMS管芯，包括MEMS衬底并且接合至所述CMOS管芯；覆盖结构，包括覆盖衬底和位于所述覆盖结构的下侧上的介电层，其中，所述介电层包括第一空腔和第二空腔以及从所述第一空腔横向延伸的气体入口凹槽，所述覆盖结构的介电层接合至所述MEMS管芯的上表面；凹槽，具有基本垂直的侧壁，所述基本垂直的侧壁从位于所述气体入口凹槽上方的覆盖结构的上表面向下延伸并且与下部侧壁相接，所述下部侧壁从所述基本垂直的侧壁向内锥形化，其中，所述下部侧壁向下延伸至所述介电层的上表面；以及共形氧化物层，位于所述覆盖结构的上表面上方、沿着所述基本垂直的侧壁并且沿着所述下部侧壁，其中，所述共形氧化物层气密密封所述气体入口凹槽和所述第一空腔以及第一压力，所述第一压力与所述第二空腔中保持的第二压力不同。
本发明的实施例还提供了一种形成IC(集成电路)器件的方法，所述方法包括：接收具有前侧和背侧的第一晶圆，其中，在所述第一晶圆的背侧上设置介电层；在所述介电层中形成气体入口凹槽；形成第一空腔凹槽和第二空腔凹槽，所述第一空腔凹槽和所述第二空腔凹槽延伸穿过所述介电层并且延伸至所述第一晶圆内，其中，所述第一空腔凹槽形成为邻接所述气体入口凹槽，并且所述第二空腔凹槽与所述气体入口凹槽隔离；接收具有前侧和背侧的第二晶圆；将所述第二晶圆的前侧接合至所述第一晶圆的背侧，从而使得所述第二晶圆的第一MEMS器件区和第二MEMS器件区分别与所述第一空腔凹槽和所述第二空腔凹槽对准；在所述第一晶圆和所述第二晶圆接合在一起之后，对所述第一晶圆的前侧实施Bosch蚀刻以在所述气体入口凹槽上方形成凹槽，其中，所述凹槽展示出在所述气体入口凹槽上方的第一晶圆内终止的下表面并且展示出设置在所述气体入口凹槽的相对两侧上的基本垂直的侧壁；以及实施锥形化蚀刻以增加所述凹槽的深度并且暴露所述气体入口凹槽，其中，所述锥形化蚀刻产生下部凹槽侧壁，所述下部凹槽侧壁从所述基本垂直的侧壁至所述介电层上的位于所述气体入口凹槽的相对两侧上的位置处向内锥形化。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1示出了根据本发明的一些实施例的由第一衬底和第二衬底组成的三维集成电路(3D IC)器件的截面图，其中，具有锥形侧壁的凹槽布置在第一衬底的前侧中以提供有效的气密密封。
图2示出了由图1和图2中的剖面线指示的图1的第一衬底的背面视图。
图3示出了由图1和图3中的剖面线指示的图1的第一衬底的正面视图。
图4示出了根据一些实施例的由第一衬底、第二衬底和第三衬底制成的另一3D IC的截面图，其中，多个空腔包括在3D IC中，并且其中，通过已经气密密封的具有锥形侧壁的凹槽在至少一个空腔中保持压力。
图5示出了根据一些实施例的凹槽和气密密封的放大的截面图。
图6示出了根据一些实施例的凹槽和气密密封的放大的截面图。
图7示出了根据本发明的各方面的制造集成电路器件的方法的一些实施例的流程图。
图8至图20示出了根据图7的方法的如一系列截面图的一系列增量式制造步骤。
图21示出了根据本发明的各方面的制造集成电路器件的方法的一些实施例的流程图。
图22至图29示出了根据图21的方法的如一系列截面图的一系列增量式制造步骤。
具体实施方式
以下公开内容提供了许多用于实现本发明的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成附加的部件，从而使得第一部件和第二部件可以不直接接触的实施例。另外，本发明可以在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
此外，为了便于描述，本文可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空间关系术语，以描述如图所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间关系术语旨在包括器件在使用或操作过程中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作相应的解释。
本发明的实施例涉及用于制造MEMS器件的改进的方法，该MEMS器件提供了具有锥形(tapered，又称“楔形”)侧壁的凹槽以改进MEMS器件中的空腔的气密密封性。由于锥形侧壁提供了具有比传统侧壁更小的宽度的开口，传统侧壁是纯粹垂直的而不是锥形的，所以在锥形侧壁上方可以更容易地形成密封剂层。这简化了用于重新密封空腔的工艺，并且提高了良品率。
共同参照图1至图3，现在描述根据一些实施例的MEMS 3D IC结构100。MEMS 3D IC100由第一衬底102和第二衬底104组成，该第一衬底在一些示例中可以称为覆盖衬底，该第二衬底在一些示例中可以称为MEMS衬底。在第一衬底102的背侧102a上设置第一空腔106。在第二衬底104上，诸如隔板、检测质量块或其他柔性或可移动结构的MEMS器件区108与第一空腔106流体连通，由此，第一空腔106内的气体分子可以在MEMS器件区108周围移动并且撞击该器件区。介电层110可以可选择地设置在第一衬底102的背侧上并且将第一衬底102和第二衬底104彼此分隔开。
如图1和图2所示，如果存在的话，介电层110包括对应于第一空腔106的开口107，并且也包括远离开口107横向延伸且终止于气体入口凹槽114的沟槽112。如果不存在介电层110，则可以可选地在第一衬底102的最接近背侧102a的部分中形成沟槽112和气体入口凹槽114。
如图1和图3所示，在第一衬底102的前侧102b上，凹槽116从前侧102b向下延伸至介电层110。凹槽116具有基本垂直的上部侧壁118a、118b和锥形下部侧壁120a、120b。有利地，下部侧壁120a、120b从基本垂直的上部侧壁118a、118b向下至介电层110上的某处向内锥形化，该介电层围绕气体入口凹槽114。例如，诸如氧化物的共形密封剂层122在第一衬底102的前侧102b的部分上方、沿着基本垂直的上部侧壁(118a、118b)、沿着锥形下部侧壁(120a、120b)并且向下至沟槽112的部分内共形地延伸以气密密封气体入口凹槽114，并且由此气密密封第一空腔106。凭借它们的锥形特性，最接近气体入口凹槽114的下部侧壁120a、120b更加紧密相隔，这允许共形密封剂层122提供比传统的方法更加可靠的气密密封性。然后在共形密封剂层122上方形成诸如共形铝层的共形导电层124。在本文中还将理解，通过使用具有锥形侧壁的凹槽的用于空腔的气密密封的其他配置也预期落在本发明的范围内。
图4示出了根据一些实施例的MEMS 3D IC 400。MEMS 3D IC 400包括如图所示彼此接合的器件IC 402、MEMS IC 404和覆盖结构406。介电层408设置在覆盖结构406的背侧上并且该介电层中具有气体入口凹槽410。例如，如先前参照图1至图3描述的，通过介电层408中的横向沟槽，气体入口凹槽410流体耦接至第一空腔412a。
当MEMS IC 404和覆盖结构406最初接合在一起时，MEMS IC 404和覆盖结构406协同围绕第一空腔412a以及第二空腔412b，从而使得在制造期间，最初密封第一空腔412a以及第二空腔412b以保持其中的第一压力。对于第一空腔412a和第二空腔412b，第一压力相同。在空腔412a、412b最初保持第一压力之后，进行蚀刻以形成暴露气体入口开口410的凹槽414，并且从而重新打开第一空腔412a，但是使第二空腔412b密封在第一压力下。有利地，凹槽414具有锥形侧壁以有助于可靠的气密密封。在暴露出气体入口开口410并且重新打开第一空腔412a的情况下，在暴露的气体入口开口410上方形成共形密封剂层416以在第一空腔412a中气密地保持第二压力。第二压力可以与仍然能够保持在第二空腔412b中的第一压力相同或不同。
虽然图4仅示出了第一空腔412a和第二空腔412b，但是该工艺可以扩展至3D IC和/或晶圆上的两个以上的空腔，从而使得不同的空腔可以单独地打开并且通过形成一系列凹槽和共形密封剂层单独地密封。该技术提供了提供多个MEMS器件区的有效方式，该多个MEMS器件区展示出可以单独地调节的相应的压力。在一些实施例中，在覆盖结构406的前侧中没有对应的气体入口凹槽的情况下，至少一个空腔(如，图4中的第二空腔412b)最初密封在第一压力下，这与每一个空腔都通过其自己的凹槽和共形密封剂层密封其自己的气体入口凹槽的方法相比，可以稍微地简化制造工艺。
在一些实施例中，器件IC 402支持MEMS操作，并且例如，该器件IC是诸如专用集成电路(ASIC)、通用处理器或微控制器等的CMOS IC。器件IC 402包括布置在器件衬底418中和/或上方的半导体器件(例如，诸如MOSFET、BJT、电容器、电阻器、电感器和/或二极管—未示出)。在一些实施例中，器件衬底418可以称为第三衬底，并且例如，该器件衬底可以是诸如块状硅衬底的块状半导体衬底或绝缘体上半导体(SOI)衬底。
后段制程(BEOL)金属化堆叠件420设置在器件衬底418上方并且包括层间介电(ILD)层422和堆叠在ILD层422内的金属化层424、426。例如，ILD层422可以是低k电介质(即，介电常数约小于3.9的电介质)或氧化物。金属化层424、426包括成形为IC接合环的上部金属化层429。IC接合环横向围绕第一器件空腔428a和第二器件空腔428b，该第一器件空腔和该第二器件空腔相对于ILD层422的上表面凹进。此外，在一些实施例中，IC接合环设置在ILD层422的环形凹槽中，使得暴露IC接合环的上表面。接触件(未示出)将半导体器件电耦接至金属化层424、426；并且通孔将金属化层424、426彼此电耦接。例如，金属化层(424、426)、接触件、通孔和IC接合环可以是诸如铝铜、锗、铜、钨或一些其他金属的导电材料。
MEMS IC 404布置在器件IC 402上方并且接合至该器件IC。MEMS IC 404包括MEMS衬底430，在一些实施例中，该MEMS衬底可以称为第二衬底。例如，MEMS衬底430可以是块状半导体衬底、SOI衬底或绝缘体上多晶硅(POI)衬底。分别对应于第一和第二可移动或柔性结构的第一MEMS器件区432a和第二MEMS器件区432b由MEMS衬底430做成，并且例如，便于MEMS IC 404用作运动传感器、压力传感器或麦克风。第一MEMS器件区432a和第二MEMS器件区432b分别布置在第一器件空腔428a和第二器件空腔428b上方。在一些实施例中，第一MEMS器件区432a和第二MEMS器件区432b可以将第一器件空腔428a和第二器件空腔428b分别与第一空腔412a和第二空腔412b气密地分离，因此它们保持独立的压力。然而，在其他实施例中，第一MEMS器件区432a和第二MEMS器件区432b具有穿过其中的开口，因此第一器件空腔428a和第二器件空腔428b分别与第一空腔412a和第二空腔412b流体连通(如，第一MEMS器件区432a和第二MEMS器件区432b具有与第一器件空腔428a和第二器件空腔428b相同的相应压力)。环形安装区434与IC接合环垂直对准，并且由MEMS接合环436内衬。MEMS接合环436与IC接合环电耦接，并且在一些实施例中，延伸至ILD层422中的环形IC开口内。例如，MEMS接合环436是或以其他方式包括铝铜、铜、锗、钨或一些其他的金属。
虽然未示出，但是在一些实施例中，防粘连层内衬于空腔412a、412b、428a、428b的表面和/或MEMS器件区432a、432b的表面。防粘连层有利地在MEMS IC 404的操作期间防止MEMS器件区432a、432b的可移动或柔性元件的粘滞。通常地，防粘连层是共形自组装单层或自组装膜(SAM)，但是其他防粘连层是可接受的。
在MEMS IC 404的操作期间，MEMS器件区432a、432b的可移动或柔性元件与施加至可移动或柔性元件的诸如运动或声波的外部刺激成比例地偏移。同样地，可以通过测量偏移来定量外部刺激。在一些实施例中，使用可移动或柔性元件与沿着ILD层422的凹进表面布置的感测电极(未示出)之间的电容耦合来测量偏移。在这样的实施例中，可移动或柔性元件可以电耦接至器件IC 402(如，通过MEMS接合环436)。
覆盖结构406布置在MEMS IC 404上方并且接合至该MEMS IC。覆盖结构406包括覆盖衬底438，在一些实施例中，该覆盖衬底可以称为第一衬底。覆盖衬底438具有相对于它的背侧438a凹进并且位于第一空腔412a和第二空腔412b上面的表面。第一空腔412a和第二空腔412b与第一器件空腔428a和第二器件空腔428b垂直对准，并且在一些实施例中，与器件空腔428a、428b流体连通(如，通过MEMS开口)。在示出的实例中，覆盖结构406也具有凹槽414，该凹槽延伸穿过覆盖衬底438至覆盖介电层408、横向邻近第一空腔412a。例如，覆盖衬底438可以是块状半导体衬底或SOI衬底。覆盖介电层408将覆盖衬底438与MEMS IC 404间隔开。例如，覆盖介电层408可以是诸如二氧化硅的氧化物。在共形密封剂层416上方设置诸如共形铝层的共形导电层440。
参照图5，提供了凹槽414a和气密密封结构的一些实施例的放大的截面图500。基本垂直的上部侧壁502位于第一平面504上，该第一平面以第一角度θ1与覆盖衬底438的前侧438b相接，其中θ1介于87度和93度之间的范围内。锥形下部侧壁506位于第二平面508上，该第二平面以第二角度θ2与覆盖衬底438的前侧438b相接，其中，θ2介于60度和88度之间的范围内。基本垂直的上部侧壁502具有第一高度h1，在覆盖衬底438的前侧438b和基本垂直的侧壁502邻接锥形下部侧壁506的最外部位置的位置之间测量第一高度h1。该第一高度h1可以介于30微米和200微米之间的范围内。锥形下部侧壁506可以具有第二高度h2，在该最外部的位置和覆盖衬底438的背侧438a之间测量该第二高度，并且该第二高度介于10微米和50微米之间的范围内。在一些实施例中，基本垂直的侧壁502可以展示出通过Bosch蚀刻形成并且可以沿着上部侧壁502的整个高度延伸的一系列扇形形状510。扇形形状通常处于近似规则的深度。共形密封剂层416和共形导电层440位于这些侧壁502、506上面，并且延伸至气体入口凹槽410内以气密密封第一空腔412a。由于下部侧壁506的锥形特性，所以可以更可靠地沉积共形密封剂层416以提供更可靠的气密密封。
参照图6，提供了气密密封凹槽414b的一些可选实施例的放大的截面图600。基本垂直的上部侧壁602位于第一平面604上，该第一平面以第一角度θ1与覆盖衬底438的前侧438b相接，其中θ1介于87度和93度之间的范围内。锥形下部侧壁606位于第二平面608上，该第二平面以第二角度θ2与覆盖衬底438的前侧438b相接，其中，θ2介于60度和88度之间的范围内。上部锥形侧壁610位于第三平面612上，该第三平面以第三角度θ3与覆盖衬底438的前侧438b相接，该第三角度介于60度和88度之间的范围内。第二角度θ2和第三角度θ3可以彼此相等，或者可以彼此不同。在一些实施例中，第一高度h1为约5～200μm；并且第二高度h2和第三高度h3的每个均在从约10～50μm的范围内，并且可以相同或不同。共形密封剂层416和共形导电层440位于这些侧壁602、606和610上面，并且延伸至气体入口凹槽410内以气密密封第一空腔412a。由于下部侧壁606的锥形特性，所以可以更可靠地沉积共形密封剂层416以提供更可靠的气密密封。由于上部侧壁610的锥形特性，所以可以更可靠地溅射导电层440以覆盖共形密封剂层416。
参照图7，流程图700提供了用于制造MEMS结构的方法的一些实施例，其中，掩模层用于密封空腔。
在步骤702中，接收第一晶圆，第一晶圆具有前侧和背侧。介电层设置在第一晶圆的背侧上。
在步骤704中，在介电层中形成气体入口凹槽。
在步骤706中，形成第一空腔凹槽和第二空腔凹槽。第一空腔凹槽和第二空腔凹槽延伸穿过介电层并且延伸至第一晶圆内。第一空腔凹槽可以形成为邻接气体入口凹槽，并且第二空腔凹槽可以与气体入口凹槽隔离。
在步骤708中，接收第二晶圆，第二晶圆具有前侧和背侧。
在步骤710中，将第二晶圆的前侧接合至第一晶圆的背侧，从而使得第二晶圆的第一MEMS器件区和第二MEMS器件区分别与第一空腔凹槽和第二空腔凹槽对准。该接合最初可以以第一气体组分将第一空腔凹槽和第二空腔凹槽密封在第一压力下。
在步骤712中，在将第一晶圆和第二晶圆接合在一起之后，进行Bosch蚀刻。Bosch蚀刻蚀刻至第一晶圆的前侧内以在气体入口凹槽上方形成通孔凹槽。通孔凹槽展示出终止于通孔凹槽上方的第一晶圆内的下表面并且展示出设置在气体入口凹槽的相对两侧上的基本垂直的侧壁。
在步骤714中，实施锥形化蚀刻以增加通孔凹槽的深度以及暴露出气体入口凹槽。锥形化蚀刻产生从基本垂直的侧壁至介电层上的位于气体入口凹槽的相对两侧上的位置处向内锥形化的下部通孔凹槽侧壁。
在步骤716中，在第一晶圆的前侧上方、沿着基本垂直的侧壁以及沿着下部通孔侧壁形成共形密封剂层。该共形密封剂层气密密封气体入口凹槽并且从而密封第一空腔。以这种方式，可以用第二气体组分将第一空腔密封在第二压力下。第二气体组分可以与第一气体组分相同或不同，并且第二压力可以与第一压力相同或不同。
虽然公开的方法(如，图7的方法700和图21的方法2100)在本文中示出和描述为一系列的步骤或事件，但是将理解，这些步骤或事件的示出的顺序不应解释为限制意义。例如，一些步骤可以以不同的顺序发生和/或与除了本文中示出和/或描述的那些之外的其他步骤或事件同时发生。此外，并非所有示出的步骤对于实施本文中描述的一个或多个方面或实施例都是必需的，并且本文中示出的一个或多个步骤可以在一个或多个单独的步骤和/或阶段中实施。
参照图8至图20，提供了处于制造的各个阶段的MEMS结构的一些实施例的一系列截面图以示出与图7的方法一致的实例。图8至图20示出了第一示例性制造流程，而图22至图29示出了第二示例性制造流程。虽然关于图7的方法描述了图8至图20，但是将理解，图8至图20中公开的结构不限于该方法，并且可以作为独立于该方法的结构而单独存在。类似地，虽然关于图8至图20描述了图7的方法，但是将理解，该方法不限于图8至图20中公开的结构，并且可以独立于图8至图20中公开的结构而单独存在以及扩展至其他未示出的结构。
对应于图7中的步骤702的一些实例的图8提供了覆盖衬底438’。例如，覆盖衬底438’可以是块状半导体衬底或SOI衬底。此外，例如，覆盖衬底438’可以具有约160微米至约200微米的厚度，诸如约175微米或180微米。覆盖介电层408’形成在覆盖衬底438’上方，内衬于覆盖衬底438’的背侧或第一表面438a’。可以使用汽相沉积(如，化学汽相沉积(CVD))、热氧化、旋涂或任何其他合适的沉积技术形成覆盖介电层408’。此外，例如，覆盖介电层408’可以由诸如二氧化硅的氧化物形成。
如图9所示，其可以对应于图7中的步骤704的一些实例，在覆盖介电层408’的背侧上方形成诸如光刻胶掩模的第一掩模层902。通过第一掩模层902中的开口实施第一蚀刻以在覆盖介电层408’中形成沟槽区和气体入口凹槽410。沟槽和气体入口凹槽410可以均具有基本垂直的侧壁，该基本垂直的侧壁终止于介电层408’和覆盖衬底438’之间的界面处或者可以停止于介电层408’或覆盖衬底438’中。此后，可以去除第一掩模层902。
如图10所示，其可以对应于图7中的步骤706的一些实例，形成诸如第二光刻胶掩模的第二掩模1002，并且利用位于适当的位置的第二掩模1002，实施第二蚀刻以形成第一空腔412a和第二空腔412b。第二蚀刻延伸穿过覆盖介电层408’并且延伸至覆盖衬底438’内。此外，在一定程度上，形成沟槽，第一空腔412a邻接沟槽。此后，可以去除第二光刻胶层1002。
图11可以对应于与图7的步骤708和710相对应的一些实施例。如图所示，提供MEMS衬底430’形式的第二晶圆，并且第二晶圆通过覆盖介电层408’接合至覆盖衬底438’。该接合密封具有第一压力的第一空腔412a和第二空腔412b。用于将MEMS衬底430’接合至覆盖衬底438’的工艺通常包括熔融接合工艺，但是可以可选地包括共晶接合工艺。
如图12所示，在一些实施例中，实施减薄工艺以减小MEMS衬底430’的厚度。减薄工艺产生具有针对制造中的MEMS器件的厚度的更薄的MEMS衬底430’。例如，减薄工艺可以包括化学机械抛光(CMP)操作。
如图13所示，对MEMS衬底430’实施第三蚀刻以使环形安装区1302周围的MEMS衬底430’凹进。第三蚀刻产生具有基底区1304和从基底区1304突出的环形安装区1302的剩余的MEMS衬底430’。在一些实施例中，环形安装区1302的宽度远离基底区1304逐渐变小。用于实施第三蚀刻的工艺可以包括形成掩蔽环形安装区1302的第三光刻胶层。此外，可以根据第三光刻胶层的图案将蚀刻剂施加至MEMS衬底430’。此后，可以去除第三光刻胶层。在基底区1304上方形成MEMS接合环层436。可以使用汽相沉积、热氧化、旋涂或任何其他合适的沉积技术形成MEMS接合环层436。然而，通常共形地形成MEMS接合环层436。例如，MEMS接合环层436可以由诸如铝铜或锗的金属形成。
还如图13所示，可选择地对MEMS衬底430’实施第五蚀刻以形成一个或多个MEMS开口1306。MEMS开口1306限定与第一覆盖空腔412a和第二覆盖空腔412b垂直对准的第一可移动或柔性元件和第二可移动或柔性元件。此外，在一些实施例中，MEMS开口1306限定使第一可移动或柔性元件和第二可移动或柔性元件悬浮的一个或多个弹簧，和/或打开第一空腔412a和第二空腔412b。用于实施第五蚀刻的工艺可以包括形成第五光刻胶层，以及根据第五光刻胶层的图案将蚀刻剂施加至MEMS衬底。此后，可以去除第五光刻胶层。
虽然未示出，但是在一些实施例中，可以形成防粘连层，防粘连层内衬于第一空腔412a和第二空腔412b的表面和/或剩余的MEMS衬底430’的表面。防粘连层有利地防止在制造中的MEMS器件的操作期间的可移动或柔性元件的粘滞。例如，防粘连层可以形成为共形SAM。
在图14中，第三衬底或晶圆418可以对应于由多个IC管芯构成的IC衬底或IC晶圆，该第三衬底或晶圆已经接合至MEMS衬底430’。第三衬底或晶圆可以包括位于其正面中的第一器件空腔428a和第二器件空腔428b。第三晶圆418通过IC接合环和环形安装区1302共晶接合至MEMS衬底430’。该接合密封第一器件空腔428a和第二器件空腔428b以及第一空腔412a和第二空腔412b。
图15可以对应于与图7的步骤712对应的一些实施例。如图所示，在覆盖衬底438’的前侧上方形成第六掩模层1502，并且利用位于适当的位置的第六掩模层1502实施蚀刻以在覆盖衬底438’的前侧438b中形成凹槽414。可以使用汽相沉积、热氧化、旋涂或任何其他合适的沉积技术形成第六掩模层1502。例如，第六掩模层1502可以由光刻胶、诸如二氧化硅、一些其他的氧化物、氮化硅或一些其他的氮化物的电介质形成。此外，例如，第六掩模层1502可以形成为具有约0.1微米至约5.0微米的厚度，诸如约2.4微米。可以去除第六掩模层1502，或者可以可选择地将该第六掩模层留在适当的位置。
在一些实施例中，形成图15中的凹槽414的蚀刻是在两种模式之间反复交替的Bosch蚀刻以获得基本垂直的侧壁1504a、1504b。第一模式使用近似各向同性等离子体蚀刻，各向同性等离子体蚀刻通常包括比率在从1:10至5:1的范围内的SiF6：O2物质，它们的离子从近似垂直的方向撞击覆盖衬底438’。第二模式在凹槽414的侧壁和底面上沉积化学惰性钝化层。例如，C4F8(八氟环丁烷)源气体在凹槽414的侧壁和底面上沉积类似于铁氟龙的物质。钝化层趋于保护覆盖衬底438’免受随后的等离子体蚀刻阶段的进一步化学腐蚀。然而，在随后的等离子体蚀刻阶段期间，等离子体的定向离子撞击凹槽414的底部处的钝化层(但是沿着凹槽侧壁的程度少得多)。因此，离子与沟槽的底部处的钝化层碰撞并且将钝化层溅射掉，从而使凹槽的底部暴露于化学蚀刻剂。这些蚀刻/沉积步骤重复多次，导致大量的非常小的各向同性蚀刻步骤基本发生在蚀刻的凹槽的底部处，从而提供在其中具有扇形形状的基本垂直的侧壁1504a、1504b。
图16可以对应于与图7的步骤714对应的一些实施例。在图16中，第六掩模1502可选择地仍在适当的位置(或可选择地被去除)，进行锥形化蚀刻以加深凹槽414并且使基本垂直的侧壁向着凹槽414的底部锥形化。在一些实施例中，该锥形化蚀刻是稳态蚀刻，诸如选择性蚀刻硅并且留下适当的位置处的二氧化硅的湿蚀刻。因此，锥形化蚀刻可以去除覆盖衬底438’的暴露部分，同时留下适当的位置处的暴露的介电层408’。在其他实施例中，可以使用其他蚀刻，诸如各向同性湿蚀刻或各向同性干蚀刻。在一些实施例中，氢氟酸(HF)的溶液可以用于该锥形化蚀刻。因此，在锥形化蚀刻之后，凹槽414展示出基本垂直的上部侧壁1504a、1504b以及锥形下部侧壁1602a、1602b。在锥形化蚀刻之后，第六掩模1502可以保留在适当的位置，或者如果仍存在，可以被去除。
图17可以对应于与图7的步骤716对应的一些实施例。如图所示，在覆盖衬底438’的前侧上方、沿着基本垂直的侧壁并且沿着锥形下部侧壁形成共形密封剂层416’以气密密封气体入口凹槽和第一空腔412a。在一些实施例中，密封层厚度形成为约0.25微米至约2.5微米。虽然图17将第六掩模1502示出为在沉积共形密封剂层416’之前已经被去除，但是将理解，如果第六掩模1502留在适当的位置，那么该第六掩模可以将前侧438b与共形密封剂层416’分隔开。根据目标压力，可以使用汽相沉积、热氧化、旋涂或任何其他合适的沉积技术形成密封剂层416’。对于小于毫巴的第二压力，可以使用溅射沉积。对于介于约0.1托至约100托之间的第二压力，可以使用次大气压CVD(SACVD)。对于小于标准大气压(atm)的第二压力，可以使用大气压CVD(APCVD)。
在图18中，第七掩模(未示出)形成在共形密封剂层416’上方并且用于图案化共形密封剂层416’。因此，利用位于适当的位置的第七掩模，进行蚀刻以去除图17的共形密封剂层416’的一部分，并且提供图18中示出的图案化的共形密封剂层416。
在图19中，在覆盖衬底438’的前侧438b上方溅射诸如铝的导电层440’。
在图20中，第八掩模(未示出)形成在导电层440’上方并且用于图案化共形密封剂层416。因此，利用位于适当的位置的第八掩模，进行蚀刻以去除图19的导电层440’的一部分，并且提供图20中示出的图案化的导电层440。
图21示出了流程图2100，该流程图示出用于使用具有锥形侧壁的凹槽制造MEMS结构的可选方法。框702至框710与先前关于图7描述的相同，并且因此为了简化，在此不再重复。现在在下面描述与框2112至框2122一致的非限制性实例。
在图22中，其对应于图21的步骤710(先前关于图14描述了步骤710)，第三衬底或晶圆418可以对应于由多个IC管芯构成的IC衬底或IC晶圆，该第三衬底或晶圆已经接合至MEMS衬底430’。如先前描述的，覆盖结构形式的第一衬底438’设置在MEMS衬底430’上方。
在图23中，其对应于图21的步骤2112的实例，在覆盖衬底438’的前侧上方形成第六掩模层2302。第六掩模层2302具有以第一距离d1分隔开的掩模侧壁，并且利用位于适当的位置的第六掩模层2302，实施蚀刻以在覆盖衬底438’的前侧438b中形成凹槽414”。凹槽414”也具有以第一距离d1间隔开的基本垂直的侧壁2304a、2304b。可以使用汽相沉积、热氧化、旋涂或任何其他合适的沉积技术形成第六掩模层2302。例如，第六掩模层2302可以由光刻胶、诸如二氧化硅、一些其他的氧化物、氮化硅或一些其他的氮化物的电介质形成。此外，例如，第六掩模层2302可以形成为具有约0.1微米至约5.0微米的厚度，诸如约2.4微米。
在图24中，其对应于图21的步骤2114，将第六掩模2302的掩模侧壁向回拉以提供改进的掩模2302’。因此，改进的掩模2302’具有以第二距离d2间隔开的掩模侧壁，该第二距离大于第一距离d1。
在图25中，其对应于图21的步骤2116，利用位于适当的位置的改进的掩模2302’，进行Bosch蚀刻以增加凹槽414”的深度。在Bosch蚀刻之后，凹槽414”包括基本垂直的侧壁2502a、2502b以及锥形下部侧壁2504a、2504b。
在图26中，其对应于图21的步骤2118，在Bosch蚀刻之后，将改进的掩模的掩模侧壁向回拉以提供二次改进的掩模2302”，该二次改进的掩模具有以第三距离d3间隔开的掩模侧壁，该第三距离大于第二距离d2。
在图27中，其对应于图21的步骤2120，实施锥形化蚀刻。该锥形化蚀刻提供从基本垂直的侧壁2704a、2704b的下部向内锥形化的锥形下部侧壁2702a、2702b。该锥形化蚀刻也提供从基本垂直的侧壁的上部向外张开的上部凹槽侧壁2706a、2706b。
在图28中，其对应于图21的步骤2122，在覆盖衬底438’的前侧上方形成共形密封剂层2800以气密密封气体入口凹槽410并且从而密封第一空腔412a。
在图29中，例如，通过溅射在密封剂层2800上方形成导电层2900。
一些实施例涉及一种集成电路(IC)器件。该IC器件包括第一衬底，第一衬底具有前侧和背侧。背侧包括延伸至第一衬底内的第一空腔。介电层设置在第一衬底的背侧上，并且包括对应于第一空腔的开口以及远离开口横向延伸并且终止于气体入口凹槽处的沟槽。位于第一衬底的前侧中的凹槽从前侧向下延伸至介电层。凹槽具有邻接下部侧壁的基本垂直的上部侧壁，下部侧壁从基本垂直的侧壁至介电层上的围绕气体入口凹槽的位置处向内锥形化。在第一衬底的前侧上方、沿着基本垂直的上部侧壁并且沿着下部侧壁布置共形密封剂层。密封剂层气密密封气体入口凹槽。
在其他的实施例中，本发明提供了一种器件。该器件包括包含CMOS衬底的CMOS管芯、包含MEMS衬底并且接合至CMOS管芯的MEMS管芯、以及包含覆盖衬底和位于覆盖结构的下侧上的介电层的覆盖结构。介电层包括第一空腔和第二空腔以及从第一空腔横向延伸的气体入口凹槽。覆盖结构的介电层接合至MEMS管芯的上表面。凹槽具有基本垂直的侧壁，基本垂直的侧壁从位于气体入口凹槽上方的覆盖结构的上表面向下延伸。垂直侧壁与下部侧壁相接，下部侧壁从基本垂直的侧壁向内锥形化。下部侧壁向下延伸至介电层的上表面。在覆盖结构的上表面上方、沿着基本垂直的侧壁并且沿着下部侧壁设置共形氧化物层。共形氧化物层气密密封气体入口凹槽和第一空腔以及第一压力，第一压力与保持在第二空腔中的第二压力不同。
又一其他实施例涉及一种形成IC(集成电路)器件的方法。在该方法中，接收具有前侧和背侧的第一晶圆。在第一晶圆的背侧上设置介电层。在介电层中形成气体入口凹槽，并且形成第一空腔凹槽和第二空腔凹槽，第一空腔凹槽和第二空腔凹槽延伸穿过介电层并且延伸至第一晶圆内。第一空腔凹槽形成为邻接气体入口凹槽，并且第二空腔凹槽与气体入口凹槽隔离。接收具有前侧和背侧的第二晶圆，并且第二晶圆的前侧接合至第一晶圆的背侧，从而使得第二晶圆的第一MEMS器件区和第二MEMS器件区分别与第一空腔凹槽和第二空腔凹槽对准。在第一晶圆和第二晶圆已经接合在一起之后，对第一晶圆的前侧实施Bosch蚀刻以在气体入口凹槽上方形成凹槽。该凹槽展示出终止在气体入口凹槽上方的第一晶圆内的下表面并且展示出设置在气体入口凹槽的相对两侧上的基本垂直的侧壁。实施锥形化蚀刻以增加凹槽的深度并且暴露气体入口凹槽。锥形化蚀刻产生下部凹槽侧壁，下部凹槽侧壁从基本垂直的侧壁至介电层上的位于气体入口凹槽的相对两侧上的位置处向内锥形化。
本发明的实施例提供了一种集成电路(IC)器件，包括：第一衬底，具有前侧和背侧，其中，所述背侧包括延伸至所述第一衬底内的第一空腔；介电层，设置在所述第一衬底的背侧上，其中，所述介电层包括对应于所述第一空腔的开口以及远离所述开口横向延伸并且终止于气体入口凹槽处的沟槽；凹槽，位于所述第一衬底的前侧中，所述凹槽从所述前侧向下延伸至所述介电层，所述凹槽具有邻接下部侧壁的基本垂直的上部侧壁，所述下部侧壁从所述基本垂直的上部侧壁至所述介电层上的围绕所述气体入口凹槽的位置处向内锥形化；以及共形密封剂层，位于所述第一衬底的前侧上方、沿着所述基本垂直的上部侧壁并且沿着所述下部侧壁、以及气密密封所述气体入口凹槽。
根据本发明的一个实施例，其中，所述第一空腔保持第一压力，并且其中，所述第一衬底的背侧还包括：第二空腔，延伸至所述第一衬底内，其中，所述第二空腔保持第二压力，所述第二压力与所述第一空腔中保持的第一压力不同，其中，所述第二空腔与所述第一空腔隔离，在所述第一衬底的前侧中没有便于接通所述第二空腔的气体入口凹槽。
根据本发明的一个实施例，其中，基本垂直的上部侧壁位于第一平面上，所述第一平面与所述第一衬底的前侧成介于87度和93度之间的范围内的第一角度；以及其中，下部侧壁位于第二平面上，所述第二平面与所述第一衬底的前侧成介于60度和88度之间的范围内的第二角度。
根据本发明的一个实施例，集成电路器件还包括：上部锥形侧壁，从所述基本垂直的上部侧壁的最接近所述第一衬底的前侧的上部向外锥形化。
根据本发明的一个实施例，其中，基本垂直的上部侧壁位于第一平面上，所述第一平面与所述第一衬底的前侧成介于87度和93度之间的范围内的第一角度；其中，下部侧壁位于第二平面上，所述第二平面与所述第一衬底的前侧成介于60度和88度之间的范围内的第二角度；以及其中，上部锥形侧壁位于第三平面上，所述第三平面与所述第一衬底的前侧成介于60度和88度之间的范围内的第三角度。
根据本发明的一个实施例，其中，所述第二角度和所述第三角度不同。
根据本发明的一个实施例，其中，所述第二角度和所述第三角度相等。
根据本发明的一个实施例，其中，所述基本垂直的上部侧壁的在所述第一衬底的前侧和所述基本垂直的上部侧壁的邻接锥形侧壁的位置之间测量的高度在介于30微米和200微米之间的范围内，以及其中，所述锥形侧壁的在所述位置和所述第一衬底的背侧之间测量的高度在介于10微米和50微米之间的范围内。
根据本发明的一个实施例，其中，所述共形密封剂层是共形氧化物层，并且还包括：共形铝层，设置在所述共形氧化物层上方的凹槽中。
根据本发明的一个实施例，集成电路器件还包括：第二衬底，接合至所述第一衬底上的介电层的背侧，从而使得所述第二衬底的前侧覆盖所述气体入口凹槽，并且使得所述第二衬底的MEMS器件区与所述第一空腔对准；以及第三衬底，接合至所述第二衬底的背侧，其中，所述第三衬底包括与所述MEMS器件区对准的第三空腔。
本发明的实施例还提供了一种器件，包括：CMOS管芯，包括CMOS衬底；MEMS管芯，包括MEMS衬底并且接合至所述CMOS管芯；覆盖结构，包括覆盖衬底和位于所述覆盖结构的下侧上的介电层，其中，所述介电层包括第一空腔和第二空腔以及从所述第一空腔横向延伸的气体入口凹槽，所述覆盖结构的介电层接合至所述MEMS管芯的上表面；凹槽，具有基本垂直的侧壁，所述基本垂直的侧壁从位于所述气体入口凹槽上方的覆盖结构的上表面向下延伸并且与下部侧壁相接，所述下部侧壁从所述基本垂直的侧壁向内锥形化，其中，所述下部侧壁向下延伸至所述介电层的上表面；以及共形氧化物层，位于所述覆盖结构的上表面上方、沿着所述基本垂直的侧壁并且沿着所述下部侧壁，其中，所述共形氧化物层气密密封所述气体入口凹槽和所述第一空腔以及第一压力，所述第一压力与所述第二空腔中保持的第二压力不同。
根据本发明的一个实施例，其中，所述凹槽包括：下部锥形侧壁，从所述基本垂直的侧壁的下部向内锥形化；以及上部锥形侧壁，从所述基本垂直的侧壁的上部向外张开。
本发明的实施例还提供了一种形成IC(集成电路)器件的方法，所述方法包括：接收具有前侧和背侧的第一晶圆，其中，在所述第一晶圆的背侧上设置介电层；在所述介电层中形成气体入口凹槽；形成第一空腔凹槽和第二空腔凹槽，所述第一空腔凹槽和所述第二空腔凹槽延伸穿过所述介电层并且延伸至所述第一晶圆内，其中，所述第一空腔凹槽形成为邻接所述气体入口凹槽，并且所述第二空腔凹槽与所述气体入口凹槽隔离；接收具有前侧和背侧的第二晶圆；将所述第二晶圆的前侧接合至所述第一晶圆的背侧，从而使得所述第二晶圆的第一MEMS器件区和第二MEMS器件区分别与所述第一空腔凹槽和所述第二空腔凹槽对准；在所述第一晶圆和所述第二晶圆接合在一起之后，对所述第一晶圆的前侧实施Bosch蚀刻以在所述气体入口凹槽上方形成凹槽，其中，所述凹槽展示出在所述气体入口凹槽上方的第一晶圆内终止的下表面并且展示出设置在所述气体入口凹槽的相对两侧上的基本垂直的侧壁；以及实施锥形化蚀刻以增加所述凹槽的深度并且暴露所述气体入口凹槽，其中，所述锥形化蚀刻产生下部凹槽侧壁，所述下部凹槽侧壁从所述基本垂直的侧壁至所述介电层上的位于所述气体入口凹槽的相对两侧上的位置处向内锥形化。
根据本发明的一个实施例，方法还包括：在所述第一晶圆的前侧上方、沿着所述基本垂直的侧壁并且沿着所述下部侧壁形成共形层以气密密封所述气体入口凹槽并且从而密封所述第一空腔。
根据本发明的一个实施例，其中，将所述第一晶圆和所述第二晶圆接合使所述第一空腔和所述第二空腔密封在初始压力下，并且其中，形成所述共形层将所述第一空腔重新密封在与所述初始压力不同的随后压力下，同时所述第二空腔保持在所述初始压力下。
根据本发明的一个实施例，方法还包括：将第三晶圆接合至所述第二晶圆的背侧，其中，所述第三晶圆包括与所述MEMS器件区对准的空腔凹槽。
根据本发明的一个实施例，其中，所述凹槽的基本垂直的侧壁位于第一平面上，所述第一平面与所述第一晶圆的前侧成介于87度和93度之间的范围内的第一角度；以及其中，所述凹槽的锥形侧壁位于第二平面上，所述第二平面与所述第一晶圆的前侧成介于60度和88度之间的范围内的第二角度；其中，在所述第一晶圆的前侧和所述基本垂直的侧壁的与所述锥形侧壁相接的位置之间测量的基本垂直的侧壁高度在介于30微米和200微米之间的范围内，以及其中，在所述位置和所述第一晶圆的背侧之间测量的锥形侧壁高度在介于10微米和50微米之间的范围内。
根据本发明的一个实施例，其中，所述锥形化蚀刻包括氢氟酸蚀刻。
根据本发明的一个实施例，方法还包括：在实施所述Bosch蚀刻之前，图案化所述第一晶圆的前侧上方的掩模并且形成浅沟槽，所述浅沟槽的沟槽侧壁对应于所述掩模的侧壁并且以第一距离间隔开；将所述掩模的侧壁向回拉以提供改进的掩模，所述改进的掩模的侧壁以第二距离间隔开，所述第二距离大于所述第一距离；以及利用位于适当的位置的改进的掩模，进行Bosch蚀刻增加所述凹槽的深度以提供所述凹槽的锥形下部侧壁。
根据本发明的一个实施例，方法还包括：在所述Bosch蚀刻之后，将所述改进的掩模的侧壁向回拉以提供二次改进的掩模，所述二次改进的掩模的侧壁以第三距离间隔开，所述第三距离大于所述第二距离；以及利用位于适当的位置的二次改进的掩模，进行所述锥形化蚀刻以提供下部凹槽侧壁和上部凹槽侧壁，所述下部凹槽侧壁从所述基本垂直的侧壁的下部向内锥形化，所述上部凹槽侧壁从所述基本垂直的侧壁的上部向外张开。
上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中他们可以做出多种变化、替换以及改变。

Claims (20)

1.一种集成电路IC器件，包括：
第一衬底，具有前侧和背侧，其中，所述背侧包括延伸至所述第一衬底内的第一空腔；
介电层，设置在所述第一衬底的背侧上，其中，所述介电层包括对应于所述第一空腔的开口以及远离所述开口横向延伸并且终止于气体入口凹槽处的沟槽；
凹槽，位于所述第一衬底的前侧中，所述凹槽从所述前侧向下延伸至所述介电层，所述凹槽具有邻接下部侧壁的基本垂直的上部侧壁，所述下部侧壁从所述基本垂直的上部侧壁至所述介电层上的围绕所述气体入口凹槽的位置处向内锥形化；以及
共形密封剂层，位于所述第一衬底的前侧上方、沿着所述基本垂直的上部侧壁并且沿着所述下部侧壁、以及气密密封所述气体入口凹槽。
2.根据权利要求1所述的IC器件，其中，所述第一空腔保持第一压力，并且其中，所述第一衬底的背侧还包括：
第二空腔，延伸至所述第一衬底内，其中，所述第二空腔保持第二压力，所述第二压力与所述第一空腔中保持的第一压力不同，其中，所述第二空腔与所述第一空腔隔离，在所述第一衬底的前侧中没有便于接通所述第二空腔的气体入口凹槽。
3.根据权利要求1所述的IC器件，
其中，基本垂直的上部侧壁位于第一平面上，所述第一平面与所述第一衬底的前侧成介于87度和93度之间的范围内的第一角度；以及
其中，下部侧壁位于第二平面上，所述第二平面与所述第一衬底的前侧成介于60度和88度之间的范围内的第二角度。
4.根据权利要求1所述的IC器件，还包括：
上部锥形侧壁，从所述基本垂直的上部侧壁的最接近所述第一衬底的前侧的上部向外锥形化。
5.根据权利要求4所述的IC器件，
其中，基本垂直的上部侧壁位于第一平面上，所述第一平面与所述第一衬底的前侧成介于87度和93度之间的范围内的第一角度；
其中，下部侧壁位于第二平面上，所述第二平面与所述第一衬底的前侧成介于60度和88度之间的范围内的第二角度；以及
其中，上部锥形侧壁位于第三平面上，所述第三平面与所述第一衬底的前侧成介于60度和88度之间的范围内的第三角度。
6.根据权利要求5所述的IC器件，其中，所述第二角度和所述第三角度不同。
7.根据权利要求5所述的IC器件，其中，所述第二角度和所述第三角度相等。
8.根据权利要求1所述的IC器件，
其中，所述基本垂直的上部侧壁的在所述第一衬底的前侧和所述基本垂直的上部侧壁的邻接锥形侧壁的位置之间测量的高度在介于30微米和200微米之间的范围内，以及
其中，所述锥形侧壁的在所述位置和所述第一衬底的背侧之间测量的高度在介于10微米和50微米之间的范围内。
9.根据权利要求1所述的IC器件：
其中，所述共形密封剂层是共形氧化物层，并且还包括：
共形铝层，设置在所述共形氧化物层上方的凹槽中。
10.根据权利要求1所述的IC器件，还包括：
第二衬底，接合至所述第一衬底上的介电层的背侧，从而使得所述第二衬底的前侧覆盖所述气体入口凹槽，并且使得所述第二衬底的MEMS器件区与所述第一空腔对准；以及
第三衬底，接合至所述第二衬底的背侧，其中，所述第三衬底包括与所述MEMS器件区对准的第三空腔。
11.一种集成电路器件，包括：
CMOS管芯，包括CMOS衬底；
MEMS管芯，包括MEMS衬底并且接合至所述CMOS管芯；
覆盖结构，包括覆盖衬底和位于所述覆盖结构的下侧上的介电层，其中，所述介电层包括第一空腔和第二空腔以及从所述第一空腔横向延伸的气体入口凹槽，所述覆盖结构的介电层接合至所述MEMS管芯的上表面；
凹槽，具有基本垂直的侧壁，所述基本垂直的侧壁从位于所述气体入口凹槽上方的覆盖结构的上表面向下延伸并且与下部侧壁相接，所述下部侧壁从所述基本垂直的侧壁向内锥形化，其中，所述下部侧壁向下延伸至所述介电层的上表面；以及
共形氧化物层，位于所述覆盖结构的上表面上方、沿着所述基本垂直的侧壁并且沿着所述下部侧壁，其中，所述共形氧化物层气密密封所述气体入口凹槽和所述第一空腔，并且使所述第一空腔气密地保持第一压力，所述第一压力与所述第二空腔中保持的第二压力不同。
12.根据权利要求11所述的器件，其中，所述凹槽包括：
下部锥形侧壁，从所述基本垂直的侧壁的下部向内锥形化；以及
上部锥形侧壁，从所述基本垂直的侧壁的上部向外张开。
13.一种形成集成电路IC器件的方法，所述方法包括：
接收具有前侧和背侧的第一晶圆，其中，在所述第一晶圆的背侧上设置介电层；
在所述介电层中形成气体入口凹槽；
形成第一空腔凹槽和第二空腔凹槽，所述第一空腔凹槽和所述第二空腔凹槽延伸穿过所述介电层并且延伸至所述第一晶圆内，其中，所述第一空腔凹槽形成为邻接所述气体入口凹槽，并且所述第二空腔凹槽与所述气体入口凹槽隔离；
接收具有前侧和背侧的第二晶圆；
将所述第二晶圆的前侧接合至所述第一晶圆的背侧，从而使得所述第二晶圆的第一MEMS器件区和第二MEMS器件区分别与所述第一空腔凹槽和所述第二空腔凹槽对准；
在所述第一晶圆和所述第二晶圆接合在一起之后，对所述第一晶圆的前侧实施Bosch蚀刻以在所述气体入口凹槽上方形成凹槽，其中，所述凹槽展示出在所述气体入口凹槽上方的第一晶圆内终止的下表面并且展示出设置在所述气体入口凹槽的相对两侧上的基本垂直的侧壁；以及
实施锥形化蚀刻以增加所述凹槽的深度并且暴露所述气体入口凹槽，其中，所述锥形化蚀刻产生下部凹槽侧壁，所述下部凹槽侧壁从所述基本垂直的侧壁至所述介电层上的位于所述气体入口凹槽的相对两侧上的位置处向内锥形化。
14.根据权利要求13所述的方法，还包括：
在所述第一晶圆的前侧上方、沿着所述基本垂直的侧壁并且沿着所述下部凹槽侧壁形成共形层以气密密封所述气体入口凹槽并且从而密封所述第一空腔。
15.根据权利要求14所述的方法，其中，将所述第一晶圆和所述第二晶圆接合使所述第一空腔和所述第二空腔密封在初始压力下，并且其中，形成所述共形层将所述第一空腔重新密封在与所述初始压力不同的随后压力下，同时所述第二空腔保持在所述初始压力下。
16.根据权利要求14所述的方法，还包括：
将第三晶圆接合至所述第二晶圆的背侧，其中，所述第三晶圆包括与所述MEMS器件区对准的空腔凹槽。
17.根据权利要求13所述的方法，
其中，所述凹槽的基本垂直的侧壁位于第一平面上，所述第一平面与所述第一晶圆的前侧成介于87度和93度之间的范围内的第一角度；以及
其中，所述凹槽的锥形侧壁位于第二平面上，所述第二平面与所述第一晶圆的前侧成介于60度和88度之间的范围内的第二角度；
其中，在所述第一晶圆的前侧和所述基本垂直的侧壁的与所述锥形侧壁相接的位置之间测量的基本垂直的侧壁高度在介于30微米和200微米之间的范围内，以及
其中，在所述位置和所述第一晶圆的背侧之间测量的锥形侧壁高度在介于10微米和50微米之间的范围内。
18.根据权利要求13所述的方法，其中，所述锥形化蚀刻包括氢氟酸蚀刻。
19.根据权利要求13所述的方法，还包括：
在实施所述Bosch蚀刻之前，图案化所述第一晶圆的前侧上方的掩模并且形成浅沟槽，所述浅沟槽的沟槽侧壁对应于所述掩模的侧壁并且以第一距离间隔开；
将所述掩模的侧壁向回拉以提供改进的掩模，所述改进的掩模的侧壁以第二距离间隔开，所述第二距离大于所述第一距离；以及
利用位于适当的位置的改进的掩模，进行Bosch蚀刻增加所述凹槽的深度以提供所述凹槽的锥形下部侧壁。
20.根据权利要求19所述的方法，还包括：
在所述Bosch蚀刻之后，将所述改进的掩模的侧壁向回拉以提供二次改进的掩模，所述二次改进的掩模的侧壁以第三距离间隔开，所述第三距离大于所述第二距离；以及
利用位于适当的位置的二次改进的掩模，进行所述锥形化蚀刻以提供下部凹槽侧壁和上部凹槽侧壁，所述下部凹槽侧壁从所述基本垂直的侧壁的下部向内锥形化，所述上部凹槽侧壁从所述基本垂直的侧壁的上部向外张开。
CN201510849489.4A 2015-05-15 2015-11-27 用于mems器件中的气密密封的具有锥形侧壁的凹槽 Active CN106145025B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/713,287 US9567207B2 (en) 2015-05-15 2015-05-15 Recess with tapered sidewalls for hermetic seal in MEMS devices
US14/713,287 2015-05-15

Publications (2)

Publication Number Publication Date
CN106145025A CN106145025A (zh) 2016-11-23
CN106145025B true CN106145025B (zh) 2018-08-28

Family

ID=57276677

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510849489.4A Active CN106145025B (zh) 2015-05-15 2015-11-27 用于mems器件中的气密密封的具有锥形侧壁的凹槽

Country Status (2)

Country Link
US (1) US9567207B2 (zh)
CN (1) CN106145025B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9540230B2 (en) * 2011-06-27 2017-01-10 Invensense, Inc. Methods for CMOS-MEMS integrated devices with multiple sealed cavities maintained at various pressures
US9738516B2 (en) * 2015-04-29 2017-08-22 Taiwan Semiconductor Manufacturing Co., Ltd. Structure to reduce backside silicon damage
US10233076B2 (en) * 2015-05-20 2019-03-19 uBeam Inc. Transducer array subdicing
US9796580B2 (en) 2015-06-12 2017-10-24 Invensense, Inc. CMOS-MEMS-CMOS platform
US9731961B2 (en) * 2015-07-10 2017-08-15 Invensense, Inc. MEMS-CMOS-MEMS platform
US10554153B2 (en) * 2016-06-17 2020-02-04 Globalfoundries Singapore Pte. Ltd. MEMS device for harvesting sound energy and methods for fabricating same
WO2018125142A1 (en) * 2016-12-29 2018-07-05 Intel Corporation Protection layers for magnetic tunnel junctions
CN107235468A (zh) * 2017-05-22 2017-10-10 苏州敏芯微电子技术股份有限公司 一种微机电系统器件及其制造方法
US10923525B2 (en) 2017-07-12 2021-02-16 Meridian Innovation Pte Ltd CMOS cap for MEMS devices
US10403674B2 (en) * 2017-07-12 2019-09-03 Meridian Innovation Pte Ltd Scalable thermoelectric-based infrared detector
US11309352B2 (en) * 2018-03-01 2022-04-19 Qualcomm Incorporated Integrated acoustic filter on complementary metal oxide semiconductor (CMOS) die
US10766763B2 (en) 2018-09-28 2020-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. Sidewall stopper for MEMS device
JP2020122740A (ja) * 2019-01-31 2020-08-13 セイコーエプソン株式会社 構造体形成方法およびデバイス
CN113767063A (zh) 2019-04-01 2021-12-07 迈瑞迪创新科技有限公司 互补金属氧化物-半导体和mems传感器的异质集成
US10961114B2 (en) * 2019-05-30 2021-03-30 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method for the same
US11198606B2 (en) * 2019-09-23 2021-12-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure for microelectromechanical systems (MEMS) devices to control pressure at high temperature
TWI695581B (zh) 2019-11-28 2020-06-01 財團法人工業技術研究院 切換式相移器
US11939212B2 (en) 2019-12-23 2024-03-26 Industrial Technology Research Institute MEMS device, manufacturing method of the same, and integrated MEMS module using the same
US11365117B2 (en) 2019-12-23 2022-06-21 Industrial Technology Research Institute MEMS device and manufacturing method of the same
US11180363B2 (en) * 2020-02-07 2021-11-23 Taiwan Semiconductor Manufacturing Company Limited Outgassing material coated cavity for a micro-electro mechanical system device and methods for forming the same
FR3108462B1 (fr) * 2020-03-23 2022-08-26 Commissariat Energie Atomique Microphone microelectromecanique a encombrement reduit
CN116364699B (zh) * 2023-06-01 2023-08-25 绍兴中芯集成电路制造股份有限公司 偏移检测结构及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101016148A (zh) * 2006-02-07 2007-08-15 万长风 一种芯片级腔体密闭封装方法及封装结构
US7980828B1 (en) * 2007-04-25 2011-07-19 Sandia Corporation Microelectromechanical pump utilizing porous silicon
CN103241702A (zh) * 2012-02-09 2013-08-14 精工爱普生株式会社 电子器件及其制造方法、以及电子设备

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070158826A1 (en) * 2005-12-27 2007-07-12 Yamaha Corporation Semiconductor device
US7811924B2 (en) * 2008-06-16 2010-10-12 Applied Materials, Inc. Air gap formation and integration using a patterning cap
US8889451B2 (en) * 2012-02-21 2014-11-18 Freescale Semiconductor, Inc. MEMS pressure transducer assembly and method of packaging same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101016148A (zh) * 2006-02-07 2007-08-15 万长风 一种芯片级腔体密闭封装方法及封装结构
US7980828B1 (en) * 2007-04-25 2011-07-19 Sandia Corporation Microelectromechanical pump utilizing porous silicon
CN103241702A (zh) * 2012-02-09 2013-08-14 精工爱普生株式会社 电子器件及其制造方法、以及电子设备

Also Published As

Publication number Publication date
US9567207B2 (en) 2017-02-14
US20160332867A1 (en) 2016-11-17
CN106145025A (zh) 2016-11-23

Similar Documents

Publication Publication Date Title
CN106145025B (zh) 用于mems器件中的气密密封的具有锥形侧壁的凹槽
US9029212B2 (en) MEMS pressure sensors and fabrication method thereof
US9731962B2 (en) MEMS device and fabrication method
CN103922271B (zh) 梳状mems器件和制作梳状mems器件的方法
US9221676B2 (en) Internal electrical contact for enclosed MEMS devices
US9738508B2 (en) MEMS capacitive pressure sensors
US6458615B1 (en) Method of fabricating micromachined structures and devices formed therefrom
US9938134B2 (en) Getter electrode to improve vacuum level in a microelectromechanical systems (MEMS) device
US9975757B2 (en) Wafer Level Hermetic Seal Process for microelectromechanical systems (MEMS) devices
CN109641741B (zh) 用于制造微机械传感器的方法
US9944516B2 (en) High aspect ratio etch without upper widening
US9114978B2 (en) Method for manufacturing a component having an electrical through-connection
US9840410B2 (en) Micromechanical component
US12043537B2 (en) Method of manufacturing a microelectromechanical systems (MEMS) device
CN103288043B (zh) 高纵横比mems器件及其形成方法
US10683204B2 (en) Semiconductor arrangement and formation thereof
CN103229290B (zh) 薄芯片在载体衬底上的低共熔压焊
CN108341395A (zh) 一种mems器件的制作方法
TW202135328A (zh) 半導體元件及其形成方法
US10633247B2 (en) Semiconductor device and manufacture thereof
CN106018880A (zh) 一种含有自检测功能的面内电容式加速度传感器及其制造方法
CN106348245B (zh) 一种mems器件及其制备方法、电子装置
CN117897036A (zh) 一种半导体器件及其制造方法
ES2545685A1 (es) Dispositivo multiplicador de electrones micromecanizado y para detección de partículas ionizantes,sistema de detección de partículas ionizantes y método de fabricación del dispositivo

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant