CN106132568A - Cmut设备及制造方法 - Google Patents

Cmut设备及制造方法 Download PDF

Info

Publication number
CN106132568A
CN106132568A CN201580015010.5A CN201580015010A CN106132568A CN 106132568 A CN106132568 A CN 106132568A CN 201580015010 A CN201580015010 A CN 201580015010A CN 106132568 A CN106132568 A CN 106132568A
Authority
CN
China
Prior art keywords
dielectric layer
area
layer stack
substrate
equipment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580015010.5A
Other languages
English (en)
Other versions
CN106132568B (zh
Inventor
R·毛奇斯措克
B·马赛利斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN106132568A publication Critical patent/CN106132568A/zh
Application granted granted Critical
Publication of CN106132568B publication Critical patent/CN106132568B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B06—GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
    • B06B—METHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
    • B06B1/00—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency
    • B06B1/02—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy
    • B06B1/0292—Electrostatic transducers, e.g. electret-type
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00388—Etch mask forming
    • B81C1/00428—Etch mask forming processes not provided for in groups B81C1/00396 - B81C1/0042
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00444—Surface micromachining, i.e. structuring layers on the substrate
    • B81C1/00468—Releasing structures
    • B81C1/00476—Releasing structures removing a sacrificial layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00523—Etching material
    • B81C1/00547—Etching processes not provided for in groups B81C1/00531 - B81C1/00539

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mechanical Engineering (AREA)
  • Transducers For Ultrasonic Waves (AREA)
  • Micromachines (AREA)

Abstract

公开了一种制造设备(1)的方法，所述设备包括在衬底(30)上的第一区域(10)中的多个微机械超声换能器单元(100)以及在所述衬底上的第二区域(20)中的多个互连部(200)，所述方法包括在所述衬底上形成介电层堆叠(11、13、15、17)，所述介电层堆叠定义在所述第一区域中的所述微机械超声换能器的相应的膜；通过部分地蚀刻掉所述第二区域中的介电层堆叠来降低所述第二区域中的介电层堆叠的厚度；在所述介电层堆叠的降低厚度的部分中蚀刻多个沟槽(22)，所述沟槽中的每个沟槽使所述第二区域中的导电接触部(210)暴露；并且利用导电材料填充所述沟槽。还公开了一种根据该方法制造的设备和一种包括所述设备的装置。

Description

CMUT设备及制造方法
技术领域
本发明涉及一种制造包括多个CMUT单元和多个互连部的CMUT设备的方法。
本发明还涉及一种包括多个CMUT单元和多个互连部的CMUT设备。
背景技术
电容性微机械超声换能器(CMUT)设备正快速地获得普及作为诸如成像装置的一系列感测装置中的传感器。这是因为CMUT设备能够提供极好的带宽和声阻抗特性，使得它们在例如压电换能器上是优选的。
CMUT膜的振动能够通过应用压力(例如，使用超声)来触发或者能够电气地感生。对CMUT设备的电气连接，常常借助于集成电路(IC)(诸如专用集成电路(ASIC))，促进设备的传输模式和接收模式两者。在接收模式中，膜位置的改变引起能够被电子地寄存的电容的改变。在传输模式中，应用电气信号引起膜的振动。
CMUT设备一般利用所施加的偏置电压来操作。CMUT能够以所谓的崩塌模式进行操作，其中，所施加的偏置电压增加到崩塌电压之上以约束膜和限制其抵靠衬底的部分。通过膜的材料和物理性质(诸如硬度以及腔的大小)表征CMUT设备的操作频率。CMUT设备的偏置电压和应用还影响操作模式。CMUT设备常常被用在用于超声成像应用以及其中CMUT设备被用于检测流体或空气压力的其他应用的装置中。压力引起膜的偏移，其被电子地感测为电容的改变。然后，能够导出压力读数。
图1示意性描绘了顶视图，并且图2示意性描绘了沿着常规CMUT设备1的图1中的线A-A'的截面。CMUT设备包括设备1的CMUT区域10中的多个CMUT单元100和多个互连部200，所述多个互连部可以包括设备1的互连区域20中的路由线205。通过图2中的垂直虚线指示CMUT区域10与互连区域20之间的边界。互连部200通常提供对导电接触部210(诸如CMUT设备1内的结合盘)的互连。这样的导电接触部可以提供对外部世界的连接或者可以被用于促进CMUT设备1的不同元件之间(例如，在不同的CMUT单元100之间、在CMUT单元100与信号处理元件之间等)的互连。
每个CMUT单元100通常包括通过腔130与第二电极120分离的第一电极110。第二电极120通常被嵌入在由一个或多个电绝缘或介电层制成的膜140中。在一些设计中，第二电极120被嵌入在膜140中，即被夹在离腔130的相对薄的介电层部分142与相对厚的介电层部分144之间，以在包括第二电极120的膜140朝向第一电极110变形时，防止第一电极110与第二电极120之间的短路。
常规CMUT设计具有大约1-2微米的膜140层厚度，其能够利用诸如等离子增强化学气相沉积(PECVD)的常见制造方法来处理。然而，在要求CMUT单元100以低频率操作的情况下，膜直径D可能需要超过100微米，其能够导致膜140的厚度变得大于3微米。因此，在导电接触部210(例如，结合盘)的顶部上的互连区域20中的介电层堆叠的总厚度可以超过6微米。例如，当在其上CMUT单元100包括平面化和/或封装层的衬底30与导电接触部210(例如，结合盘)形成在这些附加层(例如，在金属堆叠的顶部金属层中)的下方时，该总厚度可以进一步增加。这样的附加层能够将另一2-3微米添加到介电层堆叠的总厚度。
为了实现对CMUT和ASIC电极的电气连接，导电接触部210被提供在CMUT设备1的互连区域20中，该区域例如可以定位在管芯的周边处。导电接触部210通常由例如金属(诸如铝)的导电材料制成，并且初始地由介电层堆叠的电绝缘层覆盖。为了允许对导电接触部210的电气连接，导电接触部210通常在CMUT制造的最后阶段之一中蚀刻打开以形成沟槽22，该沟槽22随后填塞(lined)或填充金属互连部200。
然而，如果覆盖导电接触部210的介电层堆叠的总厚度变得过大，即，超过2微米，则CMUT设备1的互连区域20中的导电接触部210中的开口会变得具挑战性。这通常要求所要求的蚀刻时间的增加以便蚀刻通过这样的厚介电层。然而，最大可允许蚀刻时间可以由选择性进行限制并且抵抗消耗问题。这些冲突的要求可能使得不可能以常规方式利用厚膜层140制造CMUT设备1。
另一挑战在于，如果金属互连部200的纵横比(即，高度H关于宽度W)变为不利的，则导电接触部210与厚金属互连部200的金属化可能变为挑战。如果金属互连部200被用于I/O路由，则这是尤其重要的，因为这样的路由需要携带高电流，并且因此需要利用相对厚的金属互连部200实施以降低电阻率。对于这样的I/O路由而言，导电接触部210和金属互连部200要求彼此之间的低阻电气连接。因此，这要求其中金属互连部将形成以有效地填塞或填充金属的沟槽。然而，这样的有效的填塞或填充对于具有陡峭并且深的侧壁(即，具有高纵横比)的沟槽而言会是具挑战性的。
因此，满足设计规格的CMUT设备的制造是不一般的活动。为了获得成本效益的设备，例如期望以现有制造技术制造CMUT设备。CMOS是这样的技术的非限制性范例。US8309428 B2例如公开了一种这样的设备的CMOS制造方法。
然而，从以这样的技术制造的晶圆获得可接受的CMUT设备的高产量被证明是困难的，特别是当个体CMUT单元具有相对大的直径(诸如超过100微米的直径)时，其例如在CMUT设备要在低频模式中进行操作时被要求。
发明内容
本发明试图提供一种制造包括多个CMUT单元和多个互连部的CMUT设备的方法，其能够以良好的产量生产这样的CMUT设备。
本发明还试图提供这样的CMUT设备。
根据一方面，提供了一种制造设备的方法，所述设备包括在衬底上的第一区域中的多个微机械超声换能器单元以及在所述衬底上的第二区域中的多个互连部，所述方法包括在所述衬底上形成介电层堆叠，所述介电层堆叠定义所述第一区域中的所述微机械超声换能器的相应的膜；通过部分地蚀刻掉所述第二区域中的所述介电层堆叠来降低所述第二区域中的所述介电层堆叠的厚度；在所述介电层堆叠的降低厚度的部分中蚀刻多个沟槽，所述沟槽中的每个沟槽使所述第二区域中的导电接触部暴露；并且将所述沟槽填塞或填充导电材料。
通过在通过所述介电层堆叠的该区段对所述导电接触部(诸如结合盘)的互连部的形成之前降低第二区域上的介电层堆叠的高度，来降低其中将形成互连部的沟槽的纵横比(H/W)，从而减轻关于有效地利用所述导电材料填充这些沟槽的问题。因此，这改进了互连部的质量，即，避免了仅作为所述沟槽的部分填塞或填充的结果的互连部的电阻增加，并且因此改进了归因于由于不足够质量的互连部而数个设备必须被拒绝的事实的所述制造过程的产量。
可以以任何适合的方式执行其中降低所述第二区域中的介电层堆叠的厚度的蚀刻步骤，诸如通过将抗蚀剂层沉积在通过光刻掩模对所述抗蚀剂层进行显影(develop)的介电层堆叠上并且从所述第二区域移除所述抗蚀剂，以由于所述第一区域上的抗蚀剂保护而在不影响所述第一区域的情况下促进对所述第二区域的部分的选择性移除。
备选地，降低所述第二区域中的介电层堆叠的厚度的步骤可以包括将硬掩模(例如，金属层)沉积在所述介电层堆叠上并且将所述硬掩模进行图案化以使所述第二区域暴露。
为了改进对其中从所述第二区域部分地移除所述介电层堆叠的蚀刻步骤的控制，在所述衬底上形成介电层的步骤还可以包括形成所述第二区域中的所述堆叠中的蚀刻停止层；并且部分地蚀刻掉所述第二区域中的介电层堆叠的步骤可以包括在所述蚀刻停止层上终止蚀刻步骤。
所述蚀刻停止层可以在蚀刻所述多个沟槽之前被移除，例如以进一步降低待形成的所述沟槽的纵横比。
在示例实施例中，所述CMUT单元可以通过以下各项形成：在所述衬底上的所述第一区域中形成多个第一电极；在所述第一电极的每个第一电极上形成牺牲材料层部分；在所述牺牲材料层部分上形成介电层堆叠的第一介电层；在所述牺牲材料层部分中的每个牺牲材料层部分上形成第一介电层上的相应的第二电极；通过所述介电层堆叠中的至少一个另外的介电层覆盖所得到的结构；在所述第一介电层和所述至少一个另外的介电层中创建多个开口，每个开口提供对所述牺牲材料部分之一的访问；通过所述开口移除所述牺牲材料部分；并且形成所述第一介电层上的所述介电层堆叠上的至少第二另外的介电层，所述第二另外的介电层密封所述开口。
形成所述多个第一电极的步骤可以包括将第一金属层沉积在所述衬底上并且对所述第一金属层进行图案化，所述图案化的步骤还包括形成所述第二区域中的导电接触部。
形成所述第二电极的步骤可以包括将第二金属层沉积在所述第一介电层上并且对所述第二金属层进行图案化，所述图案化的步骤还包括形成所述第二区域中的导电接触部。
所述衬底可以承载平面化堆叠和钝化堆叠中的至少一个，其中，所述导电接触被定位在所述平面化堆叠和/或钝化堆叠的下方。
每个膜可以具有至少100微米的直径，使得CMUT单元适于以低频使用。在该实施例中，如由所述介电层堆叠的部分定义的每个膜优选具有至少3微米的厚度。
根据另一方面，提供了一种设备，其包括在衬底上的第一区域中的多个微机械超声换能器单元，以及在所述衬底上的第二区域中的多个互连部，其用于提供对所述衬底上的相应的结合盘的连接，所述设备还包括定义在所述第一区域中的所述微机械超声换能器单元的相应的膜的衬底上的介电层堆叠，其中，所述多个互连部延伸通过所述第二区域中的介电层堆叠，从所述第二区域移除所述介电层堆叠的部分，使得所述介电层堆叠具有在所述第二区域中所述堆叠凹进在其中的阶梯形剖面。
如先前所解释的，对具有所述介电层堆叠中的阶梯形剖面的这样的设备的提供(即，所述介电层堆叠具有包括所述互部连的所述第二区域中的降低的厚度)促进归因于其中形成所述互连部的沟槽的降低的纵横比的足够质量的互连部的生成。这改进了设备制造过程的产量并且降低了个体的设备的成本。
在实施例中，在所述第二区域中使所述堆叠凹进至少2微米以显著地降低所述沟槽的纵横比。
所述膜中的每个膜可以具有至少100微米的直径并且任选具有至少3微米的厚度以便促进所述设备在低频处的使用。
所述第二区域可以是所述设备的外周区域，例如，晶圆或管芯的外周区域，该外周区域包络所述第一区域。
在示例实施例中，每个微机械超声换能器单元包括通过腔与第二电极分离的第一电极，并且其中，每个第二电极被嵌入在所述膜中，使得所述第二电极通过所述介电层堆叠的第一介电层与所述腔分离，并且所述膜还包括在所述第二电极上的介电层堆叠的至少一个另外的介电层，其中，所述至少一个另外的介电层比所述第一介电层厚。已经发现，该布置产生具有在所述腔的所述释放期间对屈曲有抵抗力的膜的CMUT单元，从而进一步改进制造过程的产量并且因此降低设备的成本。
根据又一方面，提供了一种包括根据本发明的实施例的设备的装置。这样的装置可以例如是超声成像设备或压力感测设备。
附图说明
参考附图更为详细地并且以非限制性范例的方式描述了本发明的实施例，在附图中：
图1示意性描绘了现有技术CMUT设备的顶视图；
图2示意性描绘了沿着图1中的线A-A'的现有技术CMUT设备的截面；
图3示意性描绘了根据本发明的实施例的CMUT设备的截面；
图4示意性描绘了根据本发明的备选实施例的CMUT设备的各方面的截面；并且
图5示意性描绘了根据本发明的实施例的制造CMUT设备的方法。
具体实施方式
应当理解，附图仅是示意性的并且未按比例绘制。还应当理解，相同附图标记贯穿附图被用于指示相同或相似的部分。
在其中描述分层结构的本申请的描述和权利要求的上下文中，应当理解，在第一层被描述为在第二层上或之上的情况下，这旨在包括其中第一层直接在第二层上(即，与第二层接触)的实施例以及其中一个或多个中间层存在于第一层与第二层之间的实施例。类似地，在本申请描述制造这样的分层结构的方法的情况下，应当理解，第一层形成在第二层上或之上的情况下，这可以意指第一层直接形成在第二层上或之上(即，与其接触)或者可以意指一个或多个中间层在其上或之上的第一层的形成之前形成在第二层上。
图3示意性描绘了包括根据本发明的实施例的多个CMUT单元100的设备1的截面，其中，如图2中所示的现有技术设备已经更改如下。与图2中所示的现有技术设备相比较，本发明的设备1包括阶梯式介电层堆叠。阶梯式介电层堆叠包括两个阶梯；介电层堆叠的第一区域10中的上阶梯和介电层堆叠的第二区域20中的下阶梯。第一区域10对应于其中定位各种CMUT单元100的膜140的区域并且第二区域20对应于其中定位导电接触部210(诸如结合盘)的互连部200的区域。第一区域10将还被称为CMUT区域，并且第二区域20将还被称为互连区域。
第二区域20中的介电层堆叠的部分移除将第二区域20中的介电层堆叠的高度降低为高度H'。因此，沟槽22中的互连部200的纵横比降低到H’/W。在至少一些实施例中，H'小于H至少2微米(例如，大约3微米)，其中，H是介电层堆叠的最大厚度，如例如图2中所示的。因此，这促进通过区域20中的介电层堆叠对沟槽22的更为有效的填塞或填充，其使导电接触部210(诸如接合盘)与适合的金属暴露以形成互连部200。因此，这些沟槽的降低的纵横比促进具有极好的导电性质的互连部200的形成并且降低遭受通过对这些沟槽22的仅部分填塞或填充引起的高电阻率的互连部200的形成的风险。因此，在不使归因于起因于这样的相对厚CMUT膜140的增加的纵横比的互连部200的形成复杂化的情况下，这促进具有相对高厚度(例如，超过3微米的厚度)的CMUT膜140的形成。
对此，应当注意，互连部200可以提供任何适合的互连。这样的互连的非限制性范例包括将外部接触部提供到CMUT单元100或者提供到衬底10中或衬底上的另一电路，在这种情况下，导电接触部210可以被实施为结合盘、一个或多个CMUT单元100与一个或多个外部结合盘之间的I/O路由连接、对其他CMUT单元或者对CMUT单元100下方的衬底30上的金属化堆叠的金属层的I/O路由连接等。
在图3中，导电接触部210被示为形成例如通过对沉积的金属化层进行图案化已经从其形成CMUT单元100的第一电极110的金属化层的部分，如稍后更详细解释的。然而，应当理解，导电接触部210的该位置仅仅是非限制性范例的方式。导电接触部210可以被定位在任何适合的位置中，在图4中示出了其数个非限制性范例，其示意性描绘了其中在不同的适合的位置示出导电接触部210、210'和210”的设备1的区段的截面。每个导电接触部被连接到相应的互连部200、200'和200”。
如先前所解释的，导电接触部210可以在第一电极110的金属化层中形成。然而，在第二电极120的金属化层中形成导电接触部210'或者在由衬底30承载的层堆叠35下方的金属化堆叠(未示出)的上金属化层中形成导电接触部210”是同样可行的。层堆叠35可以是在衬底30中以及在衬底30上形成的IC(诸如ASIC)的钝化堆叠和/或平面化堆叠。应当注意，在一些实施例中，可以由子沟槽形成使相应的导电接触部210、210'和210”暴露的沟槽。特别地，在设备的钝化和/或平面化堆叠下方的导电接触部210”的情况下，互连部200”可以包括在延伸到层堆叠35的沟槽22中形成的第一部分以及例如在延伸通过层堆叠35的分离的处理步骤中形成的第二部分，如下文将更详细解释的。
在导电接触部210、210'被定位在层堆叠35上方的情况下，可以存在通过层堆叠35从这些导电接触部延伸并且将导电接触210、210'部连接到衬底30上的金属化堆叠的其他互连部，如对于本领域的技术人员而言将显而易见的。这样的附加互连例如将允许CMUT单元100生成的信号由衬底30(例如，在衬底30形成ASIC的部分的情况下)上的电路元件(未示出)进行处理。
应当注意，为了避免疑义，导电接触部(例如，结合盘)提供对设备1的各部分(诸如对相应的第一电极110和相应的第二电极120)的接触，使得能够通过芯片上电路或芯片外电路来处理由这些电极所生成的信号。当然，这样的导电接触部的该功能对于技术人员而言是众所周知的，并且仅出于简洁的缘故将不更详细地描述。
图5示意性描绘了包括用于降低CMUT设备的互连区域20的高度的处理步骤的CMUT制造方法的实施例，如上文所解释的。该方法在步骤(a)中继续提供衬底30，衬底30可以是任何适合的衬底，诸如硅衬底、绝缘硅片衬底、硅锗衬底、氮化镓衬底等。基于硅的衬底可以例如用在CMOS制造过程中。衬底30可以包括若干结构，诸如半导体设备、将半导体设备和/或CMUT单元互连的金属化堆叠、金属化堆叠上的钝化堆叠35等。衬底30可以例如是包括其层堆叠35(例如，钝化和/或平面化堆叠)上的CMUT单元100的专用集成电路(ASIC)的衬底，其中，CMUT单元100可以通过金属化堆叠被连接到衬底30上的信号处理电路。这样的衬底30的提供自身是众所周知的并且属于技术人员的常规技术，使得仅出于简洁的缘故将不更详细地讨论适合的衬底30的提供。
第一电极110在衬底30上形成，该电极可以由任何适合的导电材料(例如，金属或金属合金)、掺杂半导体材料(诸如掺杂多晶硅)、(半)导体氧化物等。例如特别有利的是，使用在选择的制造技术中容易可用的金属，因为这要求从成本角度有吸引力的制造流的最小重新设计。例如，在CMOS工艺中，导电材料(诸如Al、W、Cu、Ti、TiN等)以及这样的材料的组合可以被用于形成第一电极110。由于这样的电极的形成自身是众所周知的，因而这出于简洁的缘故将不更详细地解释。
同时，导电接触部210可以在衬底30上形成，其可以由与第一电极110相同的材料制成(例如通过对沉积的金属或金属合金层进行图案化以形成一个或多个第一电极110和一个或多个结合盘)。应当重申，导电接触部210不一定是结合盘而是可以采取任何适合的形状，例如，如果导电接触部210将提供针对(内部)I/O路由目的的接触，如先前所提到的。如果结合盘210将提供在还如图4中所示的不同的层中，例如在衬底30的金属化堆叠(未示出)的顶层中、定义第二电极120的层中，如稍后将更详细解释的等。
第一电极110、(任选的)导电接触部210和衬底30可以随后任选由电绝缘材料层11覆盖。在步骤(b)中示出了这一点。在本申请中，电绝缘层还将被称为介电层。这样的介电层11例如可以被用于使第一电极110与其对电极电绝缘(参见下文)以防止CMUT设备的操作期间的电极之间的短路。另外，介电层11可以被用于在牺牲材料的移除期间防止第一电极11和衬底30损坏以在第一电极110上形成腔。
尽管介电层11被示为覆盖整个衬底表面30，但是提供其中衬底30的仅某些部分连同第一电极110由介电层11覆盖的图案化介电层11同样是可行的。任何适合的介电材料可以被用于对第一电极110和衬底30的保护(例如，选自氮化硅(Si3N4)、二氧化硅(SiO2)等的一种或多种材料，但是应当强调，适合的介电材料并不限于这些范例材料。由于可以以任何适合的方式(例如，使用诸如CVD和PECVD的适合的沉积技术)形成这样的介电层11，因而其形成出于简洁的缘故将不更详细地解释。
在步骤(c)中，例如通过适合的沉积技术在介电层11上形成牺牲材料。牺牲材料被图案化以形成由其形成腔的第一部分12并且还可以包括充当通过其移除牺牲材料的通道的第二部分12'。
对应于待形成的腔的间隙高度的牺牲材料的第一部分12和第二部分12'的高度通常在100-1000nm的范围内，但是应当理解，还可以预期该范围之外的值。
在实施例中，第一部分12被沉积为如第二部分12'的具有若干齿状突起的圆形部分，例如这样的突起中的2-8。在步骤(c')中示出这样的牺牲材料部分的顶视图，其中，仅以非限制性范例的方式示出这样的突起中的四个。齿状的第二部分12'通常被用作待形成的膜外部的腔接入平台，通过其对第一部分12的接入可以被提供用于打开或释放腔。应当理解，第一部分12和第二部分12'通常形成为与向齿状的第二部分12'之间的衬底延伸的待形成的膜相同的厚度或高度。在本申请的各附图中，第二部分12'被示为具有不同的厚度，以便指示这一方面，即，CMUT设备的膜向齿状的第二部分12'之间的衬底延伸的方面。这不应当被理解为实际上具有不同的厚度的第一部分12和第二部分12'。
原则上，可以使用任何适合的牺牲材料，但是对于设备性能原因而言，使用在后续蚀刻步骤中能够有效地移除的牺牲材料是优选的。例如，可以预期金属(诸如Al、Cr和Mo)或非金属(诸如非晶硅或二氧化硅)的使用。诸如Al、非晶硅和二氧化硅的材料例如在CMOS工艺中是容易可用的，并且在这些材料中，能够通过蚀刻特别有效地移除Al。可以以任何适合的方式(例如，使用适合的沉积和图案化技术)形成图案化牺牲材料并且其形成出于简洁的缘故将不更详细地解释。
应当理解，第一部分12的直径定义待形成的CMUT设备的腔的直径。在实施例中，在20-500微米的范围内(更优选地在50-300微米的范围内)选择直径，但是应当理解，还可以预期更大的直径，例如达到1000微米的直径。
在步骤(d)中，待形成的膜的第一介电层13沉积在牺牲材料的第一部分12和第二部分12'以及介电层11的裸露部分上。由于第一介电层13和介电层11两者暴露于蚀刻配方也用于移除介电层，因而第一介电层13和介电层11可以具有相同材料，但是当然相应地针对第一介电层120和介电层11使用不同的材料也是似合理的。在实施例中，第一介电层13和介电层11每个包括由任何适合的介电材料形成的至少一个层，诸如氧化硅层(例如SiO2)、氮化硅层(例如，Si3N4)等。许多其他适合的介电层材料对于技术人员而言将是显而易见的。第一介电层13可以被形成为层堆叠，例如，氧化物-氮化物堆叠或氧化物-氮化物-氧化物堆叠。类似地，介电层11可以被形成为这样的堆叠。应当重申，任何适合的介电材料可以被用于介电层11和第一介电层13。
在第一介电层13的形成之后，蚀刻停止层14可以形成在结合盘210上的互连区域20中以促进互连区域20中的介电堆叠的厚度的降低，如稍后将更详细地解释的。可以选择任何适合的蚀刻停止材料(诸如氮化硅)或适合的金属。如对于技术人员而言将显而易见的，优选能够相对于制造过程中的稍后的阶段处的下面的第一介电层13选择性地移除蚀刻停止层。如果蚀刻停止层14必须在稍后的阶段处移除，则因此应当针对在不显著影响下面的第一介电层13的情况下选择性地移除蚀刻停止层14选择材料。
蚀刻停止层14的目的是提供在结合盘210上的明确定义的点，在所述点处，能够终止降低对互连区域20中的介电堆叠的厚度的蚀刻过程，以便降低互连区域20中的介电堆叠的厚度，从而降低互连部200的纵横比(H/W)，如先前所解释的。这将在下文中更详细地解释。然而，应当理解，介电堆叠中的蚀刻停止层14的位置能够变化，即，蚀刻停止层14不一定必须形成在第一介电层13的顶部上，而是可以形成在CMUT设备1的制造过程中的任何适合的中间层上。此外，如果能够提供能够在介电层堆叠的期望层上终止的高度选择性蚀刻过程，则可以省略蚀刻停止层14。例如，可以选取介电层堆叠的中间层之一，使得其也能够充当蚀刻停止层。应当理解，在该场景中，该中间层必须具有与介电层堆叠的其中间重叠层足够不同的组合物，以确保被用于移除该中间层上的介电层堆叠的层的蚀刻配方不影响充当蚀刻停止层的该中间层。
接下来，第二电极120被形成在第一介电层13上，如步骤(e)中所示，使得第二电极120与第一电极110相反取向。第二电极120优选由与第一电极110相同的导电材料形成，但是应当理解，第二电极120和第一电极110备选地可以由不同的材料形成。第二电极120可以例如由任何适合的导电材料(诸如Al、W、Cu、Ti、TiN等)以及这样的材料的组合来形成。可以使用仅出于简洁的缘故未另外解释的众所周知的技术形成第二电极120。第一电极110和第二电极120可以形成为任何适合的厚度(例如，200-700nm厚度)。
在第二电极120的形成之后，该方法继续，如在步骤(f)中所示，其中形成第二介电层15。在任选实施例中，第二介电层15形成为第一厚度t1，其超过第一电极110与第二电极120之间的牺牲材料的第一部分12的厚度，使得在形成腔130时，腔间隙的高度g显著小于厚度t1，即g/t1<<1。优选地，t1≥5g。这确保了在步骤(g)(即，通过出口或孔16的形成以及牺牲材料的第一部分12和第二部分12'的后续移除)中的腔130的释放期间，膜在移除牺牲材料以形成腔130的阶段处在腔释放步骤期间展示极好的膜鲁棒性，为g<<t1。此外，因为在腔130的释放之前形成(例如，沉积)第二介电层15，因而在牺牲材料的存在防止第二介电层15的形成期间形成第一介电层13的时，获得具有极好平面度特征的膜。
牺牲材料的第一部分12和第二部分12'随后通过使用适合的蚀刻配方对出口或孔16的形成来移除(如步骤(g)中所示)，以形成嵌入在CMUT设备的膜140的第一介电层13与第二介电层15之间的第一电极110与第二电极120之间的腔130。针对这样的常规牺牲材料的适合的蚀刻配方自身是众所周知的，并且技术人员将在使用其常用知识选择适当的蚀刻配方中没有困难。
通过包括出口或孔16中的插头18的另一介电层17的形成在步骤(h)中在出口或孔16的密封期间进一步增加了包括膜140的介电层堆叠的厚度。另一介电层17可以显著比第二介电层15更薄。另一介电层17可以被形成为腔130的高度的至少两倍的厚度以有效地密封出口或孔16。
对此，应当强调，步骤(a)-(h)示意性描绘了形成衬底30上的一个或多个CMUT单元100的有利但非限制性的范例。许多备选路线对于技术人员而言将是显而易见的。特别地，应当注意，以下步骤不特定于步骤(a)-(h)中所描绘的实施例，并且可以适于任何CMUT制造过程，其中，介电层堆叠包括其中定义CMUT设备100的膜140的CMUT区域10以及覆盖CMUT设备1的结合盘200的互连区域20。
值得注意的过程变化在于，出口或孔16可以使用任何适合的材料以任何适合的方式(例如，通过沉积和图案化专用密封层(诸如金属层))来密封以形成插头18。此外，应当注意，可以在CMUT制造过程中的任何适合的点(例如，在第二介电层15的形成之前)释放腔130。另一值得注意的过程变化在于，第一电极110和/或第二电极120可以或可以不通过介电层与腔130分离，因为这是典型的设计选择。如先前所提到的，介电层(即，电绝缘层)可以提供在第一电极110和/或第二电极120上，以防止CMUT单元100的操作期间在第一电极110与第二电极120之间的直接接触。膜140可以以任何适合的方式形成(例如，通过单个介电层而非介电层的堆叠等)。这样的过程选择落在技术人员的常规技术内并且将因此仅出于简洁的缘故未详细明确地提及。
在步骤(i)中，抗蚀剂层19被沉积在介电堆叠上，并且通过如由垂直箭头所指示的掩模300对互连区域20上的抗蚀剂层19的区域进行选择性地显影，并且所显影的抗蚀剂随后例如使用适合的溶剂被移除(未示出)以选择性地使介电层堆叠的互连区域20暴露。这样的抗蚀剂层的形成和显影自身是众所周知的，并且许多适合的抗蚀剂材料对于技术人员而言将是显而易见的，使得这仅出于简洁的缘故将不更详细地解释。此外，应当注意，图5示意性描绘了正性抗蚀剂的使用，使用负性抗蚀剂同样是可行的，在该情况下，掩模300的反面可以被用于使待移除的抗蚀剂的部分暴露。此外，应当理解，取代抗蚀剂层19，硬掩模可以在进行中被沉积在设备的裸露表面上并且被图案化以使互连区域20暴露。其他适合的掩模技术对于技术人员而言将是显而易见的。
通过使介电层堆叠的裸露的互连区域20暴露于适合的蚀刻配方(或在介电层堆叠由不同的材料形成的情况下，适合的蚀刻配方的组合)，在步骤(j)中降低互连区域20中的介电层堆叠的厚度，并且例如通过在蚀刻停止层部分14上终止蚀刻步骤在期望的深度处终止蚀刻步骤，如先前所解释的。由于对介电层的蚀刻在例如半导体处理的领域中自身是众所周知的，因而这仅出于简洁的缘故将不更详细地解释。可以说，任何适合的蚀刻配方可以被用于选择性地移除互连区域20中的介电堆叠的期望的部分。
在步骤(k)中，如果必要的话，可以例如使用适合的蚀刻配方移除蚀刻停止层部分14。额外地或者备选地，可以例如使用适合的溶剂在该阶段处移除抗蚀剂层19。在取代抗蚀剂层19使用硬掩模的情况下，可以使用如自身众所周知的适合的蚀刻配方在该阶段处移除硬掩模。另一抗蚀剂层或硬掩模层21可以随后如针对抗蚀剂层19先前所解释地形成和图案化以使导电接触210上的区域21'暴露，如步骤(i)中所示。
接下来，如在步骤(m)中所示，可以在凹进的互连区域20的裸露部分中蚀刻沟槽22。取决于导电接触部210的位置，沟槽22的形成可以包括将沟槽22延伸通过衬底30上的钝化堆叠35(例如，在结合盘210形成在衬底30的金属化堆叠的上层中的情况下，如先前所解释的)。备选地，在其中导电接触部210形成金属化堆叠的部分的场景中，孔(未示出)可以先前已经通过钝化和/或平面化堆叠35形成，在该情况下，沟槽22在钝化堆叠35上终止，从而使先前形成的孔暴露。在一些实施例中，在其中同时地沉积针对第一电极110的金属层的过程步骤中，通过钝化(和/或平面化)堆叠35的所执行的孔可以利用适合的导电材料(例如，金属)填充(例如，填塞)。许多更可行的过程变化对于技术人员而言将是显而易见的。
CMUT设备1的制造过程可以随后通过利用适合的导电材料(例如，诸如铝的金属、诸如铝合金的金属合金、电极110和120的形成的上下文中先前所提到的金属或金属合金中的任一个等)填充沟槽22来完成，以形成互连部200。对此，如在步骤(n)中所示，如针对抗蚀剂层或硬掩模19先前所解释地移除另一抗蚀剂层或硬掩模21(并且如果仍然存在的话，则下方的抗蚀剂层和/或硬掩模层)，在其之后包括互连部200的金属层24沉积在产物结构上。如在步骤(n)中所示，沟槽22由金属层24填塞，但是应当理解，在一些实施例中，沟槽22可以(基本上)填充有金属层24(例如，通过延伸金属沉积步骤的持续时间)。
接下来，金属层24被图案化为从其中不应当存在金属的区域移除金属层24。为此目的，第二另外的抗蚀剂层(或硬掩模)25可以沉积在金属层24上并且随后被图案化以防止互连部200被移除。在步骤(o)中示出这一点。金属层24的裸露部分随后例如使用跟随有图被案化的第二另外的抗蚀剂层(或硬掩模25)的移除的适合的蚀刻配方移除来产生包括互连部200的设备1，如在步骤(p)中所示。如先前所解释的，通过降低CMUT设备1的互连区域20中的介电堆叠的厚度(即，提供凹进的互连区域20)，互连20具有降低的高度(即，降低的纵横比)，其促进高质量互连部200的形成并且因此与其中互连部200必须向下延伸通过具有与CMUT区域10中的介电层堆叠部分相同的厚度的互连区域20中的介电层堆叠部分的制造过程相比较，改进了制造过程的产量。
对此，应当注意，尽管未示出在各种实施例中，但是应当理解，根据实施例制造的CMUT设备1可以包括额外电路元件，其可以集成在衬底30上或可以提供在分离的衬底上并且集成到具有来自根据本发明的实施例制造的晶圆的CMUT设备中的一个或多个的单个封装中。这样的额外电路可以例如是IC(例如，ASIC)，其用于控制一个或多个CMUT设备1和/或处理由一个或多个CMUT设备1生成的信号例如以控制一个或多个CMUT设备1的传输模式和/或接收模式，如先前所解释的。
此外，应当注意，在前述制造过程中，在制造过程期间处理的晶圆可以包含单个管芯(即，单个设备，在这种情况下，衬底30对应于晶圆)或在设备制造过程的完成之后可以以任何适合的方式单数化(例如，切粒的)多个管芯(在该情况下，衬底30对应于晶圆的一部分)。互连区域20作为整体可以是衬底和/或晶圆的周围。
根据本发明的实施例的一个或多个CMUT设备可以有利地包含在感测装置(诸如压力感测装置)中特别地在医学成像装置(例如，超声成像装置)，其中，基于CMUT的感测元件的集成可以显著地改进装置的成像分辨率，其例如改进小尺寸对象(例如，在调查研究的情况下受检者的身体(例如，哺乳动物身体或人体)内的异常(诸如肿瘤))的可检测性。在实施例中，这样的装置可以包括根据本发明的实施例的CMUT设备1，其包括多个CMUT单元100。CMUT单元100中的每个可以是单独可寻址的。备选地，适当的CMUT单元100组(其一起形成声学元件)可以在组级别处是单独可寻址的。CMUT单元100或CMUT单元100组可以被布置在矩阵中。在另一实施例中，若干CMUT设备1(例如，CMUT管芯)可以安装(例如，平铺)在载体上，其中，多个CMUT设备1一起定义大传感器区域。这样的装置可以例如包括分布在一个或多个CMUT设备1上的几百或几千(单独地可寻址的)CMUT单元100。
应当指出，以上提到的实施例说明而非限制本发明，并且本领域技术人员将能够在不脱离权利要求书的范围的情况下设计许多备选实施例。在权利要求中，放置在圆括号之间的任何参考标记不应解释为对权利要求的限制。词语“包括”不排除权利要求中所列出的那些之外的元件或步骤的存在。在元件前面的词语“一”或“一个”不排除多个这样的元件的存在。可以借助于包括若干不同的元件实现本发明。在枚举若干装置的设备权利要求中，可以通过硬件的同一个项目实现这些装置中的若干。互不相同的从属权利要求中记载了特定措施的仅有事实并不指示不能有利地使用这些措施的组合。

Claims (15)

1.一种制造设备(1)的方法，所述设备包括在衬底(30)上的第一区域(10)中的多个微机械超声换能器单元(100)以及在所述衬底上的第二区域(20)中的多个互连部(200)，所述方法包括：
在所述衬底上形成介电层堆叠(11、13、15、17)，所述介电层堆叠定义所述第一区域中的所述微机械超声换能器的相应的膜；
通过部分地蚀刻掉所述第二区域中的所述介电层堆叠来降低所述第二区域中的所述介电层堆叠的厚度；
在所述介电层堆叠的降低厚度的部分中蚀刻多个沟槽(22)，所述沟槽中的每个沟槽使所述第二区域中的导电接触部(210)暴露；并且
至少利用导电材料填塞所述沟槽。
2.根据权利要求1所述的方法，其中，降低所述第二区域(20)中的所述介电层堆叠(11、13、15、17)的所述厚度的步骤包括：在所述介电层堆叠上沉积抗蚀剂层(19)；通过光刻掩模(300)对所述抗蚀剂层进行显影；并且从所述第二区域移除所述抗蚀剂。
3.根据权利要求1所述的方法，其中，降低所述第二区域(20)中的所述介电层堆叠(11、13、15、17)的所述厚度的步骤包括：在所述介电层堆叠上沉积硬掩模；并且对所述硬掩模进行图案化以使所述第二区域暴露。
4.根据权利要求1-3中的任一项所述的方法，其中：
在所述衬底(30)上形成介电层堆叠(11、13、15、17)的步骤还包括在所述第二区域(20)中的所述堆叠中形成蚀刻停止层(14)；并且
部分地蚀刻掉所述第二区域中的所述介电层堆叠的步骤包括在所述蚀刻停止层上终止所述蚀刻的步骤。
5.根据权利要求4所述的方法，还包括在蚀刻所述多个沟槽(22)之前移除所述蚀刻停止层(14)。
6.根据权利要求1-5中的任一项所述的方法，还包括：
在所述衬底(30)上的所述第一区域(10)中形成多个第一电极(110)；
在所述第一电极中的每个第一电极上形成牺牲材料层部分(130)；
在所述牺牲材料层部分上形成所述介电层堆叠(11、13、15、17)的第一介电层(13)；
在所述牺牲材料层部分中的每个牺牲材料层部分上的所述第一介电层上形成相应的第二电极(120)；
通过所述介电层堆叠的至少一个另外的介电层(15)覆盖所得到的结构；
在所述第一介电层和所述至少一个另外的介电层中创建多个开口(16)，每个开口提供对所述牺牲材料部分之一的访问；
通过所述开口移除所述牺牲材料部分；并且
在所述第一介电层上形成所述介电层堆叠的至少第二另外的介电层(17、18)，所述第二另外的介电层密封所述开口。
7.根据权利要求6所述的方法，其中，形成所述多个第一电极(110)的步骤包括将第一金属层沉积在所述衬底上并且对所述第一金属层进行图案化，所述图案化的步骤还包括在所述第二区域(20)中形成所述导电接触部(210)。
8.根据权利要求6或7所述的方法，其中，形成所述第二电极(120)的步骤包括将第二金属层沉积在所述第一介电层(13)上并且对所述第二金属层进行图案化，所述图案化的步骤还包括在所述第二区域(20)中形成所述导电接触部(210)。
9.根据权利要求1-8中的任一项所述的方法，其中：
所述衬底(30)承载平面化堆叠和钝化堆叠(35)中的至少一个，并且其中，所述导电接触部(210)被定位在所述平面化堆叠和/或所述钝化堆叠的下方。
10.一种设备(1)，包括在衬底(30)上的第一区域(10)中的多个微机械超声换能器单元(100)以及在所述衬底上的第二区域(20)中的多个互连部(200)，所述多个互连部用于提供对所述衬底上的相应的导电接触部(210)的连接，所述设备还包括在所述衬底上的介电层堆叠(11、13、15、17)，所述介电层堆叠定义所述第一区域中的所述微机械超声换能器单元的相应的膜(140)，其中，所述多个互连部延伸通过所述第二区域中的所述介电层堆叠，从所述第二区域移除所述介电层堆叠的部分，使得所述介电层堆叠具有在所述第二区域中所述堆叠被凹进在其中的阶梯形剖面。
11.根据权利要求10所述的设备(1)，其中，所述堆叠(11、13、15、17)在所述第二区域(20)中被凹进至少2微米。
12.根据权利要求10或11所述的设备(1)，其中，所述膜(140)中的每个膜具有至少100微米的直径和/或至少3微米的厚度。
13.根据权利要求10-12中的任一项所述的设备(1)，其中，所述第二区域(20)是所述设备的外周区域。
14.根据权利要求10-13中的任一项所述的设备(1)，其中，每个微机械超声换能器单元(100)包括通过腔(130)与第二电极(120)分离的第一电极(110)，并且其中，每个第二电极被嵌入在所述膜(140)中，使得所述第二电极通过所述介电层堆叠(11、13、15、17)的第一介电层(13)与所述腔分离，并且所述膜还包括在所述第二电极上的所述介电层堆叠的至少一个另外的介电层(15、17)，其中，所述至少一个另外的介电层比所述第一介电层厚。
15.一种包括根据权利要求10-14中的任一项所述的设备(1)的装置。
CN201580015010.5A 2014-03-21 2015-03-09 Cmut设备、制造方法及包括该设备的装置 Active CN106132568B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP14161057.6 2014-03-21
EP14161057 2014-03-21
PCT/EP2015/054801 WO2015139979A1 (en) 2014-03-21 2015-03-09 Cmut device and manufacturing method

Publications (2)

Publication Number Publication Date
CN106132568A true CN106132568A (zh) 2016-11-16
CN106132568B CN106132568B (zh) 2019-06-07

Family

ID=50391021

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580015010.5A Active CN106132568B (zh) 2014-03-21 2015-03-09 Cmut设备、制造方法及包括该设备的装置

Country Status (5)

Country Link
US (1) US9889472B2 (zh)
EP (1) EP3119533B1 (zh)
JP (1) JP6422991B2 (zh)
CN (1) CN106132568B (zh)
WO (1) WO2015139979A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106744642A (zh) * 2017-01-06 2017-05-31 中北大学 收发平衡的宽频带混合式超声换能器面阵探头及制备方法
CN106865483A (zh) * 2017-01-06 2017-06-20 中北大学 医用微电容超声换能器面阵探头及其制备方法
CN110174453A (zh) * 2019-05-08 2019-08-27 中国科学院微电子研究所 一种微电极结构及其制作方法及包括该器件的电子设备
CN111151431A (zh) * 2018-11-08 2020-05-15 格芯新加坡私人有限公司 压电微机械超声换能器及其制造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017076843A1 (en) * 2015-11-02 2017-05-11 Koninklijke Philips N.V. Ultrasound transducer array, probe and system
US11050012B2 (en) * 2019-04-01 2021-06-29 Taiwan Semiconductor Manufacturing Co., Ltd. Method to protect electrodes from oxidation in a MEMS device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006018805A1 (en) * 2004-08-18 2006-02-23 Koninklijke Philips Electronics N.V. Two-dimensional ultrasound transducer arrays
CN1856731A (zh) * 2003-09-22 2006-11-01 皇家飞利浦电子股份有限公司 制造液晶显示器的方法
CN102728535A (zh) * 2011-04-06 2012-10-17 佳能株式会社 电气机械换能器及其制造方法
JP2013219303A (ja) * 2012-04-12 2013-10-24 Hitachi Ltd 半導体装置およびその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5591678A (en) 1993-01-19 1997-01-07 He Holdings, Inc. Process of manufacturing a microelectric device using a removable support substrate and etch-stop
US6165896A (en) * 1998-06-25 2000-12-26 Siemens Aktiengesellschaft Self-aligned formation and method for semiconductors
US20050177045A1 (en) * 2004-02-06 2005-08-11 Georgia Tech Research Corporation cMUT devices and fabrication methods
WO2005114820A2 (en) * 2004-05-14 2005-12-01 The University Of Georgia Research Foundation, Inc. Implantable ultrasonic transducer systems and methods
US8309428B2 (en) 2004-09-15 2012-11-13 Sonetics Ultrasound, Inc. Capacitive micromachined ultrasonic transducer
US8047995B2 (en) 2007-08-28 2011-11-01 Olympus Medical Systems Corp. Ultrasonic transducer, method of manufacturing ultrasonic transducer, ultrasonic diagnostic apparatus, and ultrasonic microscope
JP4891182B2 (ja) * 2007-08-28 2012-03-07 オリンパスメディカルシステムズ株式会社 超音波トランスデューサ、超音波診断装置及び超音波顕微鏡
US7843022B2 (en) 2007-10-18 2010-11-30 The Board Of Trustees Of The Leland Stanford Junior University High-temperature electrostatic transducers and fabrication method
US7898081B2 (en) * 2008-07-03 2011-03-01 United Microelectronics Corp. MEMS device and method of making the same
JP5317826B2 (ja) 2009-05-19 2013-10-16 キヤノン株式会社 容量型機械電気変換素子の製造方法
JP6262496B2 (ja) * 2013-11-08 2018-01-17 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9067779B1 (en) * 2014-07-14 2015-06-30 Butterfly Network, Inc. Microfabricated ultrasonic transducers and related apparatus and methods

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1856731A (zh) * 2003-09-22 2006-11-01 皇家飞利浦电子股份有限公司 制造液晶显示器的方法
WO2006018805A1 (en) * 2004-08-18 2006-02-23 Koninklijke Philips Electronics N.V. Two-dimensional ultrasound transducer arrays
CN102728535A (zh) * 2011-04-06 2012-10-17 佳能株式会社 电气机械换能器及其制造方法
JP2013219303A (ja) * 2012-04-12 2013-10-24 Hitachi Ltd 半導体装置およびその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106744642A (zh) * 2017-01-06 2017-05-31 中北大学 收发平衡的宽频带混合式超声换能器面阵探头及制备方法
CN106865483A (zh) * 2017-01-06 2017-06-20 中北大学 医用微电容超声换能器面阵探头及其制备方法
CN111151431A (zh) * 2018-11-08 2020-05-15 格芯新加坡私人有限公司 压电微机械超声换能器及其制造方法
US11329098B2 (en) 2018-11-08 2022-05-10 Vanguard International Semiconductor Singapore Pte. Ltd. Piezoelectric micromachined ultrasonic transducers and methods for fabricating thereof
CN110174453A (zh) * 2019-05-08 2019-08-27 中国科学院微电子研究所 一种微电极结构及其制作方法及包括该器件的电子设备
CN110174453B (zh) * 2019-05-08 2021-08-03 中国科学院微电子研究所 一种微电极结构及其制作方法及包括该器件的电子设备

Also Published As

Publication number Publication date
CN106132568B (zh) 2019-06-07
US9889472B2 (en) 2018-02-13
JP2017513344A (ja) 2017-05-25
WO2015139979A1 (en) 2015-09-24
US20170080460A1 (en) 2017-03-23
EP3119533B1 (en) 2022-06-29
JP6422991B2 (ja) 2018-11-14
EP3119533A1 (en) 2017-01-25

Similar Documents

Publication Publication Date Title
CN106132568A (zh) Cmut设备及制造方法
TWI647172B (zh) 壓電微機電系統
JP4699259B2 (ja) 超音波トランスデューサ
US9481570B2 (en) Method of manufacturing an integrated circuit comprising a pressure sensor
EP3132470B1 (en) Ultrasonic transducers in complementary metal oxide semiconductor (cmos) wafers and related apparatus and methods
US9859819B2 (en) MEMS structure and method of forming same
US7615394B2 (en) Method for fabricating MEMS device package that includes grinding MEMS device wafer to expose array pads corresponding to a cap wafer
EP3370621B1 (en) Ultrasound transducer array, probe and system
CN107004634A (zh) 用于创建具有提高的重叠边界的交替硬掩模盖互连结构的新颖方法
CN106098743A (zh) 上部不变宽的高纵横比蚀刻
CN105592940B (zh) Cmut装置制造方法、cmut装置和设备
CN103730459A (zh) 高压集成电容器及其制造方法
CN107452714A (zh) 形成低电阻率贵金属互连的装置及方法
CN206203879U (zh) Mems器件
US10494252B2 (en) MEMS devices and methods of manufacturing the same
US11248976B2 (en) Capacitive pressure sensors and other devices having a suspended membrane and having rounded corners at an anchor edge
CN106029907A (zh) 用于dna测序的自对准和可缩放的纳米间隙后处理
CN108511473A (zh) 一种晶圆间金属层互联工艺
JP5535277B2 (ja) 超音波トランスデューサの製造方法
JP5085717B2 (ja) 超音波トランスデューサの製造方法
CN105084300B (zh) 一种半导体器件及其制备方法、电子装置
CN106252200A (zh) 用于后段制程的牺牲的非晶硅硬掩膜
US9919920B1 (en) Systems and methods for mask reduction techniques
TWI468027B (zh) 微機電麥克風的製作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant