CN106130383B - 一种三相耦合电感光伏并网逆变器漏电流抑制方法 - Google Patents

Abstract

本发明公开一种三相耦合电感光伏并网逆变器漏电流抑制方法，其技术要点是：首先将调制波分别和三角载波V_C通过第一—第三比较器得到初始逻辑信号X、Y、Z，由脉冲信号发生器得到占空比可调的脉冲分频信号P，然后将初始逻辑信号X、Y、Z和脉冲分频信号P送到比较器后的开关信号生成逻辑电路得到三相耦合电感光伏并网逆变器开关信号S_1a、S_2a、S_1b、S_2b、S_1c、S_2c。本发明的有益效果在于系统开关信号生成无需复杂的空间矢量调制，开关信号生成电路仅需要基本的逻辑电路，可采用模拟元件实现，实现过程简单易行，同时能够使系统共模电压恒定，从而实现系统漏电流的有效抑制。

Description

一种三相耦合电感光伏并网逆变器漏电流抑制方法

技术领域

本发明属于电力电子变换领域，涉及直流功率输入到交流功率输出的逆变器控制技术，尤其涉及一种三相耦合电感光伏并网逆变器漏电流抑制方法。

背景技术

非隔离型三相三电平光伏并网逆变器具有电压转换效率高、输出电压总谐波失真(THD——Total harmonic distortion)小、开关管电压应力低等优点，具有较为广阔的应用前景。然而非隔离型光伏逆变器存在漏电流问题。漏电流会引发电磁干扰、并网电流畸变等问题，甚至威胁人身安全。因此，德国VDE-0126-1-1标准规定：光伏系统漏电流峰值大于300mA，则光伏并网逆变器必须在0.3s内从电网中切除。

图1所示的一种三相耦合电感光伏并网逆变器仅使用6个开关管、6个续流二极管和三个耦合电感构成逆变桥臂。该逆变器具有不需设置死区时间、减小对滤波回路要求、增大共模回路共模参数和开关管数量少等优点，具有较好的应用前景。中国专利申请号为201510344878.1，名称为《一种三电平光伏并网逆变器共模电压的空间矢量抑制方法》，该申请案针对三电平光伏并网逆变器的共模电压提出一种空间矢量抑制方法，该方法采用模长小于或等于六分之一输入电压值的电压空间矢量合成参考矢量，使得共模电压的变化幅值被限制在输入电压值的六分之一范围内，在降低共模电压变化幅值的同时降低了共模电压变化频率，从而减小系统漏电流。但该方法实现过程较复杂，需通过比较过程确定矢量发生顺序，且不能保证共模电压恒定，无法实现漏电流的有效抑制。

发明内容

为了解决现有技术中存在的问题，本发明的目的是提供一种三相耦合电感光伏并网逆变器漏电流抑制的载波调制策略，该调制策略简单易行，且能保证系统共模电压恒定，从而使漏电流得到有效抑制。

为了实现上述发明目的，本发明是通过以下技术方案实现的：

一种三相耦合电感光伏并网逆变器漏电流抑制方法，其内容包括如下步骤：

(1)对于三相耦合电感光伏并网逆变器漏电流抑制的载波调制策略，是通过开关信号调制方式实现，由调制波分别和三角载波V_C通过第一比较器、第二比较器和第三比较器得到初始逻辑信号X、Y、Z，由脉冲信号发生器得到占空比可调的脉冲分频信号P；

(2)将初始逻辑信号X、Y、Z和脉冲分频信号P送到第一—第三比较器后的开关信号生成逻辑电路得到开关信号S_1a、S_2a、S_1b、S_2b、S_1c、S_2c，具体过程为：

初始逻辑信号X通过第一非门得到逻辑信号a1；初始逻辑信号Y通过第二非门得到逻辑信号b1；初始逻辑信号Z通过第三非门得到逻辑信号c1；

初始逻辑信号X和逻辑信号c1通过第一与门得到逻辑信号a2；逻辑信号a1和初始逻辑信号Z通过第二与门得到逻辑信号a3；初始逻辑信号Y和逻辑信号a1通过第三与门得到逻辑信号b2；逻辑信号b1和初始逻辑信号X通过第四与门得到逻辑信号b3；初始逻辑信号Z和逻辑信号b1通过第五与门得到逻辑信号c2；逻辑信号c1和初始逻辑信号Y通过第六与门得到逻辑信号c3；

初始逻辑信号X和脉冲分频信号P通过第七与门得到逻辑信号a4；逻辑信号a1和脉冲分频信号P通过第八与门得到逻辑信号a5；初始逻辑信号Y和脉冲分频信号P通过第九与门得到逻辑信号b4；逻辑信号b1和脉冲分频信号P通过第十与门得到逻辑信号b5；初始逻辑信号Z和脉冲分频信号P通过第十一与门得到逻辑信号c4；逻辑信号c1和脉冲分频信号P通过第十二与门得到逻辑信号c5；

逻辑信号a2、逻辑信号a4和逻辑信号c5通过第一或门得到开关信号S_1a；

逻辑信号a3、逻辑信号a5和逻辑信号c4通过第二或门得到开关信号S_2a；

逻辑信号b2、逻辑信号b4和逻辑信号a5通过第三或门得到开关信号S_1b；

逻辑信号b3、逻辑信号b5和逻辑信号a4通过第四或门得到开关信号S_2b；

逻辑信号c2、逻辑信号c4和逻辑信号b5通过第五或门得到开关信号S_1c；

逻辑信号c3、逻辑信号c5和逻辑信号b4通过第六或门得到开关信号S_2c。

所述的开关信号调制方式属于载波调制方式，所用载波为单载波，无需判断参考矢量所在扇区，也无需计算矢量作用时间等复杂运算。

由于采用上述技术方案，与现有技术相比，本发明的有益效果在于系统开关信号生成无需复杂的空间矢量调制，开关信号生成电路仅需要基本的逻辑电路，可采用模拟元件实现，实现过程简单易行，同时能够使系统共模电压恒定，从而实现系统漏电流的有效抑制。

附图说明

图1为三相耦合电感光伏并网逆变器的原理图；

图2为本发明提出的开关信号载波调制策略原理图。

具体实施方式

下面结合附图对本发明的具体实施方式作进一步详细具体的说明。

图1所示为三相耦合电感光伏并网逆变器的原理图，其中V_dc为直流母线输入电压，P、N分别为直流母线的正端点和负端点，D_1a，D_2a，D_1b，D_2b，D_1c，D_2c为三相桥臂的二极管，A、B、C分别为三相节点，L为滤波电感，V_sa，V_sb，V_sc为三相电网电压。

本发明的一种三相耦合电感光伏并网逆变器漏电流抑制方法：本发明提出的开关信号载波调制策略原理图如图2所示，该方法内容包括如下步骤：

(1)首先给出调制波

(2)由调制波分别和三角载波V_C通过第一比较器1、第二比较器2和第三比较器3得到初始逻辑信号X、Y、Z，由脉冲信号发生器得到占空比可调脉冲分频信号P；

(3)将初始逻辑信号X、Y、Z和脉冲分频信号P送到第一—第三比较器后的开关信号生成逻辑电路得到开关信号S_1a、S_2a、S_1b、S_2b、S_1c、S_2c，具体过程为：

初始逻辑信号X通过第一非门NOT1得到逻辑信号a1；初始逻辑信号Y通过第二非门NOT2得到逻辑信号b1；初始逻辑信号Z通过第三非门NOT3得到逻辑信号c1；

初始逻辑信号X和逻辑信号c1通过第一与门AND1得到逻辑信号a2；逻辑信号a1和初始逻辑信号Z通过第二与门AND2得到逻辑信号a3；初始逻辑信号Y和逻辑信号a1通过第三与门AND3得到逻辑信号b2；逻辑信号b1和初始逻辑信号X通过第四与门AND4得到逻辑信号b3；初始逻辑信号Z和逻辑信号b1通过第五与门AND5得到逻辑信号c2；逻辑信号c1和初始逻辑信号Y通过第六与门AND6得到逻辑信号c3；

初始逻辑信号X和脉冲分频信号P通过第七与门AND7得到逻辑信号a4；逻辑信号a1和脉冲分频信号P通过第八与门AND8得到逻辑信号a5；初始逻辑信号Y和脉冲分频信号P通过第九与门AND9得到逻辑信号b4；逻辑信号b1和脉冲分频信号P通过第十与门AND10得到逻辑信号b5；初始逻辑信号Z和脉冲分频信号P通过第十一与门AND11得到逻辑信号c4；逻辑信号c1和脉冲分频信号P通过第十二与门AND12得到逻辑信号c5；

逻辑信号a2、逻辑信号a4和逻辑信号c5通过第一或门OR1得到开关信号S_1a；

逻辑信号a3、逻辑信号a5和逻辑信号c4通过第二或门OR2得到开关信号S_2a；

逻辑信号b2、逻辑信号b4和逻辑信号a5通过第三或门OR3得到开关信号S_1b；

逻辑信号b3、逻辑信号b5和逻辑信号a4通过第四或门OR4得到开关信号S_2b；

逻辑信号c2、逻辑信号c4和逻辑信号b5通过第五或门OR5得到开关信号S_1c；

逻辑信号c3、逻辑信号c5和逻辑信号b4通过第六或门OR6得到开关信号S_2c。

表1为不同开关状态与系统共模电压V_CM的关系，表1中所示开关状态由图2中本发明提出的载波调制策略实现。

调制波分别和三角载波V_C通过第一比较器1、第二比较器2和第三比较器3得到初始逻辑信号X、Y、Z，共得到8种初始信号状态，如表1第1～3列所示。占空比可调的脉冲分频信号P将每一种初始信号状态一分为二，共得到16种信号状态，这16种信号状态经过开关信号逻辑生成电路后可得到16种开关状态如表第5～10列所示。脉冲分频信号P增加了开关信号状态，但是并没有改变相电压状态，同一初始信号状态得到的相电压V_AN、V_BN、V_CN和共模电压V_CM是固定的，如表1第11～14列所示，同时可以看出，共模电压V_CM在本调制方案下是恒定的。

综上所述，结合表1所示的开关状态和图2所示的逻辑电路，即实现系统共模电压恒定，从而保证漏电流得到有效抑制。

表1

Claims (1)

1.一种三相耦合电感光伏并网逆变器漏电流抑制方法，其特征在于：该方法内容包括如下步骤：

(1)对于三相耦合电感光伏并网逆变器漏电流抑制的载波调制策略，是通过开关信号调制方式实现，由调制波分别和三角载波V_C通过第一比较器、第二比较器和第三比较器得到初始逻辑信号X、Y、Z，由脉冲信号发生器得到占空比可调的脉冲分频信号P；

(2)将初始逻辑信号X、Y、Z和脉冲分频信号P送到第一—第三比较器后的开关信号生成逻辑电路得到开关信号S_1a、S_2a、S_1b、S_2b、S_1c、S_2c，具体过程为：

初始逻辑信号X通过第一非门得到逻辑信号a1；初始逻辑信号Y通过第二非门得到逻辑信号b1；初始逻辑信号Z通过第三非门得到逻辑信号c1；

初始逻辑信号X和逻辑信号c1通过第一与门得到逻辑信号a2；逻辑信号a1和初始逻辑信号Z通过第二与门得到逻辑信号a3；初始逻辑信号Y和逻辑信号a1通过第三与门得到逻辑信号b2；逻辑信号b1和初始逻辑信号X通过第四与门得到逻辑信号b3；初始逻辑信号Z和逻辑信号b1通过第五与门得到逻辑信号c2；逻辑信号c1和初始逻辑信号Y通过第六与门得到逻辑信号c3；

初始逻辑信号X和脉冲分频信号P通过第七与门得到逻辑信号a4；逻辑信号a1和脉冲分频信号P通过第八与门得到逻辑信号a5；初始逻辑信号Y和脉冲分频信号P通过第九与门得到逻辑信号b4；逻辑信号b1和脉冲分频信号P通过第十与门得到逻辑信号b5；初始逻辑信号Z和脉冲分频信号P通过第十一与门得到逻辑信号c4；逻辑信号c1和脉冲分频信号P通过第十二与门得到逻辑信号c5；

逻辑信号a2、逻辑信号a4和逻辑信号c5通过第一或门得到开关信号S_1a；

逻辑信号a3、逻辑信号a5和逻辑信号c4通过第二或门得到开关信号S_2a；

逻辑信号b2、逻辑信号b4和逻辑信号a5通过第三或门得到开关信号S_1b；

逻辑信号b3、逻辑信号b5和逻辑信号a4通过第四或门得到开关信号S_2b；

逻辑信号c2、逻辑信号c4和逻辑信号b5通过第五或门得到开关信号S_1c；

逻辑信号c3、逻辑信号c5和逻辑信号b4通过第六或门得到开关信号S_2c。