CN106095548B - 一种多核处理器系统中分发中断的方法和装置 - Google Patents

一种多核处理器系统中分发中断的方法和装置 Download PDF

Info

Publication number
CN106095548B
CN106095548B CN201610395264.0A CN201610395264A CN106095548B CN 106095548 B CN106095548 B CN 106095548B CN 201610395264 A CN201610395264 A CN 201610395264A CN 106095548 B CN106095548 B CN 106095548B
Authority
CN
China
Prior art keywords
interrupt
interrupt request
core
switching
kernel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610395264.0A
Other languages
English (en)
Other versions
CN106095548A (zh
Inventor
孔志强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hisense Mobile Communications Technology Co Ltd
Original Assignee
Hisense Mobile Communications Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hisense Mobile Communications Technology Co Ltd filed Critical Hisense Mobile Communications Technology Co Ltd
Priority to CN201610395264.0A priority Critical patent/CN106095548B/zh
Publication of CN106095548A publication Critical patent/CN106095548A/zh
Application granted granted Critical
Publication of CN106095548B publication Critical patent/CN106095548B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Multi Processors (AREA)

Abstract

本发明公开了一种多核处理器系统中分发中断的方法和装置，以实现优化多核处理器环境下的中断分发流程，提高多核处理器处理中断的效率。所述多核处理器系统中分发中断的方法，包括：当接收的中断请求未绑定至任意一个内核时，为所述中断请求匹配一个所述内核作为当前内核；在所述中断请求的状态为允许中断切换且未进行过中断切换时，确定各个所述内核的负载；当所述当前内核之外的其它所述内核中有至少一个所述内核的负载与所述当前内核的负载的比值小于或等于第一阈值时，确定负载最小的所述内核为目标内核，将所述中断请求绑定至所述目标内核；重新触发所述中断请求，将再次接收到的所述中断请求并分发给所述目标内核。

Description

一种多核处理器系统中分发中断的方法和装置
技术领域
本发明涉及通信技术领域，尤其涉及一种多核处理器系统中分发中断的方法和装置。
背景技术
在计算机系统中，为了能够有效地处理一些突发、紧急或优先的任务，需要在计算机工作的过程中，中断正在执行的工作任务并保留现场环境而处理中断任务。中断具有高的优先级，只要产生中断事件，计算机系统将执行相应的中断任务，在执行完中断任务后才执行正常的工作任务。
现有计算机系统的中断包括程序性中断、外中断、输入输出中断、硬件故障中断和访管中断等。目前，为了处理能力，计算机系统大多采用多核处理器，但是在多核环境中，计算机系统需要将中断分发给合适的内核，但是现有技术的中断分发存在如下问题：
例如，将中断请求随机分发给内核。但是这种分机分发可能使该中断请求被分发给无法处理该中断的内核，而不是具有处理该中断请求的能力的内核，这将造成中断延迟，并可能导致严重的问题，特别是在要求实时响应的实时系统中。
又例如，某类中断请求固定分发某个内核，即将该类中断请求绑定一个内核。当中断触发的时候，该中断请求一定会分发给绑定的内核，这种情况可能会导致该内核中断过多，造成中断延迟的问题。
由此可知，现在技术的多核处理器环境中，存在中断调度不合理使多核处理器处理中断时出现延迟，导致中断处理效率低的问题。
发明内容
本发明的目的是提供一种多核处理器系统中分发中断的方法和装置，以实现优化多核处理器环境下的中断分发流程，提高多核处理器处理中断的效率。
本发明的目的是通过以下技术方案实现的：
本发明实施例提供一种多核处理器系统中分发中断的方法，所述多核处理器包括多个内核，所述方法包括：
当接收的中断请求未绑定至任意一个内核时，为所述中断请求匹配一个所述内核作为当前内核；
在所述中断请求的状态为允许中断切换且未进行过中断切换时，确定各个所述内核的负载；
当所述当前内核之外的其它所述内核中有至少一个所述内核的负载与所述当前内核的负载的比值小于或等于第一阈值时，确定负载最小的所述内核为目标内核，将所述中断请求绑定至所述目标内核；
重新触发所述中断请求，将再次接收到的所述中断请求并分发给所述目标内核。
本发明实施例有益效果如下：通过优化未绑定的所述中断请求在不同状态时分发方式，实现所述中断请求的动态分发，并在该未绑定内核的所述中断请求的状态为允许中断切换且未进行过中断切换时，根据各内核的负载情况进一步优化所述中断请求的分发，从而减少多核处理器处理所述中断请求的延迟现象，提高多核处理器处理所述中断请求的效率。
基于同一发明思想，本发明实施例还提供一种多核处理器系统中分发中断的装置，包括：
第一匹配单元，用于当接收的中断请求未绑定至任意一个内核时，为所述中断请求匹配一个所述内核作为当前内核；
状态确定单元，用于在所述中断请求的状态为允许中断切换且未进行过中断切换时，确定各个所述内核的负载；
第二匹配单元，用于当所述当前内核之外的其它所述内核中有至少一个所述内核的负载与所述当前内核的负载的比值小于或等于第一阈值时，确定负载最小的所述内核为目标内核，将所述中断请求绑定至所述目标内核；
中断分发单元，用于重新触发所述中断请求，将再次接收到的所述中断请求并分发给所述目标内核。
本发明实施例有益效果如下：通过优化未绑定的所述中断请求在不同状态时分发方式，实现所述中断请求的动态分发，并在该未绑定内核的所述中断请求的状态为允许中断切换且未进行过中断切换时，根据各内核的负载情况进一步优化所述中断请求的分发，从而减少多核处理器处理所述中断请求的延迟现象，提高多核处理器处理所述中断请求的效率。
附图说明
图1为本发明实施例提供的一种多核处理器系统中分发中断的方法的流程图；
图2为本发明实施例提供的一种较具体的多核处理器系统中分发中断的方法的流程图；
图3为本发明实施例提供的一种多核处理器系统中分发中断的装置的结构框图。
具体实施方式
下面结合说明书附图对本发明实施例的实现过程进行详细说明。需要注意的是，自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
参见图1，本发明实施例提供一种多核处理器系统中分发中断的方法，多核处理器包括多个内核，方法包括：
101、当接收的中断请求未绑定至任意一个内核时，为中断请求匹配一个内核作为当前内核。
需要说明的是，为该中断请求匹配一个内核时，可以是随机匹配，也可以是根据排序的优先级等方式进行匹配。
优选的，为中断请求匹配一个内核作为当前内核之前，还包括：
根据中断请求的中断切换使能标志确定中断请求是否绑定了任意一个内核，若中断请求的中断切换使能标志的值为真，则确定中断请求未绑定至内核；若中断请求的中断切换使能标志的值为假，则确定中断请求已经绑定至一个内核。
当然，在确定了接收的中断请求已经绑定至一个内核时，则将中断请求分发给自身绑定的内核，在此不再赘述。
102、在中断请求的状态为允许中断切换且未进行过中断切换时，确定各个内核的负载。即中断请求未绑定到内核上，并且也未进行过中断切换，在此种情况下显然可以根据情况对中断请求进行绑定和中断切换，也就意味着如果本步骤中为中断请求所匹配的内核并不适合处理该中断请求，可以在后续通过绑定其它的内核并进行中断切换，使该中断请求分发给适合处理该中断请求的内核。
优选的，确定各个内核的负载之前，还包括：
根据中断请求的中断切换使能标志和中断切换状态标志确定中断请求的状态，若中断切换使能标志的值为真且中断切换状态标志的值为假，则确定中断请求的状态为允许中断切换且未进行过中断切换；若中断切换使能标志的值为假或中断切换状态标志的值为真，则确定中断请求的状态为禁中断切换或已经进行过中断切换。
实际上，可以直接确定该中断请求的中断切换使能标志的值为真且中断切换状态标志的值为假，若是，则进行步骤102，若否则将中断请求分发给当前内核。显然，该当前内核是步骤101中为中断请求匹配一个内核。
103、当当前内核之外的其它内核中有至少一个内核的负载与当前内核的负载的比值小于或等于第一阈值时，确定负载最小的内核为目标内核，将中断请求绑定至目标内核。
优选的，确定负载最小的内核为目标内核，将中断请求绑定至目标内核之前，还包括：
根据各个内核的负载，确定所述当前内核之外的其它所述内核中是否有至少一个所述内核的负载与所述当前内核的负载的比值小于或等于第一阈值，若否，则将所述中断请求分发给所述当前内核。
该第一阈值可以根据多核处理器所应用的环境不同，进行灵活设置，例如设置为10％～80％之间的任意值或范围，实际主要目的是要确保该目标内核有足够的资源处理该中断请求而不会被延迟，在此不再赘述。
104、重新触发中断请求，将再次接收到的中断请求并分发给目标内核。
虽然通过步骤103实现确定了目标内核并绑定，但于由于在将中断请求已经匹配给当前内核，虽然还没有分发但是仍然需要重新触发中断。
同时，在将中断请求绑定至目标内核后，还包括将中断切换使能标志的值置假，将中断切换状态标记的值置真，使得该中断请求不会被分发给目标内核之外的其它内核。
本实施例中，通过优化未绑定的所述中断请求在不同状态时分发方式，实现所述中断请求的动态分发，并在该中断请求的状态为允许中断切换且未进行过中断切换时，根据各内核的负载情况进一步优化所述中断请求的分发，从而减少多核处理器处理所述中断请求的延迟现象，提高多核处理器处理所述中断请求的效率。
参见图2，为了更清楚的描述本发明，提供一种较具体的多核处理器系统中分发中断的方法，包括：
201、接收中断请求。
202、确定中断请求是否绑定了任意一个内核，若否，则执行步骤203；若是，则执行步骤209，将该中断请求分发给绑定的内核处理并进行中断处理。
203、为中断请求匹配一个内核作为当前内核。即步骤202判断中断请求未绑定任意一个内核的情况下，为中断请求匹配内核。该匹配过程可以随机匹配或按优先级匹配，当然也可以按照其他方法实现，在此不再赘述。
204、确定中断请求的状态是否为允许中断切换且未进行过中断切换，若是，则执行步骤205；若否，则执行步骤209，将该中断请求分发给当前内核并进行中断处理。
205、确定各个内核的负载。
206、确定各个内核的负载与当前内核的负载的比值是否小于或等于第一阈值，若是，则执行步骤207；若否，则执行步骤209，将该中断请求分发给当前内核并进行中断处理。
实际上，只有当前内核以外的其它内核的负载与当前内核的负载相差较大的时，执行步骤207进行中断切换才更有意义，如果当前内核以外的其它内核的负载与当前内核的负载相差较小，当中断切换较多时反而会影响中断处理的效率。因此，通常将第一阈值设置为10％～80％，优选的，第一阈值为20％。
207、确定负载最小的内核为目标内核，将中断请求绑定至目标内核。
208、重新触发中断请求。
209、分发并处理中断请求。
本发明实施例有益效果如下：通过优化未绑定的所述中断请求在不同状态时分发方式，实现所述中断请求的动态分发，并在未绑定的所述中断请求的状态为允许中断切换且未进行过中断切换时，根据各内核的负载情况进一步优化所述中断请求的分发，从而减少多核处理器处理所述中断请求的延迟现象，提高多核处理器处理所述中断请求的效率。
参见图3，基于同样的发明思想，本发明实施例还提供一种多核处理器系统中分发中断的装置，包括：
第一匹配单元301，用于当接收的中断请求未绑定至任意一个内核时，由各个内核中为中断请求匹配一个内核作为当前内核；
状态确定单元302，用于在中断请求的状态为允许中断切换且未进行过中断切换时，确定各个内核的负载；
第二匹配单元303，用于当当前内核之外的其它内核中有至少一个内核的负载与当前内核的负载的比值小于或等于第一阈值时，确定负载最小的内核为目标内核，将中断请求绑定至目标内核；
中断分发单元304，用于重新触发中断请求，将再次接收到的中断请求并分发给目标内核。
优选的，第一匹配单元301，还用于根据中断请求的中断切换使能标志确定中断请求是否绑定了任意一个内核，具体包括：
若中断请求的中断切换使能标志的值为真，则确定中断请求未绑定至内核；若中断请求的中断切换使能标志的值为假，则确定中断请求已经绑定至一个内核。
优选的，中断分发单元304，还用于当接收的中断请求已经绑定至一个内核时，将中断请求分发给自身绑定的内核。
优选的，状态确定单元302，还用于根据中断请求的中断切换使能标志和中断切换状态标志确定中断请求的状态，具体包括：
若中断切换使能标志的值为真且中断切换状态标志的值为假，则确定中断请求的状态为允许中断切换且未进行过中断切换；若中断切换使能标志的值为假或中断切换状态标志的值为真，则确定中断请求的状态为禁中断切换或已经进行过中断切换。
优选的，中断分发单元304，还用于当确定中断请求的状态为禁止中断切换或已经进行过中断切换时，将中断请求分发给当前内核。
优选的，第二匹配单元303，还用于根据各个内核的负载，确定所述当前内核之外的其它所述内核中是否有至少一个所述内核的负载与所述当前内核的负载的比值小于或等于第一阈值，若否，则将所述中断请求分发给所述当前内核。
优选的，中断分发单元304，还用于将中断请求绑定至目标内核后，还包括将中断切换使能标志的值置假，将中断切换状态标记的值置真。
本发明实施例有益效果如下：通过优化未绑定的所述中断请求在不同状态时分发方式，实现所述中断请求的动态分发，并在未绑定的所述中断请求的状态为允许中断切换且未进行过中断切换时，根据各内核的负载情况进一步优化所述中断请求的分发，从而减少多核处理器处理所述中断请求的延迟现象，提高多核处理器处理所述中断请求的效率。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种多核处理器系统中分发中断的方法，所述多核处理器包括多个内核，其特征在于，所述方法包括：
当接收的中断请求未绑定至任意一个内核时，为所述中断请求匹配一个所述内核作为当前内核；
在所述中断请求的状态为允许中断切换且未进行过中断切换时，确定各个所述内核的负载；
当所述当前内核之外的其它所述内核中有至少一个所述内核的负载与所述当前内核的负载的比值小于或等于第一阈值时，确定负载最小的所述内核为目标内核，将所述中断请求绑定至所述目标内核；
重新触发所述中断请求，将再次接收到的所述中断请求分发给所述目标内核；
其中，为中断请求匹配一个内核作为当前内核之前，还包括：根据所述中断请求的中断切换使能标志确定所述中断请求是否绑定了任意一个所述内核，若所述中断请求的所述中断切换使能标志的值为真，则确定所述中断请求未绑定至所述内核；若所述中断请求的所述中断切换使能标志的值为假，则确定所述中断请求已经绑定至一个所述内核。
2.如权利要求1所述的方法，其特征在于，当接收的所述中断请求已经绑定至一个所述内核时，将所述中断请求分发给自身绑定的所述内核。
3.如权利要求1所述的方法，其特征在于，还包括：根据所述中断请求的所述中断切换使能标志和中断切换状态标志确定所述中断请求的状态，若所述中断切换使能标志的值为真且所述中断切换状态标志的值为假，则确定所述中断请求的状态为允许中断切换且未进行过中断切换；若所述中断切换使能标志的值为假或所述中断切换状态标志的值为真，则确定所述中断请求的状态为禁中断切换或已经进行过中断切换。
4.如权利要求1所述的方法，其特征在于，还包括：根据各个所述内核的负载，确定所述当前内核之外的其它所述内核中是否有至少一个所述内核的负载与所述当前内核的负载的比值小于或等于第一阈值，若否，则将所述中断请求分发给所述当前内核。
5.如权利要求3所述的方法，其特征在于，将所述中断请求绑定至所述目标内核后，还包括将所述中断切换使能标志的值置假，将所述中断切换状态标记的值置真。
6.一种多核处理器系统中分发中断的装置，其特征在于，包括：
第一匹配单元，用于当接收的中断请求未绑定至任意一个内核时，为所述中断请求匹配一个所述内核作为当前内核；
状态确定单元，用于在所述中断请求的状态为允许中断切换且未进行过中断切换时，确定各个所述内核的负载；
第二匹配单元，用于当所述当前内核之外的其它所述内核中是否有至少一个所述内核的负载与所述当前内核的负载的比值小于或等于第一阈值时，确定负载最小的所述内核为目标内核，将所述中断请求绑定至所述目标内核；
中断分发单元，用于重新触发所述中断请求，将再次接收到的所述中断请求分发给所述目标内核；
其中，所述第一匹配单元，还用于根据所述中断请求的中断切换使能标志确定所述中断请求是否绑定了任意一个所述内核，具体包括：
若所述中断请求的所述中断切换使能标志的值为真，则确定所述中断请求未绑定至所述内核；若所述中断请求的所述中断切换使能标志的值为假，则确定所述中断请求已经绑定至一个所述内核。
7.如权利要求6所述的装置，其特征在于，所述中断分发单元，还用于当接收的所述中断请求已经绑定至一个所述内核时，将所述中断请求分发给自身绑定的所述内核。
8.如权利要求6所述的装置，其特征在于，所述状态确定单元，还用于根据所述中断请求的所述中断切换使能标志和中断切换状态标志确定所述中断请求的状态，具体包括：
若所述中断切换使能标志的值为真且所述中断切换状态标志的值为假，则确定所述中断请求的状态为允许中断切换且未进行过中断切换；若所述中断切换使能标志的值为假或所述中断切换状态标志的值为真，则确定所述中断请求的状态为禁中断切换或已经进行过中断切换。
9.如权利要求6所述的装置，其特征在于，所述第二匹配单元，还用于根据各个所述内核的负载，确定所述当前内核之外的其它所述内核中是否有至少一个所述内核的负载与所述当前内核的负载的比值小于或等于第一阈值，若否，则将所述中断请求分发给所述当前内核。
10.如权利要求8所述的装置，其特征在于，所述中断分发单元，还用于将所述中断请求绑定至所述目标内核后，还包括将所述中断切换使能标志的值置假，将所述中断切换状态标记的值置真。
CN201610395264.0A 2016-06-03 2016-06-03 一种多核处理器系统中分发中断的方法和装置 Active CN106095548B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610395264.0A CN106095548B (zh) 2016-06-03 2016-06-03 一种多核处理器系统中分发中断的方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610395264.0A CN106095548B (zh) 2016-06-03 2016-06-03 一种多核处理器系统中分发中断的方法和装置

Publications (2)

Publication Number Publication Date
CN106095548A CN106095548A (zh) 2016-11-09
CN106095548B true CN106095548B (zh) 2020-07-10

Family

ID=57447194

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610395264.0A Active CN106095548B (zh) 2016-06-03 2016-06-03 一种多核处理器系统中分发中断的方法和装置

Country Status (1)

Country Link
CN (1) CN106095548B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106775971B (zh) * 2016-12-02 2020-01-31 杭州中天微系统有限公司 数据处理装置
CN107870818B (zh) * 2017-10-19 2021-03-02 瑞芯微电子股份有限公司 多核处理器中断动态响应方法及存储介质
CN108037951B (zh) * 2017-12-27 2020-11-20 山东师范大学 一种dtp处理器的中断快速切换方法及装置
CN110737358A (zh) * 2019-09-02 2020-01-31 Oppo（重庆）智能科技有限公司 一种线程绑定方法及终端、存储介质

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55154653A (en) * 1979-05-22 1980-12-02 Nec Corp Interruption distributing system to multiprocessor
JPH05324569A (ja) * 1992-05-21 1993-12-07 Mitsubishi Electric Corp 割り込み制御方式
CN101246438A (zh) * 2008-03-07 2008-08-20 中兴通讯股份有限公司 一种对称多处理系统中进程与中断的处理方法及装置
CN101354664B (zh) * 2008-08-19 2011-12-28 中兴通讯股份有限公司 多核处理器中断负载均衡方法和装置
CN102063335B (zh) * 2009-11-13 2014-04-02 大唐移动通信设备有限公司 中断控制器以及多核处理器共享设备中断的处理方法
CN103559090A (zh) * 2013-10-31 2014-02-05 宇龙计算机通信科技(深圳)有限公司 一种任务协调处理方法、装置及终端
CN105589750B (zh) * 2015-07-07 2019-01-25 新华三技术有限公司 一种cpu资源调度方法和服务器
CN105117292B (zh) * 2015-07-31 2018-09-14 华南理工大学 随机扩散动态负载均衡方法
CN105550039A (zh) * 2015-12-21 2016-05-04 浪潮电子信息产业股份有限公司 一种基于Redhat Linux系统下网卡性能调优的实现方法

Also Published As

Publication number Publication date
CN106095548A (zh) 2016-11-09

Similar Documents

Publication Publication Date Title
CN108762896B (zh) 一种基于Hadoop集群任务调度方法及计算机设备
CN106095548B (zh) 一种多核处理器系统中分发中断的方法和装置
US11010199B2 (en) Efficient critical thread scheduling for non-privileged thread requests
US8612986B2 (en) Computer program product for scheduling ready threads in a multiprocessor computer based on an interrupt mask flag value associated with a thread and a current processor priority register value
CN106557369B (zh) 一种多线程的管理方法及系统
CN103365718A (zh) 一种线程调度方法、线程调度装置及多核处理器系统
US20160378570A1 (en) Techniques for Offloading Computational Tasks between Nodes
EP2701074A1 (en) Method, device, and system for performing scheduling in multi-processor core system
CN111782355B (zh) 一种基于混合负载的云计算任务调度方法及系统
CN104253850A (zh) 一种任务分布式调度方法和系统
CN103559083A (zh) 网页爬取任务调度方法与任务调度器
US11144366B2 (en) Computing node processor resource optimization method, computing node and server cluster
CN111104208A (zh) 进程调度管理方法、装置、计算机设备及存储介质
CN111240813A (zh) 一种dma调度方法、装置和计算机可读存储介质
KR101869939B1 (ko) 멀티-쓰레딩을 사용하는 그래픽 처리를 위한 방법 및 장치
CN112905342A (zh) 资源调度方法、装置、设备及计算机可读存储介质
WO2009074946A1 (en) Data processing system and method of interrupt handling
WO2016202153A1 (zh) 一种gpu资源的分配方法及系统
US9417924B2 (en) Scheduling in job execution
US20180270306A1 (en) Coexistence of a synchronous architecture and an asynchronous architecture in a server
US10713096B2 (en) System and method for handling data skew at run time
CN110838987A (zh) 队列限流方法、存储介质
CN110837415A (zh) 一种基于risc-v多核处理器的线程调度方法和装置
CN111427673B (zh) 一种负载均衡方法、装置及设备
JP4363417B2 (ja) コンピュータ装置およびコンピュータ制御方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 266071 Shandong city of Qingdao province Jiangxi City Road No. 11

Patentee after: Qingdao Hisense Mobile Communication Technology Co.,Ltd.

Address before: 266071 Shandong city of Qingdao province Jiangxi City Road No. 11

Patentee before: HISENSE MOBILE COMMUNICATIONS TECHNOLOGY Co.,Ltd.