CN107870818B - 多核处理器中断动态响应方法及存储介质 - Google Patents

多核处理器中断动态响应方法及存储介质 Download PDF

Info

Publication number
CN107870818B
CN107870818B CN201710979272.4A CN201710979272A CN107870818B CN 107870818 B CN107870818 B CN 107870818B CN 201710979272 A CN201710979272 A CN 201710979272A CN 107870818 B CN107870818 B CN 107870818B
Authority
CN
China
Prior art keywords
idle
core
interrupt
interrupt event
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710979272.4A
Other languages
English (en)
Other versions
CN107870818A (zh
Inventor
谢修鑫
许盛飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rockchip Electronics Co Ltd
Original Assignee
Rockchip Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rockchip Electronics Co Ltd filed Critical Rockchip Electronics Co Ltd
Priority to CN201710979272.4A priority Critical patent/CN107870818B/zh
Publication of CN107870818A publication Critical patent/CN107870818A/zh
Application granted granted Critical
Publication of CN107870818B publication Critical patent/CN107870818B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • G06F9/5044—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals considering hardware capabilities
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • G06F9/505—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals considering the load
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2209/00—Indexing scheme relating to G06F9/00
    • G06F2209/50—Indexing scheme relating to G06F9/50
    • G06F2209/5021—Priority

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)

Abstract

一种多核处理器中断动态响应方法及存储介质，其中方法包括如下步骤，计算每个单核处理器当前的空闲系数；获取每个单核处理器的运行频率；根据单核处理器的空闲系数及运行频率生成选择指数；在需要对中断事件进行响应的时候，判断当前处理器是否存在空闲核，若是则使能空闲时间最长的核对中断事件进行响应，否则使能选择指数最大的核对中断事件进行响应。解决现有技术中中断响应效率不高的问题。

Description

多核处理器中断动态响应方法及存储介质
技术领域
本发明涉及芯片设计领域，尤其涉及一种多核处理器的中断响应方法。
背景技术
现在大部分的电脑,手机平板等设备都采用多核处理器,随着设备上运行的应用越来越多,对多核cpu的响应和处理速度要求也越来越高.要改善这种情况,关键指标之一是处理好中断的响应.目前多核系统下中断响应采用的有静态中断响应策略和动态响应策略.静态响应策略是CPU的每个核响应固定范围内中断.例如:
系统有4个cpu(cpu0、cpu1、cpu2、cpu3)，100个中断(编号为irq1～irq100)。现在的情况是通过软件配置各个中断对应的响应cpu，如：编号irq1～irq20的中断由cpu0响应，编号irq21～irq50的中断由cpu1响应,编号irq51～irq80的中断由cpu2响应，编号irq81～irq100的中断由cpu3响应。对于这样的多核系统，经常会出现有些cpu负载重，有些cpu一直空闲。大大影响多核cpu的性能.
目前的动态中断响应策略主要是由cpu核的负载值和等待处理的任务数来决定中断的分配.当负载值或者等待的任务数超过一定阀值后,就把中断分配给其他cpu核.但是这种政策会碰到复杂任务分配到低频率的cpu核导致系统响应变慢。
发明内容
为此，需要提供一种创新的CPU多核运行时中断响应分配优化的方法，解决现有技术中中断响应效率不高的问题。
为实现上述目的，发明人提供了一种多核处理器中断动态响应方法，包括如下步骤，计算每个单核处理器当前的空闲系数；获取每个单核处理器的运行频率；根据单核处理器的空闲系数及运行频率生成选择指数；
在需要对中断事件进行响应的时候，判断当前处理器是否存在空闲核，若是则使能空闲时间最长的核对中断事件进行响应，否则使能选择指数最大的核对中断事件进行响应。
具体地，在需要对中断事件进行响应的时候，还进行判断步骤，判断当前多个单核处理器是否运行在相同频率；
当多个单核处理器运行在不同频率，且存在空闲核时，使能空闲时间最长的核对中断事件进行响应；当多个单核处理器运行在不同频率，且不存在空闲核时，使能选择指数最大的核对中断事件进行响应。
进一步地，还包括步骤，计算每个单核处理器当前的负载系数；
当多个单核处理器运行在相同频率，且存在空闲核时，使能空闲时间最长的核对中断事件进行响应；当多个单核处理器运行在相同频率，且不存在空闲核时，使能负载系数最小的核对中断事件进行响应。
优选地，所述负载系数为单核处理器在单位时间内运行时间和总时间的比值。
具体地，所述选择指数具体为：Pselect＝(Pidle*Psi)*(Pfreq*Psf)。
一种多核处理器中断动态响应存储介质，存储有计算机程序，所述计算机程序在被运行时执行如下步骤，计算每个单核处理器当前的空闲系数；获取每个单核处理器的运行频率；根据单核处理器的空闲系数及运行频率生成选择指数；
在需要对中断事件进行响应的时候，判断当前处理器是否存在空闲核，若是则使能空闲时间最长的核对中断事件进行响应，否则使能选择指数最大的核对中断事件进行响应。
进一步地，所述计算机程序在被运行时还执行步骤，在需要对中断事件进行响应的时候，还进行判断步骤，判断当前多个单核处理器是否运行在相同频率；
当多个单核处理器运行在不同频率，且存在空闲核时，使能空闲时间最长的核对中断事件进行响应；当多个单核处理器运行在不同频率，且不存在空闲核时，使能选择指数最大的核对中断事件进行响应。
进一步地，所述计算机程序在被运行时还执行步骤，计算每个单核处理器当前的负载系数；
当多个单核处理器运行在相同频率，且存在空闲核时，使能空闲时间最长的核对中断事件进行响应；当多个单核处理器运行在相同频率，且不存在空闲核时，使能负载系数最小的核对中断事件进行响应。
可选地，所述负载系数为单核处理器在单位时间内运行时间和总时间的比值。
具体地，所述选择指数具体为：Pselect＝(Pidle*Psi)*(Pfreq*Psf)。
区别于现有技术，上述技术方案通过引入频率、负载系数、空闲系数、选择系数等多项因子，量化了多核处理器在工作中对中断响应的优先级，再进行中断的自动分配响应，能够有效地提升多核处理器在工作状态下对中断分配响应的效率。
附图说明
图1为具体实施方式所述的中断动态分配方法流程图。
具体实施方式
为详细说明技术方案的技术内容、构造特征、所实现目的及效果，以下结合具体实施例并配合附图详予说明。
请参阅图1，为本发明一种多核处理器中断动态响应方法流程图，包括如下步骤，S100计算每个单核处理器当前的空闲系数；获取每个单核处理器的运行频率；根据单核处理器的空闲系数及运行频率生成选择指数；
在需要对中断事件进行响应的时候，进行步骤S102判断当前处理器是否存在空闲核，若是则进行步骤S104使能空闲时间最长的核对中断事件进行响应，否则进行S106使能选择指数最大的核对中断事件进行响应。
在具体展开说明之前介绍下一些参数因子的计算方法：
负载系数Pload：用于衡量CPU的当前工作负荷指数，可以选择CPU单位时间内运行时间和总时间的比值
空闲系数Pidle：用于衡量CPU的当前工作空闲指数，可以选择CPU单位时间内处在idle空闲状态的时间和总时间的比值。
Pfreq:表示CPU的运行频率
Pselect:表示特定倾向下CPU的优先选择等级。
如果希望更多的选择频率高的CPU，可以定义一个频率因子Psf，随着Psf的增加CPU频率所占的权重也随之增加；正常时Psf为1。
如果我们希望更多的选择空闲系数高的CPU，可以定义一个系数Psi，随着Psi的增加CPU空闲系数所占的权重也所知增加；正常时Psi为1。
具体地，Pselect＝(Pidle*Psi)*(Pfreq*Psf)。
在具体的实施例中，可以挑选Pselect值大的核响应中断。如果cpu当前已经在idle状态，这时
Pselect＝(Pfreq*Psf)*Psi.
在本实施例中，通过计算多核处理器的当前空闲系数，可以量化当前单核处理器的空闲的工作状态，再结合当前工作频率来获取选择指数得分，由于选择指数从当前处理器空闲状态及工作频率来进行评价，即越闲置的处理器以及工作频率状态越好的处理器得分越高，因此在进行步骤S106使能选择指数最大的核对中断事件进行响应后，就能够筛选出当前的单核处理器中工作状态最适配的那个单核处理器，解决了现有技术中中断事件通过预设方法安排给指定处理器进行处理，有可能会安排给本身负载就已经很高的处理器继续增加负担等，起到了优化中断事件动态分配的效果。
再其他一些更加具体的实施例中，在需要对中断事件进行响应的时候，还进行判断步骤，判断当前多个单核处理器是否运行在相同频率；这里判断频率的步骤与上述判断是否存在空闲核的判断并无先后顺序的限制，两个判断步骤的判断结果共同影响最终的响应中断事件的处理器选择。
在某些实施例中，当多个单核处理器运行在不同频率，且存在空闲核时，使能空闲时间最长的核对中断事件进行响应；这样能够使得空闲核的待机时间缩短，提高多核处理器效率，若空闲时间最长的处理器有多个，则选择其中频率最高的处理器，这样能够使得中断事件的处理效率得到提升。当多个单核处理器运行在不同频率，且不存在空闲核时，使能选择指数最大的核对中断事件进行响应。使能选择指数最大的核对中断事件进行响应能够优化处理器对中断事件的处理效率。
其他一些实施例中，当多个单核处理器运行在相同频率，且存在空闲核时，使能空闲时间最长的核对中断事件进行响应；选用空闲时间最长的核使得空闲核的待机时间缩短，提高多核处理器效率。当多个单核处理器运行在相同频率，且不存在空闲核时，使能负载系数最小的核对中断事件进行响应。通过使能负载系数最小的核能够优化处理器的中断事件响应配置，提高多核处理器的整体运行效率。
一种多核处理器中断动态响应存储介质，存储有计算机程序，所述计算机程序在被运行时执行如下步骤，计算每个单核处理器当前的空闲系数；获取每个单核处理器的运行频率；根据单核处理器的空闲系数及运行频率生成选择指数；
在需要对中断事件进行响应的时候，判断当前处理器是否存在空闲核，若是则使能空闲时间最长的核对中断事件进行响应，否则使能选择指数最大的核对中断事件进行响应。
进一步地，所述计算机程序在被运行时还执行步骤，在需要对中断事件进行响应的时候，还进行判断步骤，判断当前多个单核处理器是否运行在相同频率；
当多个单核处理器运行在不同频率，且存在空闲核时，使能空闲时间最长的核对中断事件进行响应；当多个单核处理器运行在不同频率，且不存在空闲核时，使能选择指数最大的核对中断事件进行响应。
进一步地，所述计算机程序在被运行时还执行步骤，计算每个单核处理器当前的负载系数；
当多个单核处理器运行在相同频率，且存在空闲核时，使能空闲时间最长的核对中断事件进行响应；当多个单核处理器运行在相同频率，且不存在空闲核时，使能负载系数最小的核对中断事件进行响应。
可选地，所述负载系数为单核处理器在单位时间内运行时间和总时间的比值。
具体地，所述选择指数具体为：Pselect＝(Pidle*Psi)*(Pfreq*Psf)。
需要说明的是，尽管在本文中已经对上述各实施例进行了描述，但并非因此限制本发明的专利保护范围。因此，基于本发明的创新理念，对本文所述实施例进行的变更和修改，或利用本发明说明书及附图内容所作的等效结构或等效流程变换，直接或间接地将以上技术方案运用在其他相关的技术领域，均包括在本发明的专利保护范围之内。

Claims (10)

1.一种多核处理器中断动态响应方法，其特征在于，包括如下步骤，计算每个单核处理器当前的空闲系数；获取每个单核处理器的运行频率；根据单核处理器的空闲系数及运行频率生成选择指数；所述空闲系数为单位时间内处在空闲状态的时间和总时间的比值；
在需要对中断事件进行响应的时候，判断当前处理器是否存在空闲核，若是则使能空闲时间最长的核对中断事件进行响应，否则使能选择指数最大的核对中断事件进行响应。
2.根据权利要求1所述的多核处理器中断动态响应方法，其特征在于，在需要对中断事件进行响应的时候，还进行判断步骤，判断当前多个单核处理器是否运行在相同频率；
当多个单核处理器运行在不同频率，且存在空闲核时，使能空闲时间最长的核对中断事件进行响应；当多个单核处理器运行在不同频率，且不存在空闲核时，使能选择指数最大的核对中断事件进行响应。
3.根据权利要求2所述的多核处理器中断动态响应方法，其特征在于，还包括步骤，计算每个单核处理器当前的负载系数；
当多个单核处理器运行在相同频率，且存在空闲核时，使能空闲时间最长的核对中断事件进行响应；当多个单核处理器运行在相同频率，且不存在空闲核时，使能负载系数最小的核对中断事件进行响应。
4.根据权利要求3所述的多核处理器中断动态响应方法，其特征在于，所述负载系数为单核处理器在单位时间内运行时间和总时间的比值。
5.根据权利要求1所述的多核处理器中断动态响应方法，其特征在于，所述选择指数具体为：Pselect＝(Pidle*Psi)*(Pfreq*Psf)；
Pidle：空闲系数，CPU单位时间内处在idle空闲状态的时间和总时间的比值；
Pfreq:CPU的运行频率；
Pselect:表示特定倾向下CPU的优先选择等级；
Psf：频率因子，随着Psf的增加CPU频率所占的权重也随之增加；
Psi系数：随着Psi的增加CPU空闲系数所占的权重也随之增加。
6.一种多核处理器中断动态响应存储介质，其特征在于，存储有计算机程序，所述计算机程序在被运行时执行如下步骤，计算每个单核处理器当前的空闲系数；获取每个单核处理器的运行频率；根据单核处理器的空闲系数及运行频率生成选择指数；所述空闲系数为单位时间内处在空闲状态的时间和总时间的比值；
在需要对中断事件进行响应的时候，判断当前处理器是否存在空闲核，若是则使能空闲时间最长的核对中断事件进行响应，否则使能选择指数最大的核对中断事件进行响应。
7.根据权利要求6所述的多核处理器中断动态响应存储介质，其特征在于，所述计算机程序在被运行时还执行步骤，在需要对中断事件进行响应的时候，还进行判断步骤，判断当前多个单核处理器是否运行在相同频率；
当多个单核处理器运行在不同频率，且存在空闲核时，使能空闲时间最长的核对中断事件进行响应；当多个单核处理器运行在不同频率，且不存在空闲核时，使能选择指数最大的核对中断事件进行响应。
8.根据权利要求7所述的多核处理器中断动态响应存储介质，其特征在于，所述计算机程序在被运行时还执行步骤，计算每个单核处理器当前的负载系数；
当多个单核处理器运行在相同频率，且存在空闲核时，使能空闲时间最长的核对中断事件进行响应；当多个单核处理器运行在相同频率，且不存在空闲核时，使能负载系数最小的核对中断事件进行响应。
9.根据权利要求8所述的多核处理器中断动态响应存储介质，其特征在于，所述负载系数为单核处理器在单位时间内运行时间和总时间的比值。
10.根据权利要求6所述的多核处理器中断动态响应存储介质，其特征在于，所述选择指数具体为：Pselect＝(Pidle*Psi)*(Pfreq*Psf)；
Pidle：空闲系数，CPU单位时间内处在idle空闲状态的时间和总时间的比值；
Pfreq:表示CPU的运行频率；
Pselect:表示特定倾向下CPU的优先选择等级；
Psf：频率因子，随着Psf的增加CPU频率所占的权重也随之增加；
Psi系数：随着Psi的增加CPU空闲系数所占的权重也随之增加。
CN201710979272.4A 2017-10-19 2017-10-19 多核处理器中断动态响应方法及存储介质 Active CN107870818B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710979272.4A CN107870818B (zh) 2017-10-19 2017-10-19 多核处理器中断动态响应方法及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710979272.4A CN107870818B (zh) 2017-10-19 2017-10-19 多核处理器中断动态响应方法及存储介质

Publications (2)

Publication Number Publication Date
CN107870818A CN107870818A (zh) 2018-04-03
CN107870818B true CN107870818B (zh) 2021-03-02

Family

ID=61753155

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710979272.4A Active CN107870818B (zh) 2017-10-19 2017-10-19 多核处理器中断动态响应方法及存储介质

Country Status (1)

Country Link
CN (1) CN107870818B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11113216B2 (en) * 2019-03-20 2021-09-07 Mediatek Inc. Dispatching interrupts in a multi-processor system based on power and performance factors
CN112783626B (zh) * 2021-01-21 2023-12-01 珠海亿智电子科技有限公司 中断处理方法、装置、电子设备及存储介质

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101599028A (zh) * 2009-07-08 2009-12-09 成都市华为赛门铁克科技有限公司 一种多核cpu中统一资源定位符过滤的方法及装置
CN101923492A (zh) * 2010-08-11 2010-12-22 上海交通大学 面向嵌入式异构多核上执行动态分配指令的方法
CN103150005A (zh) * 2013-03-01 2013-06-12 福州瑞芯微电子有限公司 非对称低功耗移动设备的多核结构
CN104239153A (zh) * 2014-09-29 2014-12-24 三星电子（中国）研发中心 多核cpu负载均衡的方法和装置
US9342365B2 (en) * 2012-03-15 2016-05-17 Samsung Electronics Co., Ltd. Multi-core system for balancing tasks by simultaneously comparing at least three core loads in parallel
CN105808338A (zh) * 2016-03-17 2016-07-27 李晓波 一种在处理中实现中断响应核可配置的方法及装置
CN106095548A (zh) * 2016-06-03 2016-11-09 青岛海信移动通信技术股份有限公司 一种多核处理器系统中分发中断的方法和装置
CN107102966A (zh) * 2016-02-22 2017-08-29 龙芯中科技术有限公司 多核处理器芯片、中断控制方法及控制器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101286700B1 (ko) * 2006-11-06 2013-07-16 삼성전자주식회사 멀티 코어 프로세서 시스템에서 로드 밸런싱을 위한 장치및 방법
KR100962531B1 (ko) * 2007-12-11 2010-06-15 한국전자통신연구원 동적 로드 밸런싱을 지원하는 멀티 쓰레딩 프레임워크를 수행하는 장치 및 이를 이용한 프로세싱 방법
JP5981020B2 (ja) * 2012-04-24 2016-08-31 インテル コーポレイション 効率的な消費電力管理のための動的インタラプト再コンフィグレーション

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101599028A (zh) * 2009-07-08 2009-12-09 成都市华为赛门铁克科技有限公司 一种多核cpu中统一资源定位符过滤的方法及装置
CN101923492A (zh) * 2010-08-11 2010-12-22 上海交通大学 面向嵌入式异构多核上执行动态分配指令的方法
US9342365B2 (en) * 2012-03-15 2016-05-17 Samsung Electronics Co., Ltd. Multi-core system for balancing tasks by simultaneously comparing at least three core loads in parallel
CN103150005A (zh) * 2013-03-01 2013-06-12 福州瑞芯微电子有限公司 非对称低功耗移动设备的多核结构
CN104239153A (zh) * 2014-09-29 2014-12-24 三星电子（中国）研发中心 多核cpu负载均衡的方法和装置
CN107102966A (zh) * 2016-02-22 2017-08-29 龙芯中科技术有限公司 多核处理器芯片、中断控制方法及控制器
CN105808338A (zh) * 2016-03-17 2016-07-27 李晓波 一种在处理中实现中断响应核可配置的方法及装置
CN106095548A (zh) * 2016-06-03 2016-11-09 青岛海信移动通信技术股份有限公司 一种多核处理器系统中分发中断的方法和装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
基于同构多核处理器的任务调度;许雍祯;《计算机系统应用》;20141130;第23卷(第11期);第1-9页 *

Also Published As

Publication number Publication date
CN107870818A (zh) 2018-04-03

Similar Documents

Publication Publication Date Title
KR101651871B1 (ko) 멀티코어 시스템 상에서 단위 작업을 할당하는 방법 및 그 장치
US9959142B2 (en) Dynamic task scheduling method for dispatching sub-tasks to computing devices of heterogeneous computing system and related computer readable medium
US10664318B2 (en) Method and apparatus for allocating computing resources of processor
CN111078363B (zh) 一种虚拟机的numa节点调度方法、装置、设备及介质
US20130283286A1 (en) Apparatus and method for resource allocation in clustered computing environment
KR101885211B1 (ko) Ｇｐｕ의 자원 할당을 위한 방법 및 장치
US9858115B2 (en) Task scheduling method for dispatching tasks based on computing power of different processor cores in heterogeneous multi-core processor system and related non-transitory computer readable medium
KR102197874B1 (ko) 멀티-코어 프로세서를 포함하는 시스템 온 칩 및 그것의 쓰레드 스케줄링 방법
US11876731B2 (en) System and methods for sharing memory subsystem resources among datacenter applications
CN111191777B (zh) 一种神经网络处理器及其控制方法
US8627325B2 (en) Scheduling memory usage of a workload
US10528119B2 (en) Dynamic power routing to hardware accelerators
US7366814B2 (en) Heterogeneous multiprocessor system and OS configuration method thereof
JP2008191949A (ja) マルチコアシステムおよびマルチコアシステムの負荷分散方法
KR20200084707A (ko) 태스크 분산 처리를 관리하는 마스터 장치, 태스크를 처리하는 태스크 처리 장치, 및 그 동작 방법
CN107870818B (zh) 多核处理器中断动态响应方法及存储介质
TWI533146B (zh) 虛擬資源調整裝置、方法及儲存其之電腦可讀取紀錄媒體
WO2021253851A1 (zh) 一种集群分布式资源调度方法、装置、设备及存储介质
KR20120019330A (ko) 멀티코어 시스템의 스케쥴링 장치 및 방법
US9104490B2 (en) Methods, systems and apparatuses for processor selection in multi-processor systems
JP5136658B2 (ja) 仮想計算機の割当方法及び割当プログラム並びに仮想計算機環境を有する情報処理装置
US20160055037A1 (en) Analysis controller, analysis control method and computer-readable medium
CN110837419B (zh) 基于弹性批处理的推理引擎系统、方法及电子设备
KR20160061726A (ko) 인터럽트 핸들링 방법
CN112783651B (zh) 一种云平台vGPU负载均衡调度方法、介质及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 350003 building 18, No.89, software Avenue, Gulou District, Fuzhou City, Fujian Province

Applicant after: Ruixin Microelectronics Co., Ltd

Address before: 350003 building 18, No.89, software Avenue, Gulou District, Fuzhou City, Fujian Province

Applicant before: Fuzhou Rockchips Electronics Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant