CN111240813A - 一种dma调度方法、装置和计算机可读存储介质 - Google Patents
一种dma调度方法、装置和计算机可读存储介质 Download PDFInfo
- Publication number
- CN111240813A CN111240813A CN201811441362.9A CN201811441362A CN111240813A CN 111240813 A CN111240813 A CN 111240813A CN 201811441362 A CN201811441362 A CN 201811441362A CN 111240813 A CN111240813 A CN 111240813A
- Authority
- CN
- China
- Prior art keywords
- dma
- task
- task queue
- scheduling request
- thread
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 73
- 230000008569 process Effects 0.000 claims abstract description 27
- 230000001960 triggered effect Effects 0.000 claims abstract description 17
- 238000012163 sequencing technique Methods 0.000 claims description 21
- 230000005540 biological transmission Effects 0.000 claims description 15
- 230000003993 interaction Effects 0.000 claims description 7
- 230000004044 response Effects 0.000 claims description 2
- 230000002093 peripheral effect Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 8
- 230000008901 benefit Effects 0.000 description 6
- 241001522296 Erithacus rubecula Species 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
- G06F13/30—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal with priority control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
- G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2209/00—Indexing scheme relating to G06F9/00
- G06F2209/48—Indexing scheme relating to G06F9/48
- G06F2209/484—Precedence
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Bus Control (AREA)
Abstract
本发明提供了一种DMA调度方法、装置和计算机可读存储介质。其中，该DMA调度方法包括：根据DMA通道的数量初始化DMA调度环境，以分别为各DMA通道创建至少一个任务队列和至少一个工作线程；其中，所述任务队列和工作线程一一对应；响应于用户线程发起的多个DMA调度请求，将所述多个DMA调度请求逐个分配至多个任务队列中，并触发与所述多个任务队列分别对应的工作线程；基于被触发的工作线程调用DMA控制器，以处理所述多个DMA调度请求。本发明在软件层面对任务请求进行分配，通过将每个请求任务分配到所述全部通用DMA通道中任务数量最少的DMA通道的任务队列中，从而实现平衡DMA通道负载，有效提升了数据处理系统的数据吞吐量。
Description
技术领域
本发明属于计算机领域，具体涉及一种DMA调度方法、装置和计算机可读存储介质。
背景技术
处理器或者数字信号处理器主要用于数据处理。处理器可以包括一个处理器核心，一个存储器，一个DMA(Direct Memory Access，直接存储器存取)控制器，一个外部总线接口，以及一个或者多个外部接口用于实现芯片与外部的数据交互。处理器核心用于完成数据的处理操作，而数据的处理必然涉及数据源的读取和数据操作结果的储存操作。在数据的读写中，存在批量数据读写操作，即将大块数据从一个存储区域传输到另一个存储区域。处理器中，DMA控制器实现了上述的大块数据传输操作，从而将处理器核心从繁重的数据传输操作中解放出来，处理器核心可以直接利用DMA传输的数据进行数据处理，也可以将处理完成的数据由DMA控制器传输到指定的地址空间。
在现有的DMA控制器实现方法中，当多个外设同时需要利用DMA控制器进行数据传输时，DMA控制器的读写都采用固定的优先级或者优先级轮循的模式进行。上述两种方法导致数据的传输具有很大延时性，降低了系统的数据吞吐量。
此外，现有技术中当用户线程发起DMA调度请求时，必须将每个DMA调度请求放入与该请求对应的驱动接口所对应的DMA通道中，没有软件层面对DMA调度请求进行分配的过程。这样通常会导致DMA通道负载不均衡，从而降低了数据处理系统的数据吞吐量。
发明内容
针对现有技术中存在的问题，即，当多个外设同时需要利用DMA控制器进行数据传输时，DMA控制器的读写都采用固定的优先级或者优先级轮循的模式进行，从而导致数据的传输具有很大延时性；此外，当用户线程发起任务请求时，必须将每个任务请求放入与该任务请求对应的驱动接口所对应的专用DMA通道中，没有软件层面对任务请求进行分配的过程，导致DMA通道负载不均衡，从而降低了数据处理系统的数据吞吐量，基于此，本发明实施例提供了一种DMA调度方法、装置和计算机可读存储介质，进而在软件层面对DMA调度请求进行分配，通过将每个DMA调度任务分配到所述全部DMA通道中任务数量最少的DMA通道的任务队列中，从而实现平衡DMA通道负载，有效提升了数据处理系统的数据吞吐量。
依据本发明的第一方面，提供了一种DMA调度方法，其包括：
根据DMA通道的数量初始化DMA调度环境，以分别为各DMA通道创建至少一个任务队列和至少一个工作线程；其中，所述任务队列和工作线程一一对应；
响应于用户线程发起的多个DMA调度请求，将所述多个DMA调度请求逐个分配至多个任务队列中，并触发与所述多个任务队列分别对应的工作线程；基于被触发的工作线程调用DMA控制器，以处理所述多个DMA调度请求。
在上述实施例的基础上，所述响应于用户线程发起的多个DMA调度请求，将所述多个DMA调度请求逐个分配至多个任务队列中，并触发与所述多个任务队列分别对应的工作线程；基于被触发的工作线程调用DMA控制器，以处理所述多个DMA调度请求，包括：
响应于用户线程发起任意一个DMA调度请求，获取所述DMA调度请求；
将所述DMA调度请求放入排队数量最少的任务队列中，并触发与所述排队数量最少的任务队列相对应的工作线程；
基于与所述排队数量最少的任务队列相对应的工作线程调用DMA控制器，以处理所述DMA调度请求；
返回执行响应于用户线程发起任意一个DMA调度请求，获取所述DMA调度请求的步骤，直至所述多个DMA调度请求被全部处理完毕。
在上述实施例的基础上，基于与所述排队数量最少的任务队列相对应的工作线程调用DMA控制器，以处理DMA调度请求之后，包括：
通过DMA控制器触发中断服务程序中的任务结束事件，以通知所述RISC-V处理器所述DMA调度请求任务结束。
在上述实施例的基础上，在将DMA调度请求放入排队数量最少的任务队列中，并触发与排队数量最少的任务队列相对应的工作线程之前，所述方法还包括：
获取各个任务队列中的排队数量；其中，所述排队数量用于表示任务队列中处于等待状态的任务数量；
对各个任务队列的排队数量进行排序，得到排序结果；
根据排序结果将排队数量最小的任务队列作为用于处理DMA调度请求的任务队列。
在上述实施例的基础上，所述被触发的工作线程调用DMA控制器，用于传输数据和内存/外存之间的数据交互。
在上述实施例的基础上，所述DMA调度请求以队列的形式排列。
依据本发明的第二方面，提供了一种DMA调度装置，所述装置包括：
环境初始化模块，用于根据DMA通道的数量初始化DMA调度环境，以分别为各DMA通道创建至少一个任务队列和至少一个工作线程；其中，所述任务队列和工作线程一一对应；
调度请求处理模块，用于响应于用户线程发起的多个DMA调度请求，将所述多个DMA调度请求逐个分配至多个任务队列中，并触发与所述多个任务队列分别对应的工作线程；基于被触发的工作线程调用DMA控制器，以处理所述多个DMA调度请求。
在上述实施例的基础上，所述调度请求处理模块包括：
调度请求获取单元，用于响应于用户线程发起任意一个DMA调度请求，获取所述DMA调度请求；
线程触发单元，用于将所述DMA调度请求放入排队数量最少的任务队列中，并触发与所述排队数量最少的任务队列相对应的工作线程；
调度请求处理单元，用于基于与所述排队数量最少的任务队列相对应的工作线程调用DMA控制器，以处理所述DMA调度请求；
循环执行单元，用于返回执行响应于用户线程发起任意一个DMA调度请求，获取所述DMA调度请求的步骤，直至所述多个DMA调度请求被全部处理完毕。
在上述实施例的基础上，所述DMA调度装置还包括：
中断服务程序触发模块，用于通过DMA控制器触发中断服务程序中的任务结束事件，以通知所述RISC-V处理器所述DMA调度请求任务结束。
在上述实施例的基础上，所述调度请求处理模块还包括：
数据获取单元，用于获取各个任务队列中的排队数量；其中，所述排队数量用于表示任务队列中处于等待状态的任务数量；
排序单元，用于对各个任务队列的排队数量进行排序，得到排序结果；
任务队列确定单元，用于根据排序结果将排队数量最小的任务队列作为用于处理DMA调度请求的任务队列。
在上述实施例的基础上，所述DMA控制器，用于传输数据和内存/外存之间的数据交互。
在上述实施例的基础上，所述DMA调度请求以队列的形式排列。
依据本发明的第三方面，还提供了一种计算机可读存储介质，其上存储有计算机指令，所述计算机指令被处理器执行时实现如上所述的DMA调度方法。
本发明实施例提供的技术方案具有以下有益效果：
本发明提供了一种DMA调度方法、装置和计算机可读存储介质，该DMA调度方法根据DMA通道的数量初始化DMA调度环境，以分别为各DMA通道创建至少一个任务队列和至少一个工作线程；其中，所述任务队列和工作线程一一对应；响应于用户线程发起的多个DMA调度请求，将所述多个DMA调度请求逐个分配至多个任务队列中，并触发与所述多个任务队列分别对应的工作线程；基于被触发的工作线程调用DMA控制器，以处理所述多个DMA调度请求。本发明在软件层面对DMA调度请求进行分配，通过将每个DMA调度请求分配到所述全部DMA通道中任务数量最少的DMA通道的任务队列中，从而实现平衡DMA通道负载，有效提升了数据处理系统的数据吞吐量。
应当理解，上述说明仅是本发明技术方案的概述，以便能够更清楚地了解本发明的技术手段，从而可依照说明书的内容予以实施。为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举说明本发明的具体实施方式。
附图说明
通过阅读下文的示例性实施例的详细描述，本领域普通技术人员将明白本文所述的有点和益处以及其他优点和益处。附图仅用于示出示例性实施例的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的标号表示相同的部件。在附图中：
图1为根据本发明一实施例的DMA调度方法流程示意图；
图2为根据本发明又一实施例的DMA调度方法流程示意图；
图3为根据本发明一实施例的DMA调度装置的示意图；
图4示出了根据本发明实施例的计算机可读存储介质的示意图。
具体实施方式
下文中，将参考附图详细描述本发明的示例性实施方式，以使本领域技术人员可容易地实现它们。此外，为了清楚起见，在附图中省略了与描述示例性实施方式无关的部分。
在本发明中，应理解，诸如“包括”或“具有”等的术语旨在指示本说明书中所公开的特征、数字、步骤、行为、部件、部分或其组合的存在，并且不欲排除一个或多个其他特征、数字、步骤、行为、部件、部分或其组合存在或被添加的可能性。
另外还需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。
在本说明书中的一个或多个实施例中，所述DMA调度方法可以应用于包括RISC-V处理器和DMA控制器的数据处理系统中，本发明可以在软件层面对数据处理系统中的DMA调度请求进行分配，将每个DMA调度请求分配到全部DMA通道中任务数量最少的DMA通道的任务队列中，从而实现平衡DMA通道负载，有效提升了数据处理系统的数据吞吐量。
其中，RISC-V是加州大学伯克利分校(University of California at Berkeley，UCB)设计并发布的一种开源指令集架构，其目标是成为指令集架构领域的Linux，应用覆盖IoT(Internet of Things)设备、桌面计算机、高性能计算机等众多领域。相比于现有技术中的其他指令集框架，RISC-V框架具有着开源性、差异化和自由选择权的关键优势，因此，出现了很多基于RISC-V框架的处理器，这些处理器的实现范围十分广泛，从简单物联网处理器到运行Linux的应用处理器，都是基于一套共同的指令集。
现有技术中的DMA控制器实现方法中，可以使用多个外设设备同时需要利用DMA控制器进行数据传输时，DMA控制器的读写都采用固定的优先级或者优先级轮循的模式进行。上述方法将导致数据的传输具有很大延时，并且，也降低了系统的数据吞吐量。此外，现有技术中当用户线程发起任务请求时，必须将每个任务请求放入与该任务请求对应的驱动接口所对应的专用DMA通道中，没有软件层面对任务请求进行分配的过程。这样通常会导致DMA通道负载不均衡，从而降低了数据处理系统的数据吞吐量。基于此，本发明实施例提出了一种DMA调度方法。
下面将具体介绍本发明实施例中的线程调度方法，请参阅图1，图1示出了根据本发明实施例的DMA调度方法流程示意图。应当理解的是，本发明实施例的方法的执行主体可以是RISC-V处理器。本发明实施例的方法包括：
S110、根据DMA通道的数量初始化DMA调度环境，以分别为各DMA通道创建至少一个任务队列和至少一个工作线程；其中，所述任务队列和工作线程一一对应。其中，DMA(Direct Memory Access)，即直接存储器存取，是一种快速传送数据的机制。数据传递可以从适配卡到内存，从内存到适配卡或从一段内存到另一段内存。DMA控制器是一种在系统内部转移数据的独特外设，可以将其视为一种能够通过一组专用总线将内部和外部存储器与每个具有DMA能力的外设连接起来的控制器。它之所以属于外设，是因为它是在处理器的编程控制下来执行传输的。值得注意的是，通常只有数据流量较大(kBps或者更高)的外设才需要支持DMA能力，这些应用方面典型的例子包括视频、音频和网络接口。
具体而言，DMA控制器包括一条地址总线、一条数据总线和控制寄存器。高效率的DMA控制器将具有访问其所需要的任意资源的能力，而无须处理器本身的介入就能产生中断。最后，它能在控制器内部计算出地址。
本实施例中所述的RISC-V处理器可以包含多个DMA控制器。每个控制器有多个DMA通道，以及多条直接与存储器站(memory bank)和外设连接的总线，具体的，在很多高性能处理器中集成了两种类型的DMA控制器。第一类通常称为“系统DMA控制器”，可以实现对任何资源(外设和存储器)的访问，第二类称为内部存储器DMA控制器(IMDMA)，专门用于内部存储器所处位置之间的相互存取操作。
具体的，每一个DMA具有至少一个全局中断标志位，本实施例中可以通过全局中断标志位来确定DMA通道的数量。
所述DMA调度环境即为多个DMA通道中的每一个DMA通道创建至少一个任务队列和至少一个工作线程。
S120、响应于用户线程发起的多个DMA调度请求，将所述多个DMA调度请求逐个分配至多个任务队列中，并触发与所述多个任务队列分别对应的工作线程；基于被触发的工作线程调用DMA控制器，以处理所述多个DMA调度请求。
本实施例中所述的DMA调度请求由用户发起，并通过用户线程发出。鉴于线程的功能性，本实施例将用于发送DMA调度请求的线程称为用户线程，将用于调用DMA控制器的线程称为工作线程。
在另外一些实施例中，所述DMA调度请求以队列的形式排列。具体的，队列的特点是FIFO(First Input First Output)，即先入先出。示例性的，假设本实施例中需要处理的DMA调度请求的数量为M，DMA通道的数量为N。则M个DMA调度请求按照在队列中的先后顺序而被选取并分配到所述N个DMA通道中。所述N个DMA通道中任务队列中的任务也是按照进入队列的先后顺序被顺次执行。
DMA控制器，用于传输数据和内存/外存之间的数据交互。
在DMA调度方法执行过程中，RISC-V处理器会通过调用DMA控制器的控制下直接和存储器进行高速数据传送。具体的，在使用DMA调度方法进行数据传输过程中，首先向需要向DMA控制器发出请求，DMA控制器再向RISC-V处理器发出总线请求，要求控制系统总线。RISC-V处理器响应DMA控制器的总线请求并把总线控制权交给DMA控制器，然后在DMA控制器的控制下开始利用系统总线进行数据传输。
为了便于理解，本实施例可以对所述DMA调度方法进行这样的描述：所述数据处理系统有N个通用DMA通道，其中N大于等于2，所述方法包括：为所述N个通用DMA通道中的每一个DMA通道创建1个任务队列和1个对应的工作线程；用户线程发起M个DMA请求任务；其中M大于等于1；将所述M个DMA请求任务分配到所述N个通用DMA通道的任务队列中以完成所述M个DMA请求任务。所述将所述M个DMA请求任务分配到所述N个通用DMA通道的任务队列中包括：按照顺序依次选取所述M个DMA请求任务中的1个DMA请求任务；将所述1个DMA请求任务放入所述N个通用DMA通道中任务数量最少的DMA通道的任务队列中，直到分配完所述M个DMA请求任务。
本实施例中所述的DMA调度方法，可以根据DMA通道的数量初始化DMA调度环境，以分别为各DMA通道创建至少一个任务队列和至少一个工作线程；其中，所述任务队列和工作线程一一对应；响应于用户线程发起的多个DMA调度请求，将所述多个DMA调度请求逐个分配至多个任务队列中，并触发与所述多个任务队列分别对应的工作线程；基于被触发的工作线程调用DMA控制器，以处理所述多个DMA调度请求。本发明在软件层面对任务请求进行分配，通过将每个请求任务分配到所述全部通用DMA通道中任务数量最少的DMA通道的任务队列中，从而实现平衡DMA通道负载，有效提升了数据处理系统的数据吞吐量。
不同于上述实施例，本实施例中所述的DMA调度方法中处理DMA调度请求之后，会通过中断服务程序通知所述RISC-V处理器所述DMA调度请求任务结束，下面结合图2进一步描述本发明实施例，图2为根据本发明另一实施例的DMA调度方法流程示意图，如图2所示，所述DMA调度方法包括：
S210、根据DMA通道的数量初始化DMA调度环境，以分别为各DMA通道创建至少一个任务队列和至少一个工作线程；其中，所述任务队列和工作线程一一对应。
S220、响应于用户线程发起任意一个DMA调度请求，获取所述DMA调度请求。
在一些实施例中，DMA调度方法会对用户发出的多个DMA调度请求逐个获取，并循环多次，直至全部DMA调度请求被全部处理完毕。本实施例中所述的S220到S250操作就是会循环执行多次的操作。
S230、将所述DMA调度请求放入排队数量最少的任务队列中，并触发与所述排队数量最少的任务队列相对应的工作线程。
在另外一些实施例中，可以将在上述操作中创建的多个任务队列中的任务数量进行比较，并选择一个任务数量最少的任务队列，并将等待处理的DMA调度请求放入其中，并触发与该任务队列相对应的工作线程，以执行后续程序。
在一种可能的实施方式中，在将DMA调度请求放入排队数量最少的任务队列中、并触发与排队数量最少的任务队列相对应的工作线程之前，所述DMA调度方法还包括：获取各个任务队列中的排队数量，得到多个排队数量；该排队数量用于表示任务队列中处于等待状态的任务数量；对所述多个排队数量进行排序，得到排序结果；根据排序结果将排队数量最小的任务队列作为用于处理DMA调度请求的任务队列。
作为一个可能的实施方式，假设DMA调度环境中包括五个任务队列q1、q2、q3、q4、q5，其分别对应的排队数量为5、7、3、8、9，此时会先对各排队数量进行排序，所得到的排序结果可以是正序排序结果(3、5、7、8、9)，也可以是逆序排序结果(9、8、7、5、3)，进而根据排序结果确定各个任务队列的排队数量当中的最小值为3，进而将排队数量为3的任务队列q3作为用于处理DMA调度请求的任务队列。
作为另一个可能的实施方式，DMA调度环境中的所包括的任务队列q1、q2、q3、q4、q5可各自预先设置有优先级，所述优先级也可以影响对用于处理DMA调度请求的任务队列的选择。例如，假设任务队列的预设优先级设置为使得任务队列q1、q2、q3、q4、q5的优先级依次降低，若其分别对应的排队数量为5、7、5、8、5，所得到的排序结果可以是正序排序结果(5、5、5、7、8)，也可以是逆序排序结果(8、7、5、5、5)，进而根据排序结果确定各个任务队列的排队数量最小值为5，符合要求的任务队列有三个队列q1、q3、q4，此时就基于预先设置的任务队列优先级来确定用于处理DMA调度请求的任务队列，即选取优先级最高的任务队列q1作为用于处理DMA调度请求的任务队列。
S240、基于与所述排队数量最少的任务队列相对应的工作线程调用DMA控制器，以处理所述DMA调度请求。
其中，DMA控制器是内存储器同外设之间进行高速数据传送时的硬件控制电路，是一种实现直接数据传送的专用处理器。一般的，DMA控制器包括一条地址总线、一条数据总线和控制寄存器。一个处理器可以包含多个DMA控制器。每个控制器有多个DMA通道，以及多条直接与存储器站(memory bank)和外设连接的总线。在很多高性能处理器中集成了两种类型的DMA控制器。第一类通常称为“系统DMA控制器”，可以实现对任何资源(外设和存储器)的访问。第二类称为“内部存储器DMA控制器”，专门用于内部存储器所处位置之间的相互存取操作。本发明的DMA控制器属于第一类，因此具有通用的DMA通道。
为了更清楚的描述DMA调度请求的任务分配的原则，本实施例会在上述实施例的基础上进行阐述，具体的，本实施例按照顺序依次选取的所述M个DMA请求任务中的1个DMA请求任务分配到所述N个通用DMA通道中任务数量最少的DMA通道的任务队列中。在本发明的一个具体实施方式中，如果某个DMA通道的任务队列中的任务数量远远少于其他DMA通道，则会一直将请求任务分配到该DMA通道的任务队列中。在本发明中，所述N个通用DMA通道可以具有通道序号。在本发明的另一个具体实施方式中，如果有至少两个DMA通道的任务队列中的任务数量相等，则可以选取DMA通道序号最小的或最大的DMA通道，或者任意选取所述至少两个DMA通道中的一个通道。
S250、通过DMA控制器触发中断服务程序中的任务结束事件，以通知所述RISC-V处理器所述DMA调度请求任务结束。
其中，中断服务程序当中央处理器正在处理内部数据，且外界发生了紧急情况时，要求RISC-V处理器暂停当前的工作转去处理这个紧急事件。处理完毕后，再回到原来被中断的地址，继续原来的工作，这样的过程称为中断。实现这一功能的部件称为中断系统，处理这种“急件事件”，可理解为是一种服务，是通过执行事先编好的某个特定的程序来完成的，这种处理“急件”的程序被称为——中断服务程序。
进一步的，任务结束事件用于通知数据处理系统DMA调度请求处理结束。
S260、返回执行响应于用户线程发起任意一个DMA调度请求，获取所述DMA调度请求的步骤，直至所述多个DMA调度请求被全部处理完毕。
进一步的，将DMA调度请求放入多个DMA通道中任务数量最少的DMA通道的任务队列中之后还包括：
任务数量最少的DMA通道中的工作线程调用DMA控制器来完成DMA调度请求。
下面结合图3描述用于实现上述DMA调度装置。如图3所示，示出了本发明又一实施例的DMA调度装置的示意图。该DMA调度装置包括：环境初始化模块310和调度请求处理模块320。
环境初始化模块310，用于根据DMA通道的数量初始化DMA调度环境，以分别为各DMA通道创建至少一个任务队列和至少一个工作线程；其中，所述任务队列和工作线程一一对应；
调度请求处理模块320，用于响应于用户线程发起的多个DMA调度请求，将所述多个DMA调度请求逐个分配至多个任务队列中，并触发与所述多个任务队列分别对应的工作线程；基于被触发的工作线程调用DMA控制器，以处理所述多个DMA调度请求。
本发明实施例根据DMA通道的数量初始化DMA调度环境，以分别为各DMA通道创建至少一个任务队列和至少一个工作线程；其中，所述任务队列和工作线程一一对应；响应于用户线程发起的多个DMA调度请求，将所述多个DMA调度请求逐个分配至多个任务队列中，并触发与所述多个任务队列分别对应的工作线程；基于被触发的工作线程调用DMA控制器，以处理所述多个DMA调度请求。本发明在软件层面对任务请求进行分配，通过将每个请求任务分配到所述全部通用DMA通道中任务数量最少的DMA通道的任务队列中，从而实现平衡DMA通道负载，有效提升了数据处理系统的数据吞吐量。
在上述实施例的基础上，所述调度请求处理模块包括：
调度请求获取单元，用于响应于用户线程发起任意一个DMA调度请求，获取所述DMA调度请求；
线程触发单元，用于将所述DMA调度请求放入排队数量最少的任务队列中，并触发与所述排队数量最少的任务队列相对应的工作线程；
调度请求处理单元，用于基于与所述排队数量最少的任务队列相对应的工作线程调用DMA控制器，以处理所述DMA调度请求；
循环执行单元，用于返回执行响应于用户线程发起任意一个DMA调度请求，获取所述DMA调度请求的步骤，直至所述多个DMA调度请求被全部处理完毕。
在上述实施例的基础上，所述DMA调度装置还包括：
中断服务程序触发模块，用于通过DMA控制器触发中断服务程序中的任务结束事件，以通知所述RISC-V处理器所述DMA调度请求任务结束。
在上述实施例的基础上，所述调度请求处理模块还包括：
数据获取单元，用于获取各个任务队列中的排队数量；其中，所述排队数量用于表示任务队列中处于等待状态的任务数量；
排序单元，用于对各个任务队列的排队数量进行排序，得到排序结果；
任务队列确定单元，用于根据排序结果将排队数量最小的任务队列作为用于处理DMA调度请求的任务队列。
在上述实施例的基础上，所述DMA控制器，用于传输数据和内存/外存之间的数据交互。
在上述实施例的基础上，所述DMA调度请求以队列的形式排列。
根据本发明的又一实施例，还提供了一种计算机可读存储介质。如图4所示，示出了根据本发明一实施例的计算机可读存储介质400的示意图，该计算机可读存储介质上存储有计算机指令，该计算机指令被处理器执行时实现如上所述的DMA调度方法。该计算机可读存储介质400可以采用便携式紧凑盘只读存储器(CD-ROM)。然而，本发明的计算机可读存储介质400不限于此，在本文件中，计算机可读存储介质可以是任何包含或存储计算机指令的有形介质。
本发明实施例根据DMA通道的数量初始化DMA调度环境，以分别为各DMA通道创建至少一个任务队列和至少一个工作线程；其中，所述任务队列和工作线程一一对应；响应于用户线程发起的多个DMA调度请求，将所述多个DMA调度请求逐个分配至多个任务队列中，并触发与所述多个任务队列分别对应的工作线程；基于被触发的工作线程调用DMA控制器，以处理所述多个DMA调度请求。本发明在软件层面对任务请求进行分配，通过将每个请求任务分配到所述全部通用DMA通道中任务数量最少的DMA通道的任务队列中，从而实现平衡DMA通道负载，有效提升了数据处理系统的数据吞吐量。
附图中的流程图和框图，图示了按照本公开各种实施例的方法、装置和计算机可读存储介质的可能实现的体系架构、功能和操作。应当注意，流程图中的每个方框所表示的步骤未必按照标号所示的顺序进行，有时可以基本并行地执行，有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或操作的硬件来实现，或者可以用硬件与计算机指令的组合来实现。
描述于本公开实施例中所涉及到的单元或模块可以通过软件的方式实现，也可以通过硬件的方式来实现。
通过以上对实施例的描述，本领域的技术人员可以清楚地了解到各实施例可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行各个实施例或者实施例的某些部分所述的方法。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (13)
1.一种DMA调度方法，其特征在于，所述方法包括：
根据DMA通道的数量初始化DMA调度环境，以分别为各DMA通道创建至少一个任务队列和至少一个工作线程；其中，所述任务队列和工作线程一一对应；
响应于用户线程发起的多个DMA调度请求，将所述多个DMA调度请求逐个分配至多个任务队列中，并触发与所述多个任务队列分别对应的工作线程；基于被触发的工作线程调用DMA控制器，以处理所述多个DMA调度请求。
2.如权利要求1所述的方法，其特征在于，所述响应于用户线程发起的多个DMA调度请求，将所述多个DMA调度请求逐个分配至多个任务队列中，并触发与所述多个任务队列分别对应的工作线程；基于被触发的工作线程调用DMA控制器，以处理所述多个DMA调度请求，包括：
响应于用户线程发起任意一个DMA调度请求，获取所述DMA调度请求；
将所述DMA调度请求放入排队数量最少的任务队列中，并触发与所述排队数量最少的任务队列相对应的工作线程；
基于与所述排队数量最少的任务队列相对应的工作线程调用DMA控制器，以处理所述DMA调度请求；
返回执行响应于用户线程发起任意一个DMA调度请求，获取所述DMA调度请求的步骤，直至所述多个DMA调度请求被全部处理完毕。
3.如权利要求2所述的方法，其特征在于，基于与所述排队数量最少的任务队列相对应的工作线程调用DMA控制器，以处理DMA调度请求之后，包括：
通过DMA控制器触发中断服务程序中的任务结束事件，以通知所述RISC-V处理器所述DMA调度请求任务结束。
4.如权利要求2所述的方法，其特征在于，在将DMA调度请求放入排队数量最少的任务队列中，并触发与排队数量最少的任务队列相对应的工作线程之前，所述方法还包括：
获取各个任务队列中的排队数量；其中，所述排队数量用于表示任务队列中处于等待状态的任务数量；
对各个任务队列的排队数量进行排序，得到排序结果；
根据排序结果将排队数量最小的任务队列作为用于处理DMA调度请求的任务队列。
5.如权利要求1所述的方法，其特征在于：
所述DMA控制器，用于传输数据和内存/外存之间的数据交互。
6.如权利要求1-5所述的方法，其特征在于，所述DMA调度请求以队列的形式排列。
7.一种DMA调度装置，其特征在于，所述装置包括：
环境初始化模块，用于根据DMA通道的数量初始化DMA调度环境，以分别为各DMA通道创建至少一个任务队列和至少一个工作线程；其中，所述任务队列和工作线程一一对应；
调度请求处理模块，用于响应于用户线程发起的多个DMA调度请求，将所述多个DMA调度请求逐个分配至多个任务队列中，并触发与所述多个任务队列分别对应的工作线程；基于被触发的工作线程调用DMA控制器，以处理所述多个DMA调度请求。
8.如权利要求7所述的装置，其特征在于，所述调度请求处理模块包括：
调度请求获取单元，用于响应于用户线程发起任意一个DMA调度请求，获取所述DMA调度请求；
线程触发单元，用于将所述DMA调度请求放入排队数量最少的任务队列中，并触发与所述排队数量最少的任务队列相对应的工作线程；
调度请求处理单元，用于基于与所述排队数量最少的任务队列相对应的工作线程调用DMA控制器，以处理所述DMA调度请求；
循环执行单元，用于返回执行响应于用户线程发起任意一个DMA调度请求，获取所述DMA调度请求的步骤，直至所述多个DMA调度请求被全部处理完毕。
9.如权利要求8所述的装置，其特征在于，所述DMA调度装置还包括：
中断服务程序触发模块，用于通过DMA控制器触发中断服务程序中的任务结束事件，以通知所述RISC-V处理器所述DMA调度请求任务结束。
10.如权利要求8所述的装置，其特征在于，所述调度请求处理模块还包括：
数据获取单元，用于获取各个任务队列中的排队数量；其中，所述排队数量用于表示任务队列中处于等待状态的任务数量；
排序单元，用于对各个任务队列的排队数量进行排序，得到排序结果；
任务队列确定单元，用于根据排序结果将排队数量最小的任务队列作为用于处理DMA调度请求的任务队列。
11.如权利要求7所述的装置，其特征在于：
所述DMA控制器，用于传输数据和内存/外存之间的数据交互。
12.如权利要求7-11所述的装置，其特征在于，所述DMA调度请求以队列的形式排列。
13.一种计算机可读存储介质，其上存储有计算机指令，其特征在于，该计算机指令被执行以实现如权利要求1-6中任一项所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811441362.9A CN111240813A (zh) | 2018-11-29 | 2018-11-29 | 一种dma调度方法、装置和计算机可读存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811441362.9A CN111240813A (zh) | 2018-11-29 | 2018-11-29 | 一种dma调度方法、装置和计算机可读存储介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111240813A true CN111240813A (zh) | 2020-06-05 |
Family
ID=70874199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811441362.9A Pending CN111240813A (zh) | 2018-11-29 | 2018-11-29 | 一种dma调度方法、装置和计算机可读存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111240813A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112181691A (zh) * | 2020-10-13 | 2021-01-05 | 深圳市元征科技股份有限公司 | 一种通讯任务处理方法及其相关设备 |
| CN112328520A (zh) * | 2020-09-30 | 2021-02-05 | 郑州信大捷安信息技术股份有限公司 | 一种pcie设备、基于pcie设备的数据传输方法和系统 |
| CN112416826A (zh) * | 2020-11-20 | 2021-02-26 | 成都海光集成电路设计有限公司 | 专用计算芯片、dma数据传输系统及方法 |
| CN112702509A (zh) * | 2020-12-15 | 2021-04-23 | 杭州丽视智能科技有限公司 | 用于相机的全景视频生成方法、相机及存储介质 |
| CN113485951A (zh) * | 2021-07-31 | 2021-10-08 | 郑州信大捷安信息技术股份有限公司 | 一种基于fpga的dma读操作实现方法、fpga设备以及通信系统 |
| WO2023082560A1 (zh) * | 2021-11-12 | 2023-05-19 | 苏州浪潮智能科技有限公司 | 一种任务处理方法、装置、设备及介质 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101650698A (zh) * | 2009-08-28 | 2010-02-17 | 曙光信息产业(北京)有限公司 | 直接存储器访问的实现方法 |
| CN102298561A (zh) * | 2011-08-10 | 2011-12-28 | 北京百度网讯科技有限公司 | 一种对存储设备进行多通道数据处理的方法、系统和装置 |
| CN102541779A (zh) * | 2011-11-28 | 2012-07-04 | 曙光信息产业(北京)有限公司 | 一种提高多数据缓冲区dma效率的系统和方法 |
| CN106294233A (zh) * | 2015-06-29 | 2017-01-04 | 华为技术有限公司 | 一种直接内存访问的传输控制方法及装置 |
| CN106502935A (zh) * | 2016-11-04 | 2017-03-15 | 郑州云海信息技术有限公司 | Fpga异构加速系统、数据传输方法及fpga |
| CN107066408A (zh) * | 2011-10-26 | 2017-08-18 | 想象力科技有限公司 | 用于数字信号处理的方法、系统和装置 |
| CN107193767A (zh) * | 2017-05-25 | 2017-09-22 | 北京计算机技术及应用研究所 | 一种双控制器存储系统缓存镜像的数据传输系统 |
-
2018
- 2018-11-29 CN CN201811441362.9A patent/CN111240813A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101650698A (zh) * | 2009-08-28 | 2010-02-17 | 曙光信息产业(北京)有限公司 | 直接存储器访问的实现方法 |
| CN102298561A (zh) * | 2011-08-10 | 2011-12-28 | 北京百度网讯科技有限公司 | 一种对存储设备进行多通道数据处理的方法、系统和装置 |
| CN107066408A (zh) * | 2011-10-26 | 2017-08-18 | 想象力科技有限公司 | 用于数字信号处理的方法、系统和装置 |
| CN102541779A (zh) * | 2011-11-28 | 2012-07-04 | 曙光信息产业(北京)有限公司 | 一种提高多数据缓冲区dma效率的系统和方法 |
| CN106294233A (zh) * | 2015-06-29 | 2017-01-04 | 华为技术有限公司 | 一种直接内存访问的传输控制方法及装置 |
| CN106502935A (zh) * | 2016-11-04 | 2017-03-15 | 郑州云海信息技术有限公司 | Fpga异构加速系统、数据传输方法及fpga |
| CN107193767A (zh) * | 2017-05-25 | 2017-09-22 | 北京计算机技术及应用研究所 | 一种双控制器存储系统缓存镜像的数据传输系统 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112328520A (zh) * | 2020-09-30 | 2021-02-05 | 郑州信大捷安信息技术股份有限公司 | 一种pcie设备、基于pcie设备的数据传输方法和系统 |
| CN112328520B (zh) * | 2020-09-30 | 2022-02-11 | 郑州信大捷安信息技术股份有限公司 | 一种pcie设备、基于pcie设备的数据传输方法和系统 |
| CN112181691A (zh) * | 2020-10-13 | 2021-01-05 | 深圳市元征科技股份有限公司 | 一种通讯任务处理方法及其相关设备 |
| CN112416826A (zh) * | 2020-11-20 | 2021-02-26 | 成都海光集成电路设计有限公司 | 专用计算芯片、dma数据传输系统及方法 |
| CN112416826B (zh) * | 2020-11-20 | 2023-09-22 | 成都海光集成电路设计有限公司 | 专用计算芯片、dma数据传输系统及方法 |
| CN112702509A (zh) * | 2020-12-15 | 2021-04-23 | 杭州丽视智能科技有限公司 | 用于相机的全景视频生成方法、相机及存储介质 |
| CN113485951A (zh) * | 2021-07-31 | 2021-10-08 | 郑州信大捷安信息技术股份有限公司 | 一种基于fpga的dma读操作实现方法、fpga设备以及通信系统 |
| CN113485951B (zh) * | 2021-07-31 | 2022-02-11 | 郑州信大捷安信息技术股份有限公司 | 一种基于fpga的dma读操作实现方法、fpga设备以及通信系统 |
| WO2023082560A1 (zh) * | 2021-11-12 | 2023-05-19 | 苏州浪潮智能科技有限公司 | 一种任务处理方法、装置、设备及介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111240813A (zh) | 一种dma调度方法、装置和计算机可读存储介质 | |
| CN108628684B (zh) | 一种基于dpdk的报文处理方法及计算机设备 | |
| WO2017070900A1 (zh) | 多核数字信号处理系统中处理任务的方法和装置 | |
| US9710310B2 (en) | Dynamically configurable hardware queues for dispatching jobs to a plurality of hardware acceleration engines | |
| KR101786768B1 (ko) | 그래픽 연산 처리 스케줄링 | |
| US8478926B1 (en) | Co-processing acceleration method, apparatus, and system | |
| US9378047B1 (en) | Efficient communication of interrupts from kernel space to user space using event queues | |
| EP2652614B1 (en) | Graphics processing dispatch from user mode | |
| US20170242596A1 (en) | System and method of application aware efficient io scheduler | |
| US20140022263A1 (en) | Method for urgency-based preemption of a process | |
| US9535756B2 (en) | Latency-hiding context management for concurrent distributed tasks in a distributed system | |
| WO2012082421A1 (en) | Accessibility of graphics processing compute resources | |
| WO2018140202A1 (en) | Technologies for pooling accelerators over fabric | |
| US11995016B2 (en) | Input/output command rebalancing in a virtualized computer system | |
| WO2017185285A1 (zh) | 图形处理器任务的分配方法和装置 | |
| CN115167996A (zh) | 调度方法及装置、芯片、电子设备及存储介质 | |
| KR101791182B1 (ko) | 컴퓨터 시스템 인터럽트 핸들링 | |
| US8090801B1 (en) | Methods and apparatus for performing remote access commands between nodes | |
| KR20160061726A (ko) | 인터럽트 핸들링 방법 | |
| CN113439260A (zh) | 针对低时延存储设备的i/o完成轮询 | |
| US10089265B2 (en) | Methods and systems for handling interrupt requests | |
| US20240184624A1 (en) | Method and system for sequencing artificial intelligence (ai) jobs for execution at ai accelerators | |
| US11941722B2 (en) | Kernel optimization and delayed execution | |
| US20240233066A1 (en) | Kernel optimization and delayed execution | |
| US20230042247A1 (en) | Shared unit instruction execution |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20201209 Address after: Room 206, 2 / F, building C, phase I, Zhongguancun Software Park, No. 8, Dongbei Wangxi Road, Haidian District, Beijing 100094 Applicant after: Canaan Bright Sight Co.,Ltd. Address before: 310000 Room 1203, 12/F, Building 4, No. 9, Jiuhuan Road, Jianggan District, Hangzhou City, Zhejiang Province Applicant before: Hangzhou Canaan Creative Information Technology Ltd. |
|
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |