CN106067504A - 一种图形化衬底及其制备方法 - Google Patents

一种图形化衬底及其制备方法 Download PDF

Info

Publication number
CN106067504A
CN106067504A CN201610597887.6A CN201610597887A CN106067504A CN 106067504 A CN106067504 A CN 106067504A CN 201610597887 A CN201610597887 A CN 201610597887A CN 106067504 A CN106067504 A CN 106067504A
Authority
CN
China
Prior art keywords
pattern
patterned substrate
micron
preparation
distance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610597887.6A
Other languages
English (en)
Other versions
CN106067504B (zh
Inventor
寻飞林
张家宏
蔡吉明
林兓兓
李政鸿
曾双龙
吴洪浩
徐志军
李毕庆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anhui Sanan Optoelectronics Co Ltd
Original Assignee
Anhui Sanan Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anhui Sanan Optoelectronics Co Ltd filed Critical Anhui Sanan Optoelectronics Co Ltd
Priority to CN201610597887.6A priority Critical patent/CN106067504B/zh
Publication of CN106067504A publication Critical patent/CN106067504A/zh
Priority to PCT/CN2017/087714 priority patent/WO2018019036A1/zh
Application granted granted Critical
Publication of CN106067504B publication Critical patent/CN106067504B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02019Chemical etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Led Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供了一种图形化衬底及其制备方法,使用两次显影光刻的工艺,在增加图形高度及底座面积的同时获得适于外延生长的图形化衬底。具体技术方案为:S1、提供一基本衬底;S2、对所述基本衬底进行第一次蚀刻,得到具有周期性阵列的第一图案的图形化衬底,所述相邻第一图案底部边缘任意位置处的距离大于或等于0而小于或等于0.1微米;S3、对所述S2中的图形化衬底进行第二次蚀刻,得到具有周期性阵列的第二图案的图形化衬底,所述第二图案的底部边缘通过第二次蚀刻形成复数个蚀刻部,使得所述相邻第二图案底部边缘任意位置处的距离均大于0.1微米,以利于后续外延层的生长。

Description

一种图形化衬底及其制备方法
技术领域
本发明涉及半导体制备技术领域,具体为一种图形化衬底及其制备方法。
背景技术
图形化衬底是在一平面衬底上利用光罩、刻蚀等工艺,形成具有图形化表面的衬底。图形化衬底一方面能够有效降低外延结构层的位错密度,提高外延材料的晶体质量和均匀性,进而能提高发光二极管的内量子发光效率;另一方面,由于阵列图案结构增加了光的散射,改变了发光二极管的光学线路,进而提升了外量子出光效率。
在现有的图形化衬底中,为了得到较好的取光效果,希望获得底座及高度均较大的图案,而由于在图案的制备中蚀刻方向与衬底的晶体走向一致,图案的底座和高度通常是通过控制蚀刻时间等参数获得,但实验发现,参看附图1,现有技术制备具有较大底座和高度的图形时,如图1的右部分,会使相邻图形(例如110与120)的底座间隙(例如111与122之间)过小,即C面过少,从而使图形化衬底用于生长外延层时无法获得优良的晶体质量。参看图1的左部分,因此为了平衡晶体质量与取光效果,增加相邻图案之间的间隙(例如111与122),往往只能适当牺牲图形底座和高度(例如110与120),从而无法得到大底座图形的图形化衬底。
发明内容
为了解决上述问题,本发明提供了一种图形化衬底及其制备方法,使用两次显影光刻的工艺,在增加图形高度及底座面积的同时获得适于外延生长的图形化衬底。
本发明提供的具体技术方案为:一种图形化衬底的制备方法,其特征在于,所述方法包括如下步骤:
S1、提供一基本衬底;
S2、对所述基本衬底进行第一次蚀刻,得到具有周期性阵列的第一图案的图形化衬底,所述相邻第一图案底部边缘任意位置处的距离大于或等于0,小于或等于0.1微米;
S3、对所述步骤S2中的图形化衬底进行第二次蚀刻,得到具有周期性阵列的第二图案的图形化衬底,所述第二图案的底部边缘通过第二次蚀刻形成复数个蚀刻部,使得所述相邻第二图案底部边缘任意位置处的距离均大于0.1微米,以利于后续外延层的生长。
优选的,所述相邻第二图案底部边缘任意位置处的距离均大于0.1微米,小于或等于0.2微米。
优选的,所述蚀刻部的深度为所述第一图案底部外接圆半径的1/40~1/8。
优选的,所述步骤S3中第二图案底部边缘蚀刻部的数量均≥3。
优选的,所述第二图案的底部边缘蚀刻部的个数为3~12个。
优选的,所述蚀刻部的俯视形状为三角形或者朝向所述第二图案中心方向凹陷的圆弧状。
优选的,所述第一次刻蚀与第二次刻蚀方法相同或不同。
优选的,所述第一图案为三角锥形、尖锥形、多面体锥形或蒙古包型。
一种图形化衬底,所述图形化衬底表面具有周期性阵列的第一图案,所述相邻第一图案底部边缘任意位置处的距离大于或等于0,小于或等于0.1微米,所述第一图案经蚀刻后得到第二图案,其特征在于:所述第二图案的底部边缘具有复数个蚀刻部,所述蚀刻部的深度为所述第一图案底座外接圆半径的1/40~1/8,使得所述相邻第二图案底部边缘任意位置处的距离均大于0.1微米,以利于后续外延层的生长,而为了进一步优化图形化衬底的性能,本发明进一步选择相邻第二图案底部边缘任意位置处的距离均大于0.1微米,小于或等于0.2微米。
优选的,所述第二图案蚀刻部的数量均≥3,且进一步选择所述第二图案的底部边缘蚀刻部的个数为3~12个。
本发明至少具有以下有益效果:
本发明首先采用第一次蚀刻工艺制备获得具有第一图案的图形化衬底,所述具有第一图案的图形化衬底中相邻的图案底面边缘相连或最小间隙小于或等于0.1微米,在与现有技术中相同衬底面积、相同图案数的前提下相比较,本发明的图案底座较大,从而增加了图案的反光面积,提升后续形成的发光二极管的发光效率。随后采用第二次蚀刻工艺,将相邻图案的连接部或底面边缘最小间隙小于或等于0.1微米处的部分图案蚀刻去除,使得相邻图案底面边缘任意处间距均大于0.1微米,因为试验结果证明,当图形化衬底的相邻图案之间最小间距大于0.1微米时,在其上即可生长获得具有较好晶体质量的外延层。
附图说明
附图用来提供对本发明的进一步理解,并且构成说明书的一部分,与本发明的实施例一起用于解释本发明,并不构成对本发明的限制。此外,附图数据是描述概要,不是按比例绘制。
图1为现有技术图形化衬底示意图。
图2为本发明实施例之图形化衬底的制备流程示意图。
图3~6为本发明实施例1之图形化衬底制备中各步骤的图案结构示意图。
图7~9为本发明实施例2之图形化衬底制备中各步骤的图案结构示意图。
具体实施方式
以下将结合附图及实施例来详细说明本发明的实施方式,借此对本发明如何应用技术手段来解决技术问题,并达成技术效果的实现过程能充分理解并据以实施。需要说明的是,只要不构成冲突,本发明中的各个实施例以及各实施例中的各个特征可以相互结合,所形成的技术方案均在本发明的保护范围之内。
实施例1
参看附图2~5,一种图形化衬底的制备方法,所述方法包括如下步骤:
S1、如图3所示,提供一基本衬底100;衬底100材料可以为蓝宝石、硅、碳化硅、氮化镓等。
S2、如图4所示,在所述基本衬底100表面涂覆光刻胶,经光刻工艺后暴露出待蚀刻区域,随后进行第一次蚀刻制程,得到具有周期性阵列的第一图案200的图形化衬底,该第一图案200可以为三角锥形、尖锥形或多面体锥形,本实施例中优选为三角锥形。
其中,每一第一图案200的底面边缘与相邻图案底面边缘的距离大于或等于0,小于或等于0.1微米;如图4中图案210的底面边缘,特别是底面边缘拐角211与相邻图案220的底面边缘222的距离小于或等于0.1微米(为便于说明问题,本实施例定义其中一图案为210,其相邻图案为220,实际应用中图案210与220的结构等是相同的),甚至于与其相连,本实施例中显示两者的距离为0,即直接相连;因为相邻图案距离较近,因此与现有图形化衬底相比较,在相同面积的基本衬底表面,当图案数量相同时,则每一图案的底座较大或者其图案的高度较大。
S3、如图5所示,于步骤S2中的具有第一图案200的图形化衬底上涂覆光刻胶,经光刻工艺后暴露出待蚀刻区域(黑色部分);随后,进行第二次蚀刻制程,蚀刻每一与相邻图案底面边缘的距离小于0.1微米的图案底面边缘处,如图6所示,得到具有周期性阵列的第二图案200'的图形化衬底;其中,第二图案200'的底部边缘通过第二次蚀刻形成复数个蚀刻部211'。蚀刻部211'的深度为第一图案200底部外接圆半径的1/40~1/8,使得所述相邻第二图案200'底部边缘任意位置处的距离均大于0.1微米,以利于后续外延层的生长;每一第二图案200'的蚀刻部数量均≥3,本实施例中蚀刻部优选为3个,且任意第二图案200'底面边缘与相邻第二图案200'的底面边缘任意处的间距均大于0.1微米,即附图6中,第二图案210'的任意位置与相邻第二图案220'的底面边缘222'距离均大于0.1微米,且为了保证本发明的有益效果,本实施例进一步选取第二图案210'的任意位置与相邻第二图案220'的底面边缘222'距离均大于0.1微米而小于或等于0.2微米;试验结果表明,当相邻图案的任意处距离均大于0.1微米时,在其上生长外延层时,即可获得较优量的晶体质量;而相邻图案的间距小于或等于0.2微米时可在获得好的晶体质量的同时亦保证图案的底座在第二次蚀刻后剩余底座面积仍然大于现有工艺获得的图案底座,即在相同衬底面积、相同图案数、相同相邻图案间距的前提下,本发明的图案底座较现有技术的图案底座较大,增加了反光面积从而提升最终形成的器件的发光效率。
本发明的两次刻蚀方法相同或不同,为干法刻蚀、湿法刻蚀、或干法与湿法组合的刻蚀。本实施例中两次刻蚀选用湿法刻蚀,并通过控制溶液成分、腐蚀温度、腐蚀时间等参数,形成所需的具有第二图案200’的图形化衬底。
继续参看附图3~6,利用本发明方法,制备获得一种图形化衬底,包括基本衬底100,在所述基本衬底100表面刻蚀形成以阵列形式排列的第一图案210和220,并将第一图案210和220蚀刻后得到第二图案210'、220',其中,每一第二图案200'底面边缘蚀刻部211'大于等于3个,本实施例选择第二图案210'、220'的底部边缘蚀刻部的个数为3~12个。且蚀刻部深度为第一图案210底座外接圆半径的1/40~1/8;使得每一第二图案底面边缘222'与相邻图案底面边缘拐角211'的任意位置处距离均大于0.1微米,以利于后续外延层的生长。
实施例2
本实施例与实施例1的区别在于,本实施例中基本衬底100表面的第一图案300采用干法刻蚀制备获得,优选图案为蒙古包型,每一第一图案的底面边缘与相邻第一图案的底面边缘距离为0~0.1微米;如图7中所示,第一图案310的底面边缘311与相邻第一图案320的底面边缘321的距离小于或等于0.1微米,甚至相连;因为相邻图案距离较近,因此与现有图形化衬底相比较,在相同面积的基本衬底100表面,当图案数量相同时,则每一图案的底座较大。随后通过干法蚀刻进行第二次蚀刻,蚀刻第一图案300底面边缘与相邻第一图案300底面边缘的距离小于或等于0.1微米的边缘处,即蚀刻部。如图8所示的311和321,得到具有蚀刻部311'和321'的第二图案310'和320'的图形化衬底,如图9所示。其中具有蚀刻部311'和321'的第二图案310'和320'的图形化衬底中,每一蚀刻部深度分别为第一图案310和320底座外接圆半径的1/40~1/8;以保证每一图案底面边缘与相邻图案的底面边缘的间距大于0.1微米。进一步地,相邻第二图案间的距离小于或等于0.2微米,理由同实施例1中所述。同时通过控制气体浓度、气体流量、射频功率等参数形成所需的底面边缘具有蚀刻部图案的图形化衬底。

Claims (10)

1.一种图形化衬底的制备方法,其特征在于,所述方法包括如下步骤:
S1、提供一基本衬底;
S2、对所述基本衬底进行第一次蚀刻,得到具有周期性阵列的第一图案的图形化衬底,所述相邻第一图案底部边缘任意位置处的距离大于或等于0,小于或等于0.1微米;
S3、对所述步骤S2中的图形化衬底进行第二次蚀刻,得到具有周期性阵列的第二图案的图形化衬底,所述第二图案的底部边缘通过第二次蚀刻形成复数个蚀刻部,使得所述相邻第二图案底部边缘任意位置处的距离均大于0.1微米,以利于后续外延层的生长。
2.根据权利要求1所述的一种图形化衬底的制备方法,其特征在于:所述相邻第二图案底部边缘任意位置处的距离均大于0.1微米,小于或等于0.2微米。
3.根据权利要求1所述的一种图形化衬底的制备方法,其特征在于:所述蚀刻部的深度为所述第一图案底座外接圆半径的1/40~1/8。
4.根据权利要求1所述的一种图形化衬底的制备方法,其特征在于:所述步骤S3中第二图案底部边缘蚀刻部的数量均≥3。
5.根据权利要求4所述的一种图形化衬底的制备方法,其特征在于:所述第二图案的底部边缘蚀刻部的数量为3~12个。
6.根据权利要求1所述的一种图形化衬底的制备方法,其特征在于:所述蚀刻部的俯视形状为三角形或者朝向所述第二图案中心方向凹陷的圆弧状。
7.根据权利要求1所述的一种图形化衬底的制备方法,其特征在于:所述第一次蚀刻与第二次蚀刻的方法相同或不同。
8.根据权利要求1所述的一种图形化衬底的制备方法,其特征在于:所述第一图案为三角锥形、尖锥形、多面体锥形或蒙古包型。
9.一种图形化衬底,所述图形化衬底表面具有周期性阵列的第一图案,所述相邻第一图案底部边缘任意位置处的距离大于或等于0,小于或等于0.1微米;所述第一图案经蚀刻后得到第二图案,其特征在于:所述第二图案的底部边缘具有复数个蚀刻部;所述蚀刻部的深度为所述第一图案底座外接圆半径的1/40~1/8,使得所述相邻第二图案底部边缘任意位置处的距离均大于0.1微米,以利于后续外延层的生长。
10.根据权利要求9所述的一种图形化衬底,其特征在于:所述第二图案的底部边缘蚀刻部的数量≥3。
CN201610597887.6A 2016-07-27 2016-07-27 一种图形化衬底及其制备方法 Active CN106067504B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201610597887.6A CN106067504B (zh) 2016-07-27 2016-07-27 一种图形化衬底及其制备方法
PCT/CN2017/087714 WO2018019036A1 (zh) 2016-07-27 2017-06-09 一种图形化衬底及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610597887.6A CN106067504B (zh) 2016-07-27 2016-07-27 一种图形化衬底及其制备方法

Publications (2)

Publication Number Publication Date
CN106067504A true CN106067504A (zh) 2016-11-02
CN106067504B CN106067504B (zh) 2019-05-17

Family

ID=57206752

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610597887.6A Active CN106067504B (zh) 2016-07-27 2016-07-27 一种图形化衬底及其制备方法

Country Status (2)

Country Link
CN (1) CN106067504B (zh)
WO (1) WO2018019036A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107039566A (zh) * 2017-04-28 2017-08-11 海迪科(南通)光电科技有限公司 一种圆角三角形图形化衬底
WO2018019036A1 (zh) * 2016-07-27 2018-02-01 厦门三安光电有限公司 一种图形化衬底及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005015648A1 (en) * 2003-08-12 2005-02-17 Epivalley Co., Ltd. Method of forming grating on substrate and iii-nitride semiconductor light emitting device using the substrate
TW201000697A (en) * 2008-06-20 2010-01-01 Sino American Silicon Prod Inc Etching process for sapphire substrate and patterned sapphire substrate
CN102456545A (zh) * 2010-10-21 2012-05-16 北京北方微电子基地设备工艺研究中心有限责任公司 图形化衬底的刻蚀方法
CN103337566A (zh) * 2013-06-19 2013-10-02 上海大学 一种图形化衬底制作方法
CN103792784A (zh) * 2014-02-20 2014-05-14 圆融光电科技有限公司 图形化衬底用掩膜版、图形化衬底及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106067504B (zh) * 2016-07-27 2019-05-17 安徽三安光电有限公司 一种图形化衬底及其制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005015648A1 (en) * 2003-08-12 2005-02-17 Epivalley Co., Ltd. Method of forming grating on substrate and iii-nitride semiconductor light emitting device using the substrate
TW201000697A (en) * 2008-06-20 2010-01-01 Sino American Silicon Prod Inc Etching process for sapphire substrate and patterned sapphire substrate
CN102456545A (zh) * 2010-10-21 2012-05-16 北京北方微电子基地设备工艺研究中心有限责任公司 图形化衬底的刻蚀方法
CN103337566A (zh) * 2013-06-19 2013-10-02 上海大学 一种图形化衬底制作方法
CN103792784A (zh) * 2014-02-20 2014-05-14 圆融光电科技有限公司 图形化衬底用掩膜版、图形化衬底及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018019036A1 (zh) * 2016-07-27 2018-02-01 厦门三安光电有限公司 一种图形化衬底及其制备方法
CN107039566A (zh) * 2017-04-28 2017-08-11 海迪科(南通)光电科技有限公司 一种圆角三角形图形化衬底

Also Published As

Publication number Publication date
CN106067504B (zh) 2019-05-17
WO2018019036A1 (zh) 2018-02-01

Similar Documents

Publication Publication Date Title
US6693039B2 (en) Process for forming a buried cavity in a semiconductor material wafer and a buried cavity
CN102694090B (zh) 一种图形化的蓝宝石衬底的制造方法
CN104181769B (zh) 一种火山口型图形化蓝宝石衬底的制备方法
CN101999178A (zh) 氮化物半导体发光器件及其制造方法
WO2006108359A1 (en) METHOD OF FABRICATING InGaAlN FILM AND LIGHT-EMITTING DEVICE ON A SILICON SUBSTRATE
TWI474510B (zh) 具有孔隙之磊晶結構及其成長方法
CN107093657B (zh) 一种薄膜腔体型图形衬底及其制备方法
CN202513200U (zh) 图形化衬底及用于制作所述衬底的掩膜板
CN103137434B (zh) 硅基GaN薄膜的制造方法
CN106067504A (zh) 一种图形化衬底及其制备方法
CN103337566A (zh) 一种图形化衬底制作方法
CN103247733A (zh) 发光半导体的图案化基材及其制造方法与发光半导体装置
CN106098875B (zh) 一种无荧光粉的白光金字塔阵列氮化镓基半导体发光二极管及其制备方法
CN108023002A (zh) 一种图形化衬底及其制作方法
CN105047537A (zh) 一种不连续外延层的制备方法
CN103000774B (zh) 一种分离发光二极管衬底的方法
CN106784225B (zh) 一种基于聚合物微球制备纳米级图形化蓝宝石衬底的方法
CN105355538A (zh) 一种刻蚀方法
CN104465926B (zh) 图形化蓝宝石衬底及发光二极管
KR20130009399A (ko) 발광다이오드용 기판의 제조방법, 이에 의해 제조된 발광다이오드용 기판 및 이 발광다이오드용 기판을 구비한 발광다이오드의 제조방법
KR20100085875A (ko) 저결함 밀도를 가지는 에피택셜 구조 및 그 제조 방법
CN102306693A (zh) 图形化氮化镓基发光外延片、发光芯片及其制作方法
US20150171279A1 (en) Epitaxial substrate, method thereof, and light emitting diode
CN110148660A (zh) 一种图形化蓝宝石衬底及加工方法
CN215668289U (zh) 介质图形化衬底结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant