CN106062970A - 用于硅基光子集成电路的具有凹角镜的低电压雪崩光电二极管 - Google Patents

Abstract

一种低电压APD布置在PIC芯片的硅器件层内横向地延伸的波导的端部。APD布置在共同定位于波导端部处的反转凹角镜上方，以通过来自波导的内反射将光耦合到APD的底侧。在示例性实施例中，通过结晶蚀刻，在硅器件层中形成45°‑55°的面。在实施例中，APD包括硅倍增层、在所述倍增层上方的锗吸收层，以及布置在吸收层上方的多个欧姆触点。上覆的光反射金属膜将多个欧姆触点互连，并且将在欧姆触点周围传输的光返回到吸收层，以用于更大的检测器响应率。

Description

用于硅基光子集成电路的具有凹角镜的低电压雪崩光电二 极管

相关申请的交叉引用

本申请与申请号为12/567,601、名称为“VERTICAL MIRROR IN SILICON PHOTONICCIRCUIT”以及申请号为13/536,723、名称为“INVERTED 45DEGREE MIRROR FOR PHOTONICINTEGRATED CIRCUITS”的美国专利申请有关，并且与申请号为PCT/US2011/067934、名称为“AVALANCHE PHOTODIODE WITH LOW BREAKDOWN VOLTAGE”的PCT申请有关。

技术领域

本发明的实施例总体上涉及光子集成电路(PIC)，并且更具体地涉及通过镜面光耦合到波导的雪崩光电二极管(APD)。

背景技术

在诸如但不限于光通信、高性能计算、和数据中心的应用中，单片集成光子电路是有用的以作为光数据链路。同样，对于移动计算平台，PIC是一种用于在无线链路具有不足带宽的情况下更新移动设备或使移动设备与主机设备和/或云服务进行快速同步的有前途的I/O。这种光链路利用了包括光发射器和/或光接收器的光I/O接口，光发射器和/或光接收器中的至少一个利用光检测器(通常为光电二极管)。

雪崩光电二极管(APD)在期望高灵敏度的应用中是有用的。这些应用包括长距离光纤通信、激光测距仪、和单光子级检测及成像、以及其他应用。混合硅/锗(Si/Ge)APD架构提供了目标针对近红外光信号的有前途的应用。在Si/Ge分离式吸收、电荷及倍增(SACM)APD中，Ge提供在近红外波长下的高响应率，而Si用于以低噪声放大光生载流子。另外，由于Si/Ge APD架构与CMOS技术更兼容，所以与III-V材料系统中的APD对应部分相比，Si/Ge基APD具有降低成本的可能。因此，Si/Ge APD是在近红外光谱中需要高灵敏度的价格敏感市场(例如，用于服务器和消费电子设备的光链路)的有前途的候选。

然而，高工作偏压和高封装成本仍是这种PIC的障碍。本领域中的Si/Ge APD通常要求显著大于12V，并且因此通常超过了服务器、台式计算机、移动设备等的操作间距。APD的封装占据了接收器模块的70％。许多这样的模块封装方案依赖于光纤与通向APD的波导的边缘耦合。取决于波导的尺寸，这种主动对准通常是低效的且不适于大量制造。

附图说明

本发明的实施例是通过示例的方式而不是通过限制的方式示出的，并且能够通过参考下面结合附图考虑的具体实施方式而更全面地理解，在附图中：

图1A是根据本发明的实施例的具有耦合凹角镜(REM)波导的Si/Ge APD的光子集成电路(PIC)的平面图；

图1B是根据本发明的实施例的具有耦合REM波导的Si/Ge APD的PIC的平面图；

图1C是根据本发明的绝缘体上硅(SOI)实施例的图1A中描绘的PIC的剖视图；

图2A是根据实施例的被配置为用于顶侧照明的具有耦合REM波导的Si/Ge APD的PIC的平面图；

图2B是根据实施例的被配置为用于边缘照明的具有耦合REM波导的Si/Ge APD的PIC的平面图；

图2C是根据实施例的具有耦合REM波导的Si/Ge APD和光波长解多路复用器的PIC的平面图；

图3A和3B是示出用于制造具有耦合REM的Si/Ge APD的PIC的方法的流程图；

图4是根据本发明的实施例的布置在移动计算平台或数据服务器中的光接收器模块的功能框图，该光接收器模块包括具有耦合REM波导的Si/Ge APD的PIC；并且

图5是根据本发明的实施例的图4中所示出的电子设备的功能框图。

具体实施方式

在以下描述中阐述了许多细节，然而，对于本领域技术人员而言显而易见的是，可以在不具有这些具体细节的情况下来实施本发明。在一些实例中，以框图形式示出了公知的方法和设备，而不是详细地示出，以避免模糊本发明。在该说明书中全篇提及“实施例”或“一个实施例”意为结合实施例描述的特定的特征、结构、功能、或特性被包含在本发明的至少一个实施例中。因此，在本说明书全篇各处出现短语“在实施例中”或“在一个实施例中”不一定是指本发明的同一实施例。此外，特定的特征、结构、功能、或特性可以任何适合的方式在一个或多个实施例中组合。例如，第一实施例可以在两个实施例相关联的特定的特征、结构、功能或特性相互不冲突的情况下与第二实施例结合。

如在本发明的说明书和所附权利要求书中所使用的，除非上下文明确指出，否则单数形式“一(a)”、“一个(an)”和“该(the)”旨在同样包含复数形式。还将理解的是，如本文所使用的术语“和/或”是指且涵盖相关联的列出项中的一个或多个的任意以及全部可能的组合。

术语“耦合”和“连接”及其衍生词可以在本文中用来描述组件之间的功能或结构关系。应当理解的是，这些术语不意在作为彼此的同义词。相反，在特定实施例中，“连接”可用来表示两个或更多个元件彼此直接物理、光或电接触。“耦合”可用来表示两个或更多个元件彼此直接或间接地(在它们之间有其他的中间元件)物理、光或电接触，和/或两个或更多个元件彼此配合或交互(例如，成因果关系)。

如本文所使用的术语“在…上方”、“在…下方”、“在…之间”和“在…上”是在这种物理关系是值得注意的情况下指出一个组件或材料层相对于其他组件或层的相对位置。例如，在材料层的上下文中，布置在另一层上方或下方的一层可以其它层直接接触或者可以具有一个或多个中间层。此外，布置在两层之间的一层可以与两层直接接触或者可以具有一个或多个中间层。对比而言，在第二层“上”的第一层是与该第二层直接接触。在组件装配的上下文中做出类似区分。

本文所描述的是包括低电压APD的PIC的实施例，该低电压APD布置在波导的端部处，该波导在PIC芯片的硅器件层内横向地延伸的。APD布置在共同定位于波导端部处的反转凹角镜上方以通过来自波导的内部反射将光耦合到到APD的底侧。在示例性实施例中，通过结晶蚀刻在硅器件层中形成45°-55°的面。在实施例中，APD是包括硅倍增层、在倍增层上方的锗吸收层的Si/Ge APD。在实施例中，到APD端子中的一个的多个欧姆触点布置在吸收层上方。在实施例中，上覆的光反射金属膜将多个欧姆触点互连并且将在欧姆触点周围传输的光返回到吸收层，以用于实现二次吸收以及针对给定检测器带宽的更大的检测器响应率。

图1A是根据本发明的实施例的具有耦合凹角镜(REM)波导的Si/Ge APD的光子集成电路(PIC)101的平面图。PIC 101包括横向地延伸穿过基板105的器件层的光波导110。波导110与结晶端面130端接，该结晶端面130在器件层的晶质平面之后。一般地，端面130充当反转镜以将由波导横向传播的光向上重新引导至Si/Ge APD 120的底侧(或背侧)。在实施例中，Si/Ge APD 120包括在波导110的端部上方磊晶生长的层，以实现允许超低工作电压(例如，～8.5V或以下)的精确厚度以及掺杂规格。部分地通过在APD要检测的辐射带(例如，1.3μm、1.5μm、850nm等)内具有良好反射率的顶面接触架构的方式，实现了低电压、以及高带宽响应率产品。

顶部镜边缘131在图1A中可见，且其在沿图1A中所示的a-a’线的图2C的剖视图中进一步可见以作为镜面130的边缘。如图1A和1C中所示，镜面130是在器件层105C内的面，在器件层105C中例如通过将沟槽115(图1A)图案化以限定光模传播的横向路径来形成波导110。一般地，器件层105C可以是本领域已知的如适合于形成波导的任何晶质半导体。在示例性实施例中，器件层105C需要具有立方晶格的实质上单晶质半导体，其在示例性的Si、Ge或SiGe实施例中为菱形立方体。在实施例中，器件层105C具有{100}结晶度(或结晶定向)。如本文所使用的，{100}结晶度意指立方晶格以与器件层105C的顶面正交或垂直的[100]方向定向。换言之，顶面是(100)平面或对称地等效平面(例如，(001))。对于硅实施例，器件层105C因此可以需要任何<100>型的硅基板，而无论大块基板、磊晶层、或粘合转移层。立方结晶度和{100}定向使得能够对镜面130进行结晶蚀刻以遵循{111}晶质平面，对于图1A中所描绘的波导定向，该晶质平面具有相对于器件层105C的基板或顶面的54.7°角。图1B中的镜面135在PIC 102中的器件层的{110}晶质平面上且对于图1B中所描绘的替代的波导定向，该镜面135被类似地蚀刻成相对于器件层105C的基板或顶面成45°角。在器件层具有{110}结晶度的替代实施例中，镜面135可以是在器件层的{100}晶质平面上的结晶面，其也提供反转的45°镜。

布置在器件层105C下方的是薄膜介电层105B。一般地，介电层105B可以是本领域已知的对于模约束具有与波导110的足够的指数对比度的任何材料。在某些实施例中，介电层105B相对于器件层105C而言进一步提供足够的蚀刻选择率，以使介电层105B可以被底切作为制作镜面130的手段，如下文进一步描述的。在具有硅器件层105C的一个实施例中，介电层105B包括硅氧化物，并且在示例性实施例中，介电层105B是二氧化硅(SiO₂)。如图2C中所示，介电层105B距镜上边缘130凹陷近似等于器件层105C的厚度的量。例如，在器件层的厚度T₁为近似25μm的情况下，介电层105B距镜上边缘131横向地(沿x维度)凹陷近似25μm。

器件层105C和介电层105B均布置在基板105A上方。基板105A可以为本领域已知的任何材料，包括但不限于半导体或电介体，无论是单晶的、多晶的还是玻璃。在一个示例性实施例中，基板105A是单晶半导体，例如硅。在示例性实施例中，采用了绝缘体上半导体(SOI)基板，其中器件层105C和基板105A每个均为硅，介电层105B为二氧化硅。

如图1A和图1B中进一步显示，在x-y平面内，如蚀刻到器件层中的边缘131和132限定的，镜面130、135被定向为与在光波导110的端部110B中的光传播方向正交。在具有{100}结晶度的实施例中，光耦合到镜面130的波导110B的至少端部沿(110)方向传播光，而光耦合到镜面135的波导110B的至少端部沿(100)方向传播光。因此，取决于实施例，波导110可以包括在波导端部110B上游的45°转向。在图1B中描绘的示例性实施例中，波导110转向以适应距曼哈顿(Manhattan)布局(与基板凹口或平坦面对准的正交多边形)的45°偏差，以便于形成具有相对于基板的适当定向的镜面135，从而使凹角镜端面135实现相对于顶面成45°。然而，具有曼哈顿布局的整个PIC也可以旋转45°到基板凹口，从而具有平行于(110)方向的多边形特征尺寸。

如图2C中所示，镜面130相对于波导110被定位，以便当在器件层半导体(例如，硅)和与镜面130的表面相交互的介质(例如，真空或如二氧化硅的电介体)之间存在足够的指数对比度时，将出自波导110的横向平面的光耦合到APD 120中。在实施例中，指数对比度足以用于镜面130处的全内反射(TIR)，从而导致平面内传播的光与上覆的APD 120之间的高耦合效率。如图1A和图1B中所示，端面130、135各自是蚀刻到器件层中的凹槽的侧面，凹槽各自具有由多个{110}或{100}晶质平面限定的多个侧面，并且镜面130、135的至少一部分(由图1A和图1B中的虚线表示)凹陷到APD 120的底面之下。

在实施例中，APD 120具有介于10μm至30μm之间的长度L₁(平行于在波导110内模传播的方向)，以及5-20μm的宽度W₁。一般地，再次参考图1C，APD 120(并且更具体地，吸收层148)要以间距D₁接近面边缘131布置，该间距至少部分地基于波导的厚度和对应的光模的尺寸以及离开镜面130的反射角而自由地变化。例如，在采用45°镜端面的一些实施例中，端面边缘132与APD 120之间的距离(类似于图1C中的距离D₁)被最小化，并且APD 120的几乎整个长度有利地布置在端面135上方以便以针对最低检测器电容(最高带宽)的最小的检测器区域捕获尽可能多的经反射的光模(与器件层表面正交地行进)。在器件层105C具有数十微米(例如，20-30μm)的厚度的示例性实施例中，光波导110因此具有数十微米(20-30μm)的z高度。与尺寸通常在3-5μm数量级上的单模III-V波导相比，该大尺寸的波导使能相对容易的边缘对齐。此外，对于25μm高的波导，45°镜面具有近似25μm的横向凹槽或底切，使得APD 120可布置在波导的25μm端部(例如，图1B中的110B)上方。因此APD 120可具有约600μm²的方形区域，尽管取决于波导尺寸和带宽要求，APD 120所占据的基板区域的范围可在100μm²至1000μm²之间。在采用55°镜端面的实施例中，间距D₁可以增大，并且仅APD 120的长度的一部分布置在端面130正上方。APD 120的其余长度可以布置在波导的具有器件层105C的全厚度的区上方，以便以针对最低检测器电容(最高带宽)的最小的检测器区域最小的检测器面积捕获尽可能多的经反射的光模(与器件层表面非正交地行进)。值得注意的是，在采用55°镜端面的实施例中，APD 120中的相邻材料层(例如，Si-Ge层交接面)之间的指数对比度将用于使逸出器件层105C的非垂直(non-normal)入射光折射，从而在入射光在穿过吸收层时更接近与器件层表面正交。

如图1A、图1B和图1C中进一步示出，遮盖材料140被布置在被蚀刻到器件层105C中的凹槽上方和/或该凹槽中。遮盖材料140密封或遮盖凹槽的两个相对侧面(其中一个是镜端面130)。在示例性实施例中，遮盖材料具有与器件层105C的足够的指数对比度，使得即使在遮盖材料布置在镜面130上的情况下也保持TIR。例如，在器件层105C为硅的某些实施例中，遮盖材料140的至少基础层是二氧化硅。如图1C中所示，遮盖材料140可以或者可以不形成在限定端面130的器件层凹槽内的键孔或空隙。遮盖材料140可以与器件层顶面在同一平面上(例如，在沉积之后反向磨光)。

在实施例中，APD 120是Si/Ge分离式吸收、电荷及倍增(SACM)低电压雪崩光电二极管(LVAPD)。如同APD 120相对于镜面130的横向尺寸，APD 120的各层和组件不一定是按比例绘制的，而是相反，它们被示出为更清晰地显示出各个组件。

APD 120包括n型掺杂硅(n+Si)层145，其布置到器件层105C上方，或者如图1C中所描绘的，嵌入到器件层105C内(即，器件层的顶部由例如任何常规的植入工艺来掺杂)。硅i层146布置在n型层145的至少一部分上方(或者如图所示地布置在n型层145的至少一部分上)。i层146并不是被有意地掺杂的并且因此具有低杂质浓度，有利地不大于5x10¹⁵cm^-3，并且更有利地显著小于5x10¹⁵cm^-3。在某些这样的实施例中，i层146的厚度在0.07至0.13μm之间。在一个有利的实施例中，i层146的厚度为100nm。在实施例中，i层146是磊晶的，这意味着结晶度遵循下层的器件层105D的结晶度(即，从器件层105C接种的)。因此，i层146可实质上为单晶的，尽管标称级别的生长缺陷是不可避免的。除了对i层146内的掺杂和结晶度的良好控制之外，通过磊晶生长/沉积工艺使能实现对i层厚度的严格控制。该厚度控制进而进一步使得APD 120能够在低偏压(例如，12V以下，有利地在8.5V以下)下工作。

布置在i层146上方(或上)的是p型掺杂硅层147。从功能上讲，n型Si层145、i-Si层146、和p型Si层147起到使得在上覆的吸收区中的光生电荷载流子倍增的作用，例如通过足够高的场在i层146内诱发雪崩倍增。在实施例中，p型Si层147的厚度为15-25nm，并且在i层146为100nm的一个有利的实施例中，p型Si层147为20nm。在某些这样的实施例中，p型Si层147的掺杂浓度在2x10¹⁸cm-3至3x10¹⁸cm-3之间。在实施例中，p型Si层147是磊晶的，其中结晶度遵循下层的器件层105C的洁净度(如由i层146接种的)。p型Si层147因此可以实质上为单晶的。除了对关于p型Si层147的掺杂和结晶度的良好控制之外，还通过磊晶生长/沉积工艺来实现对p型Si层厚度的严格控制。该厚度控制使APD 120能够在低偏压(例如，12V以下，有利地在8.5V以下)下工作。

布置在p型Si层147的上方(或上)的是半导体吸收层148。在示例性实施例中，吸收层148是并非有意地掺杂的锗(i-Ge)。在示例性实施例中，i-Ge层148直接被布置在p型Si层147上。在示例性实施例中，i-Ge层148是磊晶的，遵循器件层105C的结晶度(如由p型Si层147接种的)，并且实质上为单晶的，或者对于特定的吸收层厚度而言充分的载流子寿命的至少足够的晶体质量。吸收层148的厚度可以基于响应率要求、在特定波长下的发生效率等而变化，这是因为APD的工作电压更取决于硅层厚度(例如，146和147)。布置在吸收层148上方的是p型掺杂半导体(例如，p+Ge)层149，以形成与接触金属的良好欧姆接触。功能上类似的重掺杂(n+)硅区域145也布置在n型硅层146内。介电钝化层190布置在p+层149、n型掺杂硅(n+Si)层145、和n型硅层146中的每一个的至少一部分上方。至少一个第一金属触点15A穿过介电层190并电耦合或者直接连接到p型掺杂半导体层149，而第二金属触点160穿过介电层190以电耦合或者直接连接到n+Si区145。

在实施例中，多个第一金属触点150A、150B、和150C被布置在p型掺杂半导体层149的上方且电耦合到p型掺杂半导体层149，其中介电材料190被布置在多个第一金属触点中的相邻的一些之间。具有多于一个金属触点允许个体触点尺寸小，同时仍提供针对足够检测器带宽的充分低的接触电阻(例如，通过减小层149的薄层电阻效应)。分布的触点之间的横向间距允许未被吸收层吸收的光以基本垂直的入射角通过介电层190传输(经过或者在金属触点150A-150C周围，在实施例中，这样的金属触点在工作带内具有不良反射率)。在一个实施例中，例如，金属触点150A、150B、150C是钨，这提供了与p型半导体层149的良好欧姆接触，但是在近红外带内具有相对不良的反射率。

如图1C中进一步描绘的，金属片155被布置在介电材料190上方，并且在多个第一金属触点150A、150B、和150C之间连续地延伸且将多个第一金属触点150A、150B和150C电互连。在有利的实施例中，金属片155跨APD 120的区域的至少大部分，或者更特别地，吸收层148所占据的区实质上与器件层105C的顶面在同一平面上，或者与器件层105C的顶面平行，并且由在APD 120工作的波长带内具有良好反射率(例如，高于第一金属触点150A-150C的反射率)的金属构成。例如，在APD 120在近红外带(例如，1.3μm)中工作的情况下，金属片155是铜，其在近红外中具有高反射率。如由图1C中的光线迹线箭头所示，在穿过吸收层148的厚度时起初未被吸收的、由镜端面130反射到APD 120的光能的部分传输通过介电层190(在金属触点150A-150C周围/之间)、以便由平面的金属片155反射回，并且穿过介电层190以第二次通过锗吸收层148。因此该架构有利于Si/Ge APD 120的低接触电阻以及针对锗吸收层148的给定厚度的较高响应率两者。

完成APD 120的是耦合到n型硅区域146(例如，通过重掺杂区域145)的第二金属触点160。在实施例中，该第二欧姆n触点被布置成邻近于APD堆叠(例如，i层146、p型硅层147、吸收层148等)的与端面130相对的侧面。金属触点160的该位置允许APD 120与端面130之间的间距D₁仍较小且独立于n触点转移长度等。第二金属触点160的该位置还允许吸收层148占据波导110的整个宽度(例如，图1A中的y维度)。互连金属物(例如，铜)165进一步布置在接触金属160上，以保持与金属片155共平面。

在实施例中，光波导110所边缘耦合到光纤输入的，或者是垂直耦合的。图2A是根据实施例的被配置为接收顶侧/垂直耦合照明的具有垂直耦合器205的PIC 201的平面图。如图所示，PIC 201包括PIC 101，如之前所描述，其被布置在沿(110)方向传播光的波导110的一个末端处，其中APD 120布置在54.7的端面上方。在与APD相对的端部，波导110进行45°转向以沿(100)方向传播光。在实施例中，垂直耦合器205包括第二REM面，实质上如之前在PIC 101的上下文中描述的，然而镜端面以45°({110}晶质平面)倾斜，以最佳地耦合与器件层表面正交对齐的入射光纤290。因此，在图2A中所示的实施例中，两个REM面处于波导的相对端处，以使能实现APD 102的顶侧光纤输入照明(尽管APD 120实际上是经由通过REM波导耦合而经由APD堆叠的背侧照明的)。在这些实施例中，基板105的背侧可以仍无光互连，这可有利于封装、板级互连、通孔架构(例如，3D IC)等。值得注意的是，虽然PIC 102举例说明了可如何将APD 120和垂直耦合器205布置在不同凹角的镜端面(晶质平面)上，但是APD120或耦合器205中的一个能够被定向成与另一个匹配，使得同一晶质平面不仅可以用于将输入光纤垂直地耦合到波导110，而且可用于将波导110光耦合到APD 120。

图2B是根据实施例的PIC 202的平面图，PIC 202被配置为用于边缘照明、具有耦合REM波导的Si/Ge APD。在波导110具有较大尺寸(例如，25μm)的情况下，与采用较小波导尺寸(例如，单模III-V波导)的PIC相比，边缘照明实施例能够被封装到具有更大的效率和/或更低的成本的模块中。如图2B中所示，波导110的一端在PIC芯片的边缘处被打通。被打通的面接着被对齐以接收来自纤维290的输入。PIC 101在波导110的相对端，包括被布置在REM上方的APD 120。

在另外的实施例中，包含耦合REM波导的Si/Ge APD的PIC包括一个或多个主动或被动光组件，例如但不限于波长解多路复用器。图2C是根据实施例的PIC 203的平面图，PIC203具有多个耦合REM波导的Si/Ge APD和光波长解多路复用器255。如图所示，在多个波导110的第一端中的每个的是PIC(101A、101B、101C、101D)，其中的每个都包括布置在REM上方的Si/Ge APD，例如如图1A-1C的上下文中所描述的。光波长解多路复用器255接着被布置在波导110的与REM端面相对的端处。虽然光波长解多路复用器255可以具有本领域公知的任何架构，但是示例性实施例示出经蚀刻的波导阶梯衍射光栅(Echelle diffractiongrating)，这非常适合于由PIC 101所采用的示例性SOI基板。在示出的实施例中，阶梯衍射光栅进一步光耦合到第二波导210，第二波导210进而被边缘耦合到输入，但还可以垂直耦合，例如如图2A的上下文中所描述的。

图3A和3B是示出用于制造具有耦合REM的Si/Ge APD的PIC的方法的流程图。一般地，图3A中的方法301是从下到上的过程，开始于波导和REM形成，而图3B的方法302是从上到下的过程，开始于APD堆叠形成。这两个示例性方法被描述为用于突出可用来形成如本文其他处描述的耦合REM的Si/Ge APD架构的许多技术的替代实施例。

首先参考图3A，方法301开始于在操作305利用任何各向异性蚀刻工艺在布置于薄膜介电层(二氧化硅)上方的半导体器件层(例如，硅)中形成波导。在操作310，在波导端部的器件层被结晶蚀刻以形成与器件层的表面成45°-55°定向的凹角镜面。在实施例中，凹角镜蚀刻需要与波导端部正交地将沟槽蚀刻到器件层中。接着布置在由沟槽露出的器件层下方的薄膜介电层被蚀刻，以便将器件层底切所期望的量。接着湿式结晶半导体蚀刻剂(例如但不限于KOH和异丙醇(IPA))以露出器件层中的缓慢蚀刻晶质平面。

继续图3A，在操作315，通过常规的植入工艺对波导的端部的顶面进行n型掺杂。替代地，可以在波导的顶面上生长原位磊晶硅层。在操作320，利用磊晶工艺或者通过CVD/退火工艺来生长硅i层和p型层(例如，图1C中的146、147)。在操作325，磊晶生长锗吸收层(例如，图1C的148)。接着，将重掺杂p型锗层(例如，图1C中的149)沉积到吸收层上或者在吸收层上进行磊晶生长。在操作330，将诸如二氧化硅、氮化硅、氧氮化硅等的介电钝化层沉积到APD堆叠上方。

在操作340，至少一个触点(并且有利地多个触点)电耦合到n型器件层和锗(p型)层。在示例性实施例中，穿过介电层蚀刻出多个开口以露出重掺杂半导体层的不同区。诸如但不限于钨的接触金属被沉积到多个开口中的每一个中以接触重掺杂半导体层。在操作345，接触金属与例如但不限于铜的平面反射第二金属物互连，该平面反射第二金属物在近似等于由锗吸收层所覆盖的波导的区域且与吸收层在同一平面上的区域上方形成连续片。通过将n型掺杂器件层的一部分掺杂到更高的掺杂剂浓度(例如，n+)而使得至少一个触点达到n型硅层。接着，在与端面相对的锗层的一个侧面上的开口被蚀刻穿过介电层以露出n型器件层的更重掺杂区域，并且接触金属(例如，钨)被沉积到开口中。接着通过常规的工艺完成PIC。

现在参考图3B，方法302开始于在操作315对器件层的表面进行n型掺杂。接着，在操作325，在器件层的n型掺杂区域上方磊晶生长硅i层(倍增层)和硅p型层(电荷层)。接着，方法302继续进行在操作330的介电钝化层的沉积。在APD被保护的情况下，在操作305，以与已经形成的APD的各层对齐的方式将波导形成到器件层中。接着，与波导和APD对齐来执行结晶REM蚀刻操作310。接着，在操作340进行APD接触，随后是在操作345进行反射金属互连。接着通过常规的工艺完成PIC。

图4是根据本发明的实施例的电子设备400的功能框图，该电子设备包括光接收器模块411，光接收器模块411利用具有耦合REM波导的Si/Ge APD的PIC 404。在所示出的实施例中，光接收器模块411是可以是诸如移动计算平台401、台式计算机等的消费电子设备中的组件，或者是数据服务器402中的组件。一般地，移动计算平台401可以是被配置为用于电子数据显示、电子数据处理、和无线电子数据传输中的每一个的任何便携式设备。例如，移动计算平台401可以是膝上型计算机、上网本、笔记本、超级本、平板计算机、智能手机等中的任意一个，并且包括可以是触摸屏(例如，电容的、电阻的，等等)的显示屏405、光接收器模块411、和电池413。服务器302可以是任何数据处理平台，例如在全世界的商业数据中心中所采用的那些数据处理平台。

在展开的功能框图421中进一步示出接收器模块411。光缆453输入单光束421，该单光束例如通过实质上如本文其他地方描述的顶侧耦合或边缘耦合而光耦合到波导210中。接着，利用光解多路复用器418将所选的波长分离以输出到布置在基板105上的多个光波导405A-405N。多个光波导405A-405N的每一个进一步耦合到PIC 101A-101N中，PIC101A-101N中的每一个都包括耦合REM的Si/Ge APD，它们进而电耦合到下游的集成电路。在实施例中，接收器模块411包括针对PIC 101或PIC 102中的一个或多个实施例描述的特征中的一个或多个。

图5是根据本发明的某些实施例的计算设备400的功能框图。计算设备400可布置在移动计算平台401或服务器402中，并且可进一步包括数个组件，包括但不限于处理器1004(例如，应用处理器)和至少一个通信芯片1006。处理器1004物理耦合且电耦合到板1002。在一些实施方式中，至少一个通信芯片1006也物理耦合且电耦合到板1002。在另一实施方式中，通信芯片1006是处理器1004的一部分。根据其应用，移动计算设备400可以包括位于板1002上的其他组件。这些其他的组件包括但不限于，易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)、闪速存储器、图形处理器、数字信号处理器、密码处理器、芯片组、天线、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统(GPS)设备、罗盘、加速计、陀螺仪、扬声器、照相机、以及大容量存储设备(例如，硬盘驱动器、固态驱动器(SSD)、压缩盘(CD)、数字多功能盘(DVD)，等等)。

通信芯片1006中的至少一个使能无线通信，以用于将数据传输到移动计算平台400以及从移动计算平台400传输数据。术语“无线”及其衍生词可用于描述可以通过非固态介质通过经调制的电磁波辐射来传送数据的电路、设备、系统、方法、技术、通信信道等。该术语不暗指相关联的设备不包含任何线，结构在一些实施例中可能确实不包含任何线。通信芯片1006可以实施多个无线标准或协议中任意一种，包括但不限于Wi-Fi(IEEE 802.11族)、WiMAX(IEEE 802.16族)、IEEE 802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、及其衍生物，以及被指定为3G、4G、5G以及除此之外的任何其他无线协议。计算设备400可以包括多个通信芯片1006。例如，第一通信芯片1006可以专用于诸如Wi-Fi和蓝牙的较短程无线通信，并且第二通信芯片1006可以专用于诸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO以及其他的较长程无线通信。

处理器1004包括封装在处理器1004内的集成电路管芯。术语“处理器”可以是指处理来自寄存器和/或存储器的电子数据以将该电子数据转换成可存储在寄存器和/或存储器中的其他电子数据的任何设备或设备的部分。在实施例中，通信芯片1006或处理器1004中的一个或多个包含了耦合REM波导的APD，大体如本文其他地方所描述的。当然，采用光波导的任何其他集成电路芯片可以类似地包含耦合REM波导的APD，大体如在本文其他地方的一个或多个实施例中所描述的。

应当理解的是，上面的描述意在是示例性的而不是限制性的。例如，虽然图中的流程图显示出由本发明的一些实施例执行的操作的特定次序，但是应当理解，不要求这样的次序(例如，替代实施例可以按不同的次序执行操作，组合一些操作，重叠一些操作，等等)。此外，在阅读和理解上面的描述后，许多其他实施例对于本领域技术人员而言将是显而易见的。尽管已经参考具体的示例性实施例描述了本发明，但是将理解的是本发明不限于所描述的实施例，而是能够以在所附权利要求的精神和范围内的修改和变型例来实践。

例如，在实施例中，光子集成电路(PIC)包括：在晶体管器件层中横向地延伸且终止于与器件层的顶面成凹角的端面处的光波导；以及布置在波导上方的雪崩光电二极管(APD)，所述APD包括嵌入器件层中或者布置在器件层上的n型硅区、布置在n型硅区上方的硅i层、布置在i层上方的p型硅层、布置在p型硅层上方的晶质锗层，以及布置在锗层上方的p型掺杂半导体层，其中凹端面的至少一部分凹陷到n型硅层的至少一部分以下。

在另外的实施例中，APD还包括：布置在p型掺杂半导体层上方且电耦合到p型掺杂半导体层的多个第一金属触点，其中介电材料被布置在多个第一金属触点中的相邻的一些之间；以及金属片，其布置在介电材料上方且在多个第一金属触点之间连续地延伸，并且将多个第一金属触点电互连。

在另外的实施例中，金属片跨APD的区域的至少大部分且由在APD的波长带内具有比多个第一金属触点的反射率高的反射率的金属构成。

在另外的实施例中，端面具有足以使晶质平面引起由波导所传播的光模的内部反射并且将该模重新引导至锗层中的与相接材料的指数对比度，并且金属片具有足够的反射率以通过锗层将光反射回去。

在另外的实施例中，第二金属触点被耦合到n型硅区且被布置在邻近于与该端面相对的p型硅层的一个侧面。

在另外的实施例中，器件层为10-30μm厚，被布置在薄膜介电层上方，并且具有{100}结晶度，其中器件层的{100}或{110}晶质平面形成该端面，并且其中i层为0.07-0.13μm厚。

在另外的实施例中，端面是被蚀刻到器件层中的凹槽的一个侧面，该凹槽具有由多个{110}或{100}晶质平面限定的多个侧面。

在另外的实施例中，APD的至少大部分被布置在凹槽蚀刻出的端面的正上方。

在另外的实施例中，p型Si层约为20nm厚，掺杂浓度在约2x1018cm-3至3x1018cm-3之间，并且其中i层为70-130nm厚，掺杂浓度不大于5x1015cm-3。

在另外的实施例中，波导还包括也与器件层的顶面成凹角的第二端面，其中器件层的{110}晶质平面形成该第二端面。

在实施例中，电子设备包括：处理器；存储器；以及光接收器模块芯片，其通信耦合到处理器和存储器中的至少一个，其中光接收器模块还包括光子集成电路(PIC)，PIC包括：布置在基板的结晶硅器件层中的光波导；以及雪崩光电二极管(APD)，其布置在光波导的结晶凹端面上方，其中APD包括嵌入器件层中或者布置在器件层上的n型硅区，其中凹端面的至少一部分凹陷到n型硅层的至少一部分以下。

在另外的实施例中，APD还包括：硅i层，其布置在n型硅区上方，i层厚度在90nm至110nm之间且掺杂浓度不大于5x1015cm；p型硅层，其布置在i层上方，p型Si层厚度在15nm至25nm之间，掺杂浓度在约2x1018cm-3至3x1018cm-3之间；晶质锗层，其布置在p型硅层上方；以及p型掺杂半导体层，其布置在锗层上方，其中凹端面的一部分布置在锗层的一部分之下。

在另外的实施例中，APD还包括：布置在p型掺杂半导体层上方且电耦合到p型掺杂半导体层的多个第一金属触点，其中介电材料布置在多个第一金属触点中的相邻的一些之间；以及金属片，其布置在介电材料上方且在多个第一金属触点之间连续地延伸，并且将多个第一金属触点电互连。

在另外的实施例中，器件层为10-30m厚，布置在薄膜介电层上方，并且具有{100}结晶度；器件层的{100}或{110}晶质平面形成端面，并且PIC还包括光耦合到与端面相对的波导的端的波长解多路复用器。

在另外的实施例中，PIC还包括光耦合到波长解多路复用器的第二波导，其中第二波导是边缘耦合到输入光纤的，第二波导没有凹端面。

在实施例中，一种用于在光子集成电路(PIC)中形成镜的方法，该方法包括：在布置于基板的薄膜介电层上方的晶质半导体器件层中形成光波导；结晶蚀刻波导的端部，以在器件层中形成与器件层的表面定向成45°-55°的面；在波导端部处对器件层的顶面进行n型掺杂；使用n型掺杂器件层作为接种表面，以磊晶生长硅i层和硅p型层；在硅p型层上方磊晶生长锗层和p型锗层；并且形成光耦合到n型器件层和锗层的触点。

在另外的实施例中，结晶蚀刻还包括：

蚀刻出贯通器件层的沟槽；蚀刻由所述沟槽露出的薄膜介电层以底切所述器件层；并且对所述器件层进行湿式蚀刻以露出{100}或{110}晶质平面。

在另外的实施例中，形成触点还包括：在锗层上方形成重掺杂半导体层；将介电层沉积在重掺杂半导体层上方；蚀刻出贯通介电层的多个开口以露出重掺杂半导体层的分离区；将接触金属沉积到多个开口中以接触重掺杂半导体层；并且将接触金属与在由锗层覆盖的波导的区域近似相等的区域上连续的第二金属物互连。

在另外的实施例中，形成触点还包括：将n型掺杂器件层的一部分掺杂到较高的掺杂剂浓度；蚀刻出贯通介电层的开口以露出n型器件层的更重掺杂区域，所述开口位于与端面相对的锗层的侧面上；并且将接触金属沉积到开口中。

在另外的实施例中，端面具有与相接材料的指数对比度，该指数对比度足以使晶质平面引起由波导所传播的光模的内部反射且将该模重新引导至锗层中，并且其中金属片具有足够的反射率以通过锗层将光反射回去。

因此，本发明的范围应当参考所附权利要求以及与这些权利要求给予权利的等同物的整个范围来确定。

Claims (20)

1.一种光子集成电路(PIC)，其包括：

光波导，其在晶质硅器件层中横向地延伸并且在与所述器件层的顶面成凹角的端面处终止；以及

雪崩光电二极管(APD)，其布置在所述波导上方，所述APD包括n型硅区，其嵌入在所述器件层中或者布置在所述器件层上；

硅i层，其布置在所述n型硅区上方；

p型硅层，其布置在所述i层上方；

晶质锗层，其布置在所述p型硅层上方；以及

p型掺杂半导体层，其布置在所述锗层上方，

其中所述凹角的端面的至少一部分凹陷到所述n型硅层的至少一部分以下。

2.如权利要求1所述的PIC，其中所述APD还包括：

多个第一金属触点，其布置在所述p型掺杂半导体层上方或者与所述p型掺杂半导体层电耦合，其中介电材料被布置在所述多个第一金属触点中的相邻的第一金属触点之间；以及

金属片，其布置在所述介电材料上方且在所述多个第一金属触点之间连续地延伸且将所述多个第一金属触点电互连。

3.如权利要求2所述的PIC，其中所述金属片跨所述APD的区域的至少大部分且由在所述APD的波长带内具有比所述多个第一金属触点的反射率高的反射率的金属构成。

4.如权利要求2所述的PIC，其中所述端面具有足以使晶质平面引起由所述波导所传播的光模的内部反射并且将所述模重新引导至所述锗层中的与相接材料的指数对比度，并且其中所述金属片具有足够的反射率以通过所述锗层将光反射回去。

5.如权利要求2所述的PIC，还包括第二金属触点，所述第二金属触点耦合到所述n型硅区并且邻近于与所述端面相对的所述p型硅层的一个侧面被布置。

6.如权利要求1所述的PIC，其中所述器件层为10-30μm厚，被布置在薄膜介电层上方，并且具有{100}结晶度，其中所述器件层的{100}或{100}晶质平面形成所述端面，并且其中所述i层为0.07-0.13μm厚。

7.如权利要求6所述的PIC，其中所述端面是蚀刻到所述器件层中的凹槽的一个侧面，所述凹槽具有由多个{100}或{100}晶质平面限定的多个侧面。

8.如权利要求6所述的PIC，其中所述APD的至少大部分被布置在凹槽蚀刻出的端面的正上方。

9.如权利要求6所述的PIC，其中所述p型Si层约为20nm厚，掺杂浓度在约2x10¹⁸cm^-3至3x10¹⁸cm^-3，并且其中所述i层为70-130nm厚，掺杂浓度不大于5x10¹⁵cm^-3。

10.如权利要求1所述的PIC，其中所述波导还包括也与所述器件层的顶面成凹角的第二端面，其中所述器件层的{110}晶质平面形成所述第二端面。

11.一种电子设备，包括：

处理器；

存储器；以及

光接收器模块芯片，其通信耦合到所述处理器和所述存储器中的至少一个，其中所述光接收器模块进一步包括：

光子集成电路(PIC)，所述PIC包括：

光波导，其布置在基板的晶质硅器件层中；以及

雪崩光电二极管(APD)，其布置在所述光波导的结晶凹端面上方，其中所述APD包括

n型硅区，其嵌入在所述器件层中或者布置在所述器件层上，所述凹端面的至少一部分凹陷到所述n型硅层的至少一部分以下。

12.如权利要求11所述的设备，其中所述APD还包括：

硅i层，其布置在所述n型硅区的上方，所述i层为在90nm和110nm厚之间，掺杂浓度不大于5x10¹⁵cm；

p型硅层，其布置在所述i层上方，所述p型Si层为在15nm和25nm厚之间，掺杂浓度约在2x10¹⁸cm^-3至3x10¹⁸cm^-3之间；

晶质锗层，其布置在所述p型硅层上方；以及

p型掺杂半导体层，其布置在所述锗层上方，

其中所述凹端面的一部分布置在所述锗层的一部分以下。

13.如权利要求11所述的设备，其中所述APD还包括

多个第一金属触点，其布置在所述p型掺杂半导体层上方并且电耦合到所述p型掺杂半导体层，其中介电材料被布置在所述多个第一金属触点中的相邻的第一金属触点之间；以及

金属片，其布置在所述介电材料上方，并且在所述多个第一金属触点之间连续地延伸并且将所述多个第一金属触点电互连。

14.如权利要求13所述的设备，其中所述器件层为10-30μm厚，布置在薄膜介电层上方，并且具有{100}结晶度；

其中所述器件层的{100}或{110}晶质平面形成所述端面，并且

其中所述PIC还包括波长解多路复用器，其光耦合到与所述端面相对的所述波导的一端。

15.如权利要求14所述的设备，其中所述PIC还包括光耦合到所述波导解多路复用器的第二波导，其中所述第二波导是边缘耦合到光学输入光纤的，所述第二波导没有凹端面。

16.一种用于在光子集成电路(PIC)中形成镜的方法，所述方法包括：

在布置于基板的薄膜介电层上方的晶质半导体器件层中形成光波导；

对所述波导的端部进行结晶蚀刻以在所述器件层中形成被定向为与所述器件层的表面成45°-55°的面；

在所述波导的所述端部处对所述器件层的顶面进行n型掺杂；

使用n型掺杂器件层作为接种表面来磊晶生长硅i层和硅p型层；

在所述硅p型层上方磊晶生长锗层和p型锗层；并且

形成电耦合到所述n型器件层和所述锗层的触点。

17.如权利要求16所述的方法，其中结晶时刻还包括：

蚀刻出贯通所述器件层的沟槽；

蚀刻由所述沟槽露出的所述薄膜介电层以底切所述器件层；并且

对所述器件层进行湿式蚀刻以露出{100}或{110}晶质平面。

18.如权利要求16所述的方法，其中形成触点还包括：

在所述锗层上方形成重掺杂半导体层；

将介电层沉积在所述重掺杂半导体层上方；

蚀刻出贯通所述介电层的多个开口以露出所述重掺杂半导体层的分离区；

将接触金属沉积到所述多个开口中以接触所述重掺杂半导体层；并且

将所述接触金属与在由所述锗层覆盖的所述波导的区域的近似相等的区域上连续的第二金属喷镀物互连。

19.如权利要求18所述的方法，其中形成触点还包括：

将所述n型掺杂器件层的一部分掺杂到较高的掺杂剂浓度；

蚀刻出贯通所述介电层的开口以露出所述n型器件层的更重掺杂区，所述开口在与所述端面相对的所述锗层的一个侧面上；并且

将所述接触金属沉积到所述开口中。

20.如权利要求16所述的方法，其中所述端面具有足以使所述晶质平面引起由所述波导所传播的光模的内部反射并且将所述模重新引导至所述锗层中的与相接材料的指数对比度，并且其中所述金属片具有足够的反射率以通过所述锗层将光反射回去。