CN106054050A - 半导体器件的测试装置 - Google Patents

半导体器件的测试装置 Download PDF

Info

Publication number
CN106054050A
CN106054050A CN201610402752.XA CN201610402752A CN106054050A CN 106054050 A CN106054050 A CN 106054050A CN 201610402752 A CN201610402752 A CN 201610402752A CN 106054050 A CN106054050 A CN 106054050A
Authority
CN
China
Prior art keywords
semiconductor device
groove
cover plate
plate
radio frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610402752.XA
Other languages
English (en)
Other versions
CN106054050B (zh
Inventor
朱月林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
O Net Technologies Shenzhen Group Co Ltd
Original Assignee
O Net Communications Shenzhen Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by O Net Communications Shenzhen Ltd filed Critical O Net Communications Shenzhen Ltd
Priority to CN201610402752.XA priority Critical patent/CN106054050B/zh
Publication of CN106054050A publication Critical patent/CN106054050A/zh
Application granted granted Critical
Publication of CN106054050B publication Critical patent/CN106054050B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明提供一种半导体器件的测试装置，其包括：设置有多根电路走线的底板、至少一连接器、位于该底板上的弹片、位于弹片上的射频垫板、半导体器件放置台、多个Pin针、以及盖板；其中，半导体器件放置台和多个Pin针均固定在所述底板上；所述盖板的一端与所述底板的一侧枢接，该盖板的另一端可卡扣在所述底板的另一侧上；当盖板卡扣在所述底板时，该盖板覆盖在该射频垫板的表面上。利用本发明半导体器件的测试装置进行测试，由于把DC供电、射频电路走线的S参数为固定值，且生成TouchStone文件，半导体器件的TEC温度反馈、高低温控制、和射频性能均集成在本测试装置上，结合本测试装置的机械设计，测试结果一致性好。

Description

半导体器件的测试装置
技术领域
本发明属于半导体技术领域，尤其涉及一种半导体器件的测试装置。
背景技术
现有半导体行业蝶形光电子器件有非常多的种类，每种产品基本都是用Pin针将要实现的功能输出出来。对于器件的测试方法和测试装置，每个厂家都有自己的设计方法和参数处理方式，测试结果也会参差不齐，特别是对于有射频要求的器件，一般需要工装和射频线一起在固定工位使用。
如需异地使用必须将工装和相关测试系统拆解运输，如果外部环境有变化就会影响测试结果，非常不方便。
故，有必要设计一种新的测试装置。
发明内容
本发明的目的在于提供一种结构简单化、轻量化且便于携带、集成多功能的半导体器件的测试装置。
本发明提供一种半导体器件的测试装置，其包括：设置有多根电路走线的底板、固定连接在该底板上且与该多根电路走线连接的至少一连接器、位于该底板上的弹片、位于弹片上的射频垫板、半导体器件放置台、与所述多根电路走线对应连接的多个Pin针、以及盖板；其中，半导体器件放置台和多个Pin针均固定在所述底板上，且该半导体器件放置台和多个Pin针依序穿过弹片和射频垫板；所述盖板的一端与所述底板的一侧枢接，该盖板的另一端可卡扣在所述底板的另一侧上；当盖板卡扣在所述底板时，该盖板覆盖在该射频垫板的表面上。
优选地，所述射频垫板的表面设有两个定位柱。
优选地，所述盖板的下表面设有位于所述两个定位柱之间的第一压条；当所述盖板卡扣在底板时，盖板的第一压条位于该两个定位柱之间。
优选地，所述底板上还有与该多个Pin针交错设置的多个定位齿；多个Pin针和多个定位齿分两组设置在所述底板上；所述定位齿的高度高于Pin针的高度。
优选地，所述弹片和射频垫板均设有贯穿该弹片和射频垫板对应位置的第一贯穿槽、第二贯穿槽和第三贯穿槽，该第一贯穿槽位于所述第二贯穿槽和第三贯穿槽之间；其中，所述半导体器件放置台收容在该第一贯穿槽内；所述两组Pin针和定位齿分别收容在所述第二贯穿槽和第三贯穿槽内。
优选地，所述盖板的下表面还设有压设于所述第一贯穿槽上端的第二压块、压设于所述第二贯穿槽外侧面上端的第三压条、以及压设于所述第三贯穿槽外侧面上端的第四压条。
优选地，所述第二压块与盖板接触处至少设有一弹簧。
优选地，所述底板的侧边设有一卡槽；所述盖板设有卡勾在该卡槽内的卡扣。
优选地，所述底板包括厚度较薄的第一基板和该第一基板连接且厚度较厚的第二基板；其中，所述连接器固定连接在该第一基板的侧边；所述弹片和射频垫板依序位于该第二基板的表面上；所述盖板的一端与该第二基板的一侧枢接，该盖板的另一端可卡扣在该第二基板的另一侧上。
优选地，所述射频垫板还设有多根射频走线、以及与所述射频走线连接的SMA连接头。
利用本发明半导体器件的测试装置进行测试，由于把DC供电、射频电路走线的S参数为固定值，且生成TouchStone(标准接触)文件，半导体器件的TEC温度反馈、高低温控制、和射频性能均集成在本测试装置上，结合本测试装置的机械设计，测试结果一致性好；本测试装置有效地做到了结构简单化、轻量化且便于携带、标准化和方便性，使用效率高等优点。
附图说明
图1是本发明半导体器件的测试装置打开状态的结构示意图；
图2为图1所示半导体器件的测试装置关闭状态的俯视图；
图3为图1所示半导体器件的测试装置打开状态的主视图；
图4为图1所示半导体器件的测试装置打开状态的左视图。
图号说明：
100-半导体光器件的测试装置、1-底板、11-电路走线、12-卡槽、13-第一基板、
14-第二基板、2-连接器、3-不锈钢弹片、4-半导体器件放置台、5-射频垫板、
51-第一贯穿槽、52-第二贯穿槽、53-第三贯穿槽、6-盖板、61-卡扣、
62-第一压条、63-第二压块、64-第三压条、65-第四压条、
7-Pin针、8-定位齿、9-定位柱、10-射频走线、20-SMA连接头。
具体实施方式
下面参照附图结合实施例对本发明作进一步的描述。
本发明提供一种半导体器件的测试装置，其中，半导体器件为蝶形半导体器件，本测试装置为了解决蝶形半导体器件测试方便性，简单化测试流程。
请参阅图1至图4所示，本测试装置100包括：设置有多根电路走线11的底板1、固定连接在该底板1上且与该多根电路走线11连接的至少一连接器2、位于该底板1上的不锈钢弹片3、半导体器件放置台4、位于不锈钢弹片3上的射频垫板5、与多根电路走线11对应连接的多个Pin针7、多个定位齿8、以及与可卡扣在该底板1上的盖板6；其中，半导体器件放置台4、多个Pin针7和多个定位齿8均固定在底板1上，且该半导体器件放置台4、多个Pin针7和多个定位齿8依序穿过弹片3和射频垫板5；盖板6的一端与底板1的一侧枢接，该盖板6的另一端可卡扣在所述底板1另一侧上；当盖板6卡扣在底板1时，该盖板6覆盖在该射频垫板5的表面上。
盖板6的一端与(1电路板)5射频垫板5枢接，该盖板6的另一端可卡扣在所述底板1上；当盖板6卡扣在底板1时，该盖板6覆盖在该射频垫板5的表面上。
盖板6的一端与1枢接，意思是：底板1是固定的，盖板6的一端固定在该底板1上且围绕该底板1转动。其中，底板1位于本测试装置100的最底层，该底板1为电路板，底板1为按照半导体器件要求设计的DC(Direct Current，直流电)供电和TEC(ThermoelectricCooler，半导体致冷器)控制的电路基板，底板1作为温度探测的供电层。
连接器2设有2个，每个连接器2上设有多个接口，该连接器2用于连接DC直流电。
不锈钢弹片3连接底板1和射频垫板5，该不锈钢弹片3的底面设有绝缘膜，该绝缘膜防止不锈钢弹片3和底板1电路短接。
射频垫板5上设有多根射频(RF)电路走线10，本射频垫板5的作用是支撑待测器件和仿真制作的高频线路，该射频垫板5的表面设有2个定位柱9，底板1的第二基板14的末端设有与该射频电路走线10连接的多个SMA连接头20，该SMA连接头20与射频连接器(图未示)连接。
弹片3和射频垫板5均设有贯穿该弹片3和射频垫板5对应位置的第一贯穿槽51、第二贯穿槽52和第三贯穿槽53，该第一贯穿槽51位于第二贯穿槽52和第三贯穿槽53之间，且该第一贯穿槽51、第二贯穿槽52和第三贯穿槽53位于底部1上。其中，半导体器件放置台4收容在该第一贯穿槽51内；两组Pin针7和定位齿8分别收容在第二贯穿槽52和第三贯穿槽53内。
半导体器件放置台4由乌铜制成，其用于放置TEC和支撑器件的作用。
Pin针7为金属弹簧探针。
定位齿8的高度高于Pin针7的高度，Pin针7与对应的定位齿8交错设置，多个Pin针7和多个定位齿8分两组设置在底板1上。
底板1包括厚度较薄的第一基板13和该第一基板13连接且厚度较厚的第二基板14。其中，连接器2连接在该第一基板13的侧边；不锈钢弹片3和射频垫板5依序位于该第二基板14的表面上，该射频垫板5上的射频电路走线10穿过该部分第二基板14，SMA连接头20固定连接该第二基板14的端部；盖板6的一端与该第二基板14的一侧枢接，该盖板6的另一端可卡扣在该第二基板14的另一侧上。
其中，盖板6由合成石材质制成，用于保护射频垫板5上的定位柱9、保护定位齿8不受撞击。
盖板6的下表面还设有与位于该2个定位柱之间的第一压条62、与第一贯穿槽51对应的第二压块63、与第二贯穿槽52对应的第三压条64、以及与第三贯穿槽53对应的第四压条65。其中，第二压块63露出该盖板6的上表面，该第二压块63与盖板6接触的四角均设有一弹簧(图未示)，通过该弹簧使盖板6卡扣在底板1时，该第二压块63与半导体器件放置台4之间的贴合更好。
当将盖板6卡扣在底板1的卡槽12上时，盖板6的第一压条62压设在2个定位柱9的中间；第二压块63压设在第一贯穿槽51的正上端，第三压条64压设在第二贯穿槽52的外侧面上端，第四压条65压设在第三贯穿槽53的外侧面上端，盖板6达到用于保护射频垫板5上的定位柱9、定位齿8、半导体器件放置台4不受撞击；并通过本盖板6，达到测试时压紧器件无位移的功能、绝热保护等功能。
利用本发明半导体器件的测试装置进行测试，由于把DC供电、射频走线的S参数为固定值，且生成TouchStone(标准接触)文件，半导体器件的TEC温度反馈、高低温控制、和射频性能均集成在本测试装置上，结合本测试装置的机械设计，测试结果一致性好；本测试装置有效地做到了结构简单化、轻量化且便于携带、标准化和方便性，使用效率高等优点。
在上述实施例中，仅对本发明进行了示范性描述，但是本领域技术人员在不脱离本发明所保护的范围和精神的情况下，可根据不同的实际需要设计出各种实施方式。
以上详细描述了本发明的优选实施方式，但是本发明并不限于上述实施方式中的具体细节，在本发明的技术构思范围内，可以对本发明的技术方案进行多种等同变换，这些等同变换均属于本发明的保护范围。

Claims (10)

1.一种半导体器件的测试装置，其特征在于，其包括：设置有多根电路走线的底板、固定连接在该底板上且与该多根电路走线连接的至少一连接器、位于该底板上的弹片、位于弹片上的射频垫板、半导体器件放置台、与所述多根电路走线对应连接的多个Pin针、以及盖板；其中，半导体器件放置台和多个Pin针均固定在所述底板上，且该半导体器件放置台和多个Pin针依序穿过所述弹片和射频垫板；所述盖板的一端与所述底板的一侧枢接，该盖板的另一端可卡扣在所述底板的另一侧上；当盖板卡扣在所述底板时，该盖板覆盖在该射频垫板的表面上。
2.根据权利要求1所述的半导体器件的测试装置，其特征在于：所述射频垫板的表面设有两个定位柱。
3.根据权利要求2所述的半导体器件的测试装置，其特征在于：所述盖板的下表面设有位于所述两个定位柱之间的第一压条；当所述盖板卡扣在底板时，盖板的第一压条位于该两个定位柱之间。
4.根据权利要求1所述的半导体器件的测试装置，其特征在于：所述底板上还有与该多个Pin针交错设置的多个定位齿；多个Pin针和多个定位齿分两组设置在所述底板上；所述定位齿的高度高于Pin针的高度。
5.根据权利要求4所述的半导体器件的测试装置，其特征在于：所述弹片和射频垫板均设有贯穿该弹片和射频垫板对应位置的第一贯穿槽、第二贯穿槽和第三贯穿槽，该第一贯穿槽位于所述第二贯穿槽和第三贯穿槽之间；其中，所述半导体器件放置台收容在该第一贯穿槽内；所述两组Pin针和定位齿分别收容在所述第二贯穿槽和第三贯穿槽内。
6.根据权利要求5所述的半导体器件的测试装置，其特征在于：所述盖板的下表面还设有压设于所述第一贯穿槽上端的第二压块、压设于所述第二贯穿槽外侧面上端的第三压条、以及压设于所述第三贯穿槽外侧面上端的第四压条。
7.根据权利要求6所述的半导体器件的测试装置，其特征在于：所述第二压块与盖板接触处至少设有一弹簧。
8.根据权利要求1所述的半导体器件的测试装置，其特征在于：所述底板的侧边设有一卡槽；所述盖板设有卡勾在该卡槽内的卡扣。
9.根据权利要求1或7所述的半导体器件的测试装置，其特征在于：所述底板包括厚度较薄的第一基板和该第一基板连接且厚度较厚的第二基板；其中，所述连接器固定连接在该第一基板的侧边；所述弹片和射频垫板依序位于该第二基板的表面上；所述盖板的一端与该第二基板的一侧枢接，该盖板的另一端可卡扣在该第二基板的另一侧上。
10.根据权利要求1所述的半导体器件的测试装置，其特征在于：所述射频垫板还设有多根射频走线、以及与所述射频走线连接的SMA连接头。
CN201610402752.XA 2016-06-08 2016-06-08 半导体器件的测试装置 Active CN106054050B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610402752.XA CN106054050B (zh) 2016-06-08 2016-06-08 半导体器件的测试装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610402752.XA CN106054050B (zh) 2016-06-08 2016-06-08 半导体器件的测试装置

Publications (2)

Publication Number Publication Date
CN106054050A true CN106054050A (zh) 2016-10-26
CN106054050B CN106054050B (zh) 2019-07-12

Family

ID=57169763

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610402752.XA Active CN106054050B (zh) 2016-06-08 2016-06-08 半导体器件的测试装置

Country Status (1)

Country Link
CN (1) CN106054050B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111579967A (zh) * 2020-05-29 2020-08-25 成都思科瑞微电子股份有限公司 射频功率放大模块动态老化试验装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5690998A (en) * 1993-04-16 1997-11-25 Tokyo Electron Kabushiki Kaisha Method of coating a conductive probe needle
CN1359470A (zh) * 2000-06-12 2002-07-17 菲康姆株式会社 连接器装置
US20040217530A1 (en) * 2000-05-03 2004-11-04 Harris Daniel L. Indexing rotatable chuck for a probe station
CN102163778A (zh) * 2010-12-22 2011-08-24 广东大普通信技术有限公司 直插式电子器件检测连接器
CN203037678U (zh) * 2013-01-15 2013-07-03 天津世人精密电子有限公司 柔性电路基板检测用具
CN105044402A (zh) * 2015-08-25 2015-11-11 贵州航天计量测试技术研究所 一种封装微波压控振荡器测试装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5690998A (en) * 1993-04-16 1997-11-25 Tokyo Electron Kabushiki Kaisha Method of coating a conductive probe needle
US20040217530A1 (en) * 2000-05-03 2004-11-04 Harris Daniel L. Indexing rotatable chuck for a probe station
CN1359470A (zh) * 2000-06-12 2002-07-17 菲康姆株式会社 连接器装置
CN102163778A (zh) * 2010-12-22 2011-08-24 广东大普通信技术有限公司 直插式电子器件检测连接器
CN203037678U (zh) * 2013-01-15 2013-07-03 天津世人精密电子有限公司 柔性电路基板检测用具
CN105044402A (zh) * 2015-08-25 2015-11-11 贵州航天计量测试技术研究所 一种封装微波压控振荡器测试装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111579967A (zh) * 2020-05-29 2020-08-25 成都思科瑞微电子股份有限公司 射频功率放大模块动态老化试验装置
CN111579967B (zh) * 2020-05-29 2020-12-25 成都思科瑞微电子股份有限公司 射频功率放大模块动态老化试验装置

Also Published As

Publication number Publication date
CN106054050B (zh) 2019-07-12

Similar Documents

Publication Publication Date Title
CN101243323A (zh) 探针卡
WO2007077743A1 (ja) プローブカード
JP5588347B2 (ja) プローブ装置および試験装置
CN201616521U (zh) 芯片测试座定位结构
JP2013170926A (ja) 半導体モジュールの製造方法
US20180061733A1 (en) Chip module with stiffening frame and orthogonal heat spreader
CN101540454B (zh) 电子元件连接设备、电子单元和电子设备
JP2011071245A (ja) プローブカード及びそれを用いた半導体ウェーハの検査方法
US11226362B2 (en) System-level testing apparatus and system-level testing system
US20150309114A1 (en) Systems and methods for conforming test tooling to integrated circuit device with heater socket
CN109596867A (zh) 激光芯片的集成化夹具
CN101868119A (zh) 一种柔性印刷线路板连接结构体及制作方法
US9222961B1 (en) Vertical probe card and method for manufacturing the same
CN106054050A (zh) 半导体器件的测试装置
CN101487874B (zh) 高速测试装置
TWI729822B (zh) 環境控制設備及晶片測試系統
Burroughs et al. Flexible cryo-packages for Josephson devices
JP4487016B1 (ja) 通電部材、接続部材、試験装置および接続部材を修繕する方法
CN208930053U (zh) 一种片式微波元件无损测试夹具
US7914296B1 (en) Interconnecting assembly with conductive lever portions on a support film
KR101718852B1 (ko) 플랙시블 컨택복합체를 갖는 테스트용 소켓
CN101251577A (zh) 可进行复合测试的测试设备
CN105445501B (zh) 用于环境测试的电性检测装置
EP3603361B1 (en) Thermal isolation of cryo-cooled components from circuit boards or other structures
CN203814117U (zh) 导热垫以及主板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: 518000 No. 35, Cuijing Road, Pingshan New District, Shenzhen, Guangdong

Patentee after: Ona Technology (Shenzhen) Group Co.,Ltd.

Address before: 518000 No. 35, Cuijing Road, Pingshan New District, Shenzhen, Guangdong

Patentee before: O-NET COMMUNICATIONS (SHENZHEN) Ltd.

CP01 Change in the name or title of a patent holder