CN106048556B - 半导体金属二硫属化合物的单层膜、其制备方法及其用途 - Google Patents

半导体金属二硫属化合物的单层膜、其制备方法及其用途 Download PDF

Info

Publication number
CN106048556B
CN106048556B CN201610238135.0A CN201610238135A CN106048556B CN 106048556 B CN106048556 B CN 106048556B CN 201610238135 A CN201610238135 A CN 201610238135A CN 106048556 B CN106048556 B CN 106048556B
Authority
CN
China
Prior art keywords
film
metal
chalcogenide
precursor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610238135.0A
Other languages
English (en)
Other versions
CN106048556A (zh
Inventor
J·帕克
K·康
S·谢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cornell University
Original Assignee
Cornell University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cornell University filed Critical Cornell University
Publication of CN106048556A publication Critical patent/CN106048556A/zh
Application granted granted Critical
Publication of CN106048556B publication Critical patent/CN106048556B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/305—Sulfides, selenides, or tellurides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02485—Other chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/46—Sulfur-, selenium- or tellurium-containing compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02417—Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02499—Monolayers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02568—Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及设置于基材上的金属硫属化合物膜，其包括至少一个(例如，1至10个单层)的金属硫属化合物单层。所述膜可以在80％或更多的被所述膜覆盖的基材上为连续的(例如，结构连续的和/或电子连续的)。所述膜可以通过基于如下的方法制得：相对于硫属化合物前体浓度较低的金属前体浓度。所述方法可以在低的水浓度下进行。所述膜可用于设备(例如，电子设备)中。

Description

半导体金属二硫属化合物的单层膜、其制备方法及其用途
相关申请的交叉引用
本申请要求2015年4月16日提交的美国临时专利申请序号62/148,387的优先权，其公开的内容在此通过引用并入本申请。
关于联邦政府资助研究的声明
本发明在由空军科学研究办公室提供的FA2386-13-1-4118和FA9550-11-1-0033号合同以及由国家科学基金提供的DMR-1120296和ECS-0335765号合同的政府资助下进行。政府享有本发明的一些权利。
公开领域
本公开通常涉及金属硫属化合物膜。更特别地，本公开涉及半导体金属硫属化合物膜。
公开概述
一方面，本公开提供金属硫属化合物膜(在本文也称为金属二硫属化合物膜)。所述膜可以具有一种或多种金属和/或一种或多种硫属化合物。所述膜包括设置于(即接触)基材上的一个或多个金属硫属化合物单层。所述膜显示出所需的空间均匀性和/或电性能。所述膜为结晶的。所述膜包括1至10个金属硫属化合物单层。
一方面，本公开提供了一种制备金属硫属化合物膜的方法。所述方法基于相对于硫属化合物前体浓度较低的金属前体浓度。所述方法基于逐层生长的模式。在一个实施例中，所述膜通过本公开的方法形成。
在一个实施例中，一种用于在基材上制备金属硫属化合物膜的方法包括：使金属前体、硫属化合物前体、还原气体(如氢气)和基材在反应器中接触，从而在基材上形成金属硫属化合物膜。所述前体在反应器中在气相中以低压存在。所述膜不是通过前体的升华而形成。
一方面，本公开提供了本公开的金属硫属化合物膜的用途。所述膜可用于多种设备中。在一个实施例中，设备(如电子设备)包括一个或多个本公开的金属硫属化合物膜。所述膜可以用于，例如，晶体管、P-N结、逻辑电路、模拟电路。设备的例子包括但不限于，激光器、光电二极管、光调制器、压电设备、存储设备、以及透明基材上的薄膜晶体管。所述膜可提供设备的功能。例如，所述膜可在设备中(所述设备例如但不限于激光器、光电二极管、光调制器、压电设备、存储设备、以及薄膜晶体管)用于晶体管、P-N结、逻辑电路、以及模拟电路。在一个实施例中，光学纤维包括本公开的一个或多个金属硫属化合物膜。例如，光学纤维可用于光调制器中。
公开背景
半导体薄膜的大尺度生长是现代电子学和光电子学的基础。将膜厚降低至原子、亚纳米长度尺度的最终极限(其为传统半导体(如Si和GaAs)的困难极限)会给在超薄和柔性电子、光伏和显示技术中的应用带来广泛的益处。为此，可以形成稳定的三原子厚度的单层(ML)的过渡金属二硫属化合物(TMD)提供了具有高电载流子迁移率的半导体材料，且它们在绝缘基材上的大尺度生长将实现在无膜转移的情况下在技术相关尺度上批量制造原子薄的高性能晶体管和光电探测器。此外，其独特的电子能带结构提供了用以增强这些设备的功能的新的方式，包括大的激子效应、带隙调制，间接向直接带隙转变，压电和谷自由度(valleytronics)。然而，具有空间均匀性和高的电性能的ML TMD膜的大尺度生长仍然是一个未解的挑战。
现有的大尺度ML TMD的生长方法迄今产生了具有有限的空间均匀性和电性能的材料。例如，金属或金属化合物的硫化仅提供对平均层数的控制，从而产生单层区域、多层区域和无生长区域的空间不均匀混合物。尽管基于固相前体(如MoO3、MoCl5和WO3)的化学气相沉积(CVD)已表现出更好的在大尺度上的厚度控制，但所得材料的电性能(通常报告自选定领域中的少量设备)不能显示空间均匀的高载流子迁移率。
附图的简要说明
为了更完全地理解本公开的性质和目的，应该与所附附图结合参考如下详细描述。
图1.晶片尺度的ML TMD膜。a-b，在4英寸熔凝硅石(fused silica)基材上生长的ML MoS2(a)和WS2(b)膜的图片，所述图片具有它们各自的原子结构的示意。左边一半显示了用于比较的裸露的熔凝硅石基材。c，在4英寸SiO2/Si晶片上的图案化的ML MoS2膜的图片(更暗的区域由MoS2覆盖)。d，在1.6至2.7eV的光子能下MOCVD生长的ML MoS2和WS2膜的光学吸收谱。e，归一化至硅峰强度的原生(as-grown)ML MoS2和WS2的拉曼光谱。f，原生ML MoS2和WS2的归一化的光致发光(PL)谱。峰的位置与由方块表示的自剥离的样品观察到的那些一致，d-f相同。g，在具有2-μm尺寸的孔的SiN TEM网上悬浮的ML MoS2膜的SEM图像和PL图像(底部插图，在1.9eV下)(悬浮膜的示意图在顶部插图中)。比例尺，10μm。h-i，获自晶片尺度的图案化的膜的分别在SiO2上的图案化的ML MoS2和WS2的光学图像(归一化至裸露的基材区域)和PL图像(插图，对于MoS2在1.9eV下，对于WS2在2.0eV下)。比例尺，10μm。
图2.连续ML MoS2膜的MOCVD生长。a，我们的MOCVD生长装置的示意图。使用分别的质量流控制器(MFC)将前体引入生长装置。深灰色＝Mo或W原子，浅灰色＝S，白色＝羰基或乙基配体。b，在不同生长时间时MOCVD生长的MoS2的光学图像，其中t0为完全ML覆盖的最佳生长时间。比例尺，10μm。c，随生长时间而变化的ML的覆盖率(θ1L)和多层区域的覆盖率(θ≥2L)。d，取决于氢气流速的ML MoS2的晶粒尺寸变化，从左到右5sccm(所示的SEM图像)、20sccm(SEM)和200sccm(TEM)。e，显示连续ML MoS2膜的伪色DF-TEM图像。比例尺，1μm。f，在ML MoS2膜中的横向连接(laterally-stitched)的晶界的ADF-STEM图像，红点和黄点分别表示Mo原子和S原子。比例尺，1nm。
图3.ML TMD FET的电子表征和批量制造。a，测得具有不同的L(通道长度)的MLMoS2FET的栅极依赖的面电导(σ□)(为了清晰，曲线从底部移动)。插图：设备的光学图像，比例尺10μm。b，由具有不同的L的在随机位置处制造的五个MoS2FET测得的场效应迁移率(μFE)。为了比较，显示来自CVD生长和剥离的样品的前述结果的数据(星形表示它们的中值)。c，由图3a中的设备测得的μFE和来自玻璃的样品的前述报告的μFE的温度依赖性，两者均显示了声子限制的固有传输。d，双栅极ML MoS2FET(上部插图中所示的设备)的顶栅(VTG)依赖的σ□。下部插图：显示电流饱和及欧姆电极接触的VTG依赖的ISD-VSD曲线。比例尺，10μm。e，ML WS2FET的栅极依赖的σ□，其显示μFE＝18cm2/Vs。插图：显示电流饱和及欧姆电极接触的VTG依赖的ISD-VSD曲线。f，(左图)批量制造的在4英寸SiO2/Si晶片上的8,100个MoS2FET设备。f1，含有100个设备的一个方形的放大图像。f2、f3分别为在栅偏压VBG＝50V和-50V下的相应的色图，其中在f2中的黑色块表示仅非导电的设备。g，100个双栅极FET的开关态σ□的柱状图，其显示了106的中值开关比和高的开态电导率。除了c之外，所有的测量均在室温下进行。
图4.MoS2/SiO2结构的多重叠堆。a，ML-MoS2/SiO2的单重、双重和三重叠堆的示意图(左图)和光学图像(右图)。b，分别为单重、双重和三重叠堆的光学吸收谱(归一化的光谱示于插图中)。c，使用交替的MOCVD生长、利用光刻的设备制造和SiO2沉积来制造MoS2设备/SiO2叠堆的示意图。细节参见正文。d，在第1层(底部)和第2层(顶部)上的MoS2FET阵列的伪色SEM图像(一对设备的放大图像示于插图中，比例尺50μm)。e，分别由在第1层和第2层上的两个相邻设备测得的ISD-VSD曲线，两者均显示了n型电导转换。
图5.分别为在相应的熔凝硅石晶片上所标记的不同位置处获取的MoS2(a)和WS2(b)的拉曼光谱。
图6.a，通过我们的方法生长的MoS2(浅灰)和MoS2体单晶(灰色)的Mo 3d 3/2,5/2和S 2s态的XPS谱，其中峰位置和FWHM几乎相同。b，通过我们的方法生长的MoS2(浅灰)、在溶剂清洁之后的裸露的SiO2/Si基材(灰色)和体单晶(深灰)的C 1s的XPS谱，其中所有三个样品均显示了类似的C 1s的峰面积，这意味着我们的膜在MOCVD过程之后不含显著的碳残余(为了清晰，曲线从底部移动)。
图7.在不同生长时间时MOCVD生长的MoS2的光反射、PL和SEM图像，其中t0为完全ML覆盖的最佳生长时间。
图8.MoS2膜的生长(步骤I)和再生长(步骤II)的示意图以及对应的光反射、PL和DF-TEM图像。
图9.取决于温度的Mo(CO)x和CxHyS的残余气体信号的归一化强度。每个点对应于温度，如图中所示。
图10.取决于生长参数的MOCVD生长的MoS2的形态变化。为了清楚显示晶粒尺寸，我们故意生长了部分覆盖的MoS2。a，晶粒尺寸的盐(干燥剂)依赖性。b，晶粒尺寸的DES流速依赖性。c，高Mo蒸气浓度环境，其中存在单层区域、多层区域和无生长区域的混合物。
图11.在间隔8cm的两个位置处生长的MoS2的伪色DF-TEM图像，其中相同的晶粒尺寸和成核密度表明在整个生长区域上均匀的成核。比例尺，100nm。
图12.a，由大面积ML MoS2(插图)测得的电子衍射强度的极坐标图(衍射图示于插图中)，其表示MoS2晶体取向的均匀角分布。所述极坐标图通过平均来自三个相等的角域(每个角域跨越120度)的衍射强度而产生。b，由存在于图2e所示的ML MoS2样品中的所有晶界测得的晶粒间旋转角的柱状图，其表明没有优选的晶粒间倾斜角。为此，每个MoS2晶粒的晶体取向首先获自使用不同的物镜光圈位置(每个分别在0°、12°、24°、36°和48°居中)获取的五个DF-TEM图像。在物镜光圈位置θ处获取的每个DF-TEM图像中，我们指定θ(用于更亮的区域；来自排列的Mo亚晶格)或θ-60°(用于亮度更小的区域；来自排列的S亚晶格)的晶体取向。使用这些指定和-60°至60°(具有±6°误差)之间的范围获得晶粒间旋转角。
图13.a，在ML MoS2膜中的横向连接的晶界的ADF-STEM图像。亚纳米孔来自电子束辐照损坏，阴影为在转移过程中所产生的表面污染。b，ML MoS2膜的高质量ADF-STEM图像，c，强度的对应线轮廓图。图像强度大致与Zγ成比例，其中Z为原子数，且1.3<γ<2。
图14.分隔至多3.3mm的四个多电极ML MoS2FET(与图3a插图所示相同的几何形状)的栅极依赖的σ□。
图15.a，由具有不同通道长度的晶粒尺寸为3μm的MoS2所测得的传递曲线。b，由(a)获得的不同通道长度的场效应迁移率(μFE)。c，由具有不同通道长度的晶粒尺寸为3μm的MoS2膜所测得的μFE的温度依赖性，其显示了与图3c所示相同的依赖性。
图16.四个另外的ML WS2FET(其获得的迁移率分别为14.3、14.1、11.6和10.9cm2/Vs)的栅极依赖的双端σ□。
图17.晶粒尺寸分别为0.4、1.0和2.6μm的MoS2FET的阈值电压的柱状图。
图18.由图3g中的设备获取的MoS2FET的场效应迁移率的统计。
图19.在多重叠堆设备结构中的第1层和第2层上的ML MoS2FET的栅极依赖的σ□。第1层和第2层设备的总栅极氧化物(SiO2)厚度分别为285nm和785nm。
图20.a-c，分别在覆盖有Al2O3、SiN和HfO2的Si上生长的MoS2的拉曼光谱。d-e，分别在Al2O3/Si和HfO2/Si上的ML MoS2FET的σ□-VBG曲线。Al2O3和HfO2的测量介电常数分别为6.0和15.5。这些MoS2膜在如方法中所述的为SiO2基材开发的相同条件下生长而无任何进一步的优化。
图21.a，真空测量以及退火对设备的电性能的影响(真空和退火会n掺杂MoS2设备)。b，同一设备在HfO2封装前后在环境中的传递性质(封装会n掺杂MoS2)。
公开的详细描述
本公开提供了金属硫属化合物膜，其在基材上包括一个或多个金属硫属化合物单层。也提供了制备所述膜和使用所述膜的方法。
公开了例如在绝缘SiO2基材上直接生长的高迁移率4英寸晶片尺度的ML二硫化钼(MoS2)和二硫化钨(WS2)的膜，所述膜在整个膜上具有所需的空间均匀性。使用新型金属有机化学气相沉积(MOCVD)技术生长所述膜，且所述膜显示所需的电子性能，包括对于MoS2而言在室温下30cm2/Vs和在90K下114cm2/Vs的电子迁移率，并且具有极小的位置依赖性或通道长度依赖性。通过使用这些膜，高性能ML MoS2场效应晶体管(FET)的晶片尺度的批量制造显示出99％的设备产率，以及用于三维电路的竖直叠堆的晶体管设备的多级制造。本工作表现了实现原子薄的集成电路的重要步骤。
一方面，本公开提供了金属硫属化合物膜。所述膜也可称为金属二硫属化合物膜。所述膜可具有一种或多种金属和/或一种或多种硫属化合物。金属为Sc、Ti、V、Cr、Mn、Fe、Co、Ni、Nb、Mo、W或其组合。例如，所述膜为铬硫属化合物、钛硫属化合物、钼硫属化合物或钨硫属化合物(如硫化物、硒化物、碲化物或其组合)膜。所述膜包括设置于(即接触)基材上的一个或多个金属硫属化合物单层。所述膜显示出所需的空间均匀性和/或电子性能。所述膜可通过本文公开的方法制得。因此，在一个实例中，膜通过本文公开的方法制得。
所述膜为结晶的。所述膜包括1至10个金属硫属化合物单层。在各个实施例中，所述膜包括1、2、3、4、5、6、7、8、9、10个单层。所述膜具有例如100nm至100微米的晶粒尺寸，包括介于其间的所有nm值和范围。晶粒在晶界处横向连接。可观察到极小的晶界电阻或观察不到晶界电阻。晶界电阻可通过本领域已知的方法测得。例如，通过如下方式评估示例晶界电阻：跨越晶界(所述晶界通过透射电子显微镜成像而确定)制造电子设备，并测量总电导。
膜可具有广泛范围的面积和形状因数。膜的面积和形状因数取决于应用和/或制造反应器。例如，设置于分立的(即不连续的)基材上的膜具有100平方微米至约50,700平方厘米(254cm直径的圆形基材)的面积。所述膜为适形的。所述膜可为连续的。在一个实施例中，基材为4英寸直径的基材。
所述膜在基本上全部基材(如基材需要由膜涂布的一个或多个部分)上提供至少单层厚的膜。例如，所述膜在80％或更多、90％或更多、95％或更多、99％或更多的被膜覆盖的基材上提供至少单层厚度。在另一实例中，所述膜在100％的被膜覆盖的基材上为单层厚。在一个实施例中，所述膜在80％或更多、90％或更多、95％或更多、99％或更多的被膜覆盖的基材上提供1至10个单层厚的膜。在另一实施例中，所述膜在100％的被膜覆盖的基材上为1至10个单层厚。在各个实施例中，一个或多个单层在80％或更多、90％或更多、95％或更多、99％或更多的被膜覆盖的基材上为结构连续的和/或电子连续的。例如，取决于生长时间，膜覆盖(θ＝1为单层)可为0<θ≤1(例如，如图2b和c所示)，当膜覆盖θ＝1时，未观察到缺陷(如，例如根据XPS(如图6)和STEM(图2F)，缺陷水平为仪器分辨率以下)。
所述膜具有所需特性。例如，所述膜具有所需的缺陷水平(如小于10ppm)。缺陷的例子包括晶界和原子空缺。例如，所述膜具有所需的迁移率(例如，在室温下至少50cm2V-1s-1，在90K下至少130cm2V-1s-1)。
可使用多种基材。基材可为平面的或非平面的。基材可为结晶的或非晶的。基材可为纤维。基材可为连续的(例如辊)。
合适的基材的例子包括硅(例如具有天然氧化硅层或二氧化硅层(例如PECVD或蒸发的二氧化硅层))、石英、熔凝硅石、云母、氮化硅、氮化硼、氧化铝、以及二氧化铪。合适的基材是市售的或者可以通过本领域已知的方法制造。
一方面，本公开提供了一种制备金属硫属化合物膜的方法。所述方法基于相对于硫属化合物前体浓度较低的金属前体浓度。所述方法基于逐层生长的模式。在一个实施例中，所述膜通过本公开的方法形成。
在一个实施例中，一种用于在基材上制备金属硫属化合物膜的方法包括：使金属前体、硫属化合物前体、还原气体(如氢气)和基材在反应器中接触，从而在基材上形成金属硫属化合物膜。所述前体在反应器中在气相中以低压存在。所述膜不是通过前体的升华而形成。
金属前体提供了用于形成膜的金属源。合适的金属前体的例子包括金属羰基化合物。合适的Mo前体的例子包括Mo(CO)6、C22H22Mo2O6、C16H10Mo2O6、C10H10Cl2Mo、C11H8MoO4及其组合。合适的W前体的例子包括W(CO)6、C18H26I2W、(C4H9NH)2W(C4H9N)2、((CH3)3CN)2W(N(CH3)2)2、((CH3)3CN)2W(N(CH3)2)2、C10H10Cl2W、C10H12W、(C5H4CH(CH3)2)2WH2、C8H6O3W、C12H12O4W、(NH3)3W(CO)及其组合。合适的金属前体的例子包括前述的金属前体，其中金属为Sc、Ti、V、Cr、Mn、Fe、Co、Ni、Nb或其组合。
硫属化合物前体提供用于形成膜的硫属化合物(例如硫化物、硒化物或碲化物)源。在一个实施例中，所述硫属化合物前体具有以下结构中的一种：
(CxHy)zS、(CxHy)zSe或(CxHy)zTe，其中1≤x≤10，1≤y≤20，0<z≤2，x和y为整数，z为整数或者整数的分数。
合适的硫属化合物前体的例子包括烷基硫属化合物前体(例如，二烷基硫前体、二烷基硒前体以及二烷基碲前体)。例如，前体上的烷基基团单独地选自甲基基团和乙基基团。合适的前体的例子包括二甲基硫、二甲基硒、二甲基碲、二乙基硫、二乙基硒、二乙基碲、甲基乙基硫、甲基乙基硒以及甲基乙基碲。
金属前体和硫属化合物前体的另外的例子包括：
Figure BDA0000967485310000081
所述前体可以存在于载气中。例如，载气为氩气、氮气或其他惰性气体。并非旨在被任何特定理论限制，据信氩气的使用提供所需的膜均匀性。
金属前体(例如存在于反应器中)以例如1x10-6Torr至1x10-2Torr(包括介于其间的所有整数Torr值和范围)存在。硫属化合物前体以1x10-5Torr至1x10-1Torr(包括介于其间的所有整数Torr值和范围)存在。希望金属前体:硫属化合物前体的比例为1:10至1:1000，包括介于其间的所有整数值和范围。
还原气体以例如1x10-4至10Torr(包括介于其间的所有整数Torr值和范围)存在。合适的还原气体的例子包括氢气。
据信在制造过程中水的存在会不利地影响膜形成过程。因此，希望在低的水浓度(小于1x10-2Torr)下进行所述方法。在一个实施例中，在干燥剂的存在下进行所述方法。例如，当进行所述方法时，干燥剂存在于反应室中。合适干燥剂的例子包括NaCl、KCl或NaBr。
膜形成反应在一系列温度下进行。例如，膜形成反应在300℃至700℃(包括介于其间的所有整数℃值和范围)下进行。膜结构(例如，晶粒尺寸、形态以及层数)可取决于进行膜形成反应的温度而不同。通常，更高的温度产生更大的晶粒尺寸和更多层。
在本文公开的各个实施例和实例中描述的方法的步骤足以制备本公开的金属硫属化合物膜。因此，在一个实施例中，方法基本上由本文公开的方法的步骤的组合组成。在另一实施例中，方法由这样的步骤组成。
一方面，本公开提供了本公开的金属硫属化合物膜的用途。所述膜可以用于多种设备中。
在一个实施例中，一种设备(如电子设备)包括一个或多个本公开的金属硫属化合物膜。所述膜可以用于，例如，晶体管、P-N结、逻辑电路、模拟电路。设备的例子包括但不限于，激光器、光电二极管、光调制器、压电设备、存储设备、以及透明基材上的薄膜晶体管。所述膜可提供设备的功能。例如，所述膜可在设备(所述设备例如但不限于激光器、光电二极管、光调制器、压电设备、存储设备、以及薄膜晶体管)中用于晶体管、P-N结、逻辑电路、以及模拟电路。
在一个实施例中，光学纤维包括本公开的金属硫属化合物膜。例如，光学纤维可用于光调制器中。
在如下的陈述中，描述了本公开的组合物、方法以及设备的各种示例：
1.一种设置于基材上的金属硫属化合物膜，所述膜包括至少一个(例如一个)金属硫属化合物单层。
2.根据陈述1所述的金属硫属化合物膜，其中所述金属为Sc、Ti、V、Cr、Mn、Fe、Co、Ni、Nb、Mo、W或其组合。
3.根据陈述1或2中任一项所述的金属硫属化合物膜，其中所述硫属化合物为硫化物、硒化物、碲化物或其组合。
4.根据前述陈述中任一项所述的金属硫属化合物膜，其中所述膜包括(或进一步包括)2至10个金属硫属化合物单层。
5.根据前述陈述中任一项所述的金属硫属化合物膜，其中所述膜为连续的(例如，结构连续的和/或电子连续的)(例如，在例如80％或更多、90％或更多、95％或更多或100％的被所述膜覆盖的基材上为连续的)。
6.根据前述陈述中任一项所述的金属硫属化合物膜，其中所述基材为纤维。
7.根据前述陈述中任一项所述的金属硫属化合物膜，其中所述基材为硅、具有设置于硅表面的至少一部分上的氧化硅层或二氧化硅层的硅、石英、熔凝硅石、云母、氮化硅、氮化硼、氧化铝、或二氧化铪。
8.一种在基材上制备金属硫属化合物膜的方法，所述膜包括1至10个如前述陈述中任一项所述的金属硫化物单层，所述方法包括：使金属前体、硫属化合物前体、还原气体和基材在反应器中接触，从而形成金属硫属化合物膜(例如，通过逐层生长形成，例如，形成第一单层(例如，包括晶粒的第一单层，所述晶粒横向连接，直到所述第一单层在约80％或更多的被所述膜覆盖的基材上形成)，然后任选地形成第二单层)，其中所述前体存在于气相中，所述金属前体以1x10-2Torr或更小的压力存在，并且所述硫属化合物前体以1x10- 1Torr或更小的压力存在。
9.根据陈述8所述的在基材上制备金属硫属化合物膜的方法，其中所述接触在干燥剂的存在下进行。
10.根据陈述8或9中任一项所述的在基材上制备金属硫属化合物膜的方法，其中所述接触在小于1x10-2Torr的水浓度下进行。
11.一种包括如陈述1至8中任一项所述的金属硫属化合物膜或者由陈述8至10中任一项所述的方法制备的金属硫属化合物膜的设备。
12.根据陈述11所述的包括金属硫属化合物膜的设备，其中所述设备为电子设备。
13.根据陈述11或12中任一项所述的包括金属硫属化合物膜的设备，其中所述设备为激光器、光电二极管、光调制器、压电设备、存储设备、或薄膜晶体管。
14.根据陈述12或13中任一项所述的包括金属硫属化合物膜的设备，其中所述设备为晶体管、P-N结、逻辑电路、或模拟电路。
15.根据陈述11或12中任一项所述的包括金属硫属化合物膜的设备，其中所述设备为光学纤维。
16.一种在基材上形成金属硫属化合物膜的方法，其包括：将金属前体和硫属化合物前体提供至反应器中；以及使所述金属前体和所述硫属化合物前体接触，以在基材上形成具有一个或多个金属硫属化合物单层的金属硫属化合物膜，其中将在气相中的所述金属前体和所述硫属化合物前体提供至反应器中，且其中控制所述金属前体和所述硫属化合物前体的分压，使得第一单层形成(例如，第一单层的晶粒横向连接，直到所述第一单层在约80％或更多的被所述膜覆盖的基材上形成)。
17.根据陈述16所述的在基材上形成金属硫属化合物膜的方法，其进一步包括在所述第一单层在约80％或更多的被所述膜覆盖的基材上形成之后，在所述第一单层上形成第二单层。
18.根据陈述16或17中任一项所述的在基材上形成金属硫属化合物膜的方法，其中在所述第一单层在约95％或更多的被所述膜覆盖的基材上形成之后，在所述第一单层上形成所述第二单层。
19.根据陈述16至18中任一项所述的方法，其中所述第一单层是连续的。
20.根据陈述16至19中任一项所述的方法，其中所述第一单层具有约100平方微米或更大的面积。
21.根据陈述16至20中任一项所述的方法，其中所述金属前体具有低于所述硫属化合物前体浓度的浓度。
22.根据陈述16至21中任一项所述的方法，其进一步包括将还原气体提供至反应器中。
23.根据陈述16至22中任一项所述的方法，其中使用干燥剂控制所述反应器的水浓度。
24.一种制造设备的方法，其包括如陈述8至10或16至23中任一项所述的方法。
25.一种制造设备的方法，其包括如陈述8至10或16至23中任一项所述的方法，其中所述设备为如陈述11至15中任一项所述的设备。
描述以下实例以阐述本发明。这些实例并非旨在以任何方式限制本发明。
实例1
该实例描述了本公开的膜的制造和表征。
描述了以4英寸晶片尺度在氧化硅上生长MoS2和WS2的半导体ML膜，所述半导体ML膜具有在整个膜上均匀保持的所需电性能和结构连续性。图1显示了连续TMD ML膜，并显示了它们的晶片尺度的均匀性和固有光学性质。在透明的4英寸熔凝硅石晶片上生长的MoS2膜(图1a；苍黄色)和WS2膜(图1b；黄色)的图片显示TMD生长区域(右半部)在整个基材上是均匀的，并且可与裸露的硅石基材(左半部)明显区分。由我们的膜测得的光吸收谱、光致发光(PL)谱和拉曼光谱分别显示ML MoS2和WS2所独有的特性(图1d-f)。无论在我们的膜内的测量位置为何(图5)，所有这些测得的光谱具有与剥离的ML样品(由方块表示)相同的峰位置。获自我们的ML MoS2膜的X射线光电子谱(XPS)显示与具有低水平的缺陷的体单晶几乎相同的特征，从而进一步确定了我们的MoS2膜的精确化学组成和高品质(图6)。
图1c显示了在4英寸SiO2/Si晶片上生长的MoS2膜的图片。使用标准光刻法和氧等离子体蚀刻将ML膜图案化，以形成具有3μm孔的阵列的覆盖有MoS2的方形(黑色，6mm宽)。放大的归一化光反射图像(图1h)显示了整个覆盖有MoS2的区域的均匀反射对比度，从而确定了在各处的均匀ML生长而无间隙。另外，图1g显示了通过将我们的MOCVD生长的膜转移至具有孔的SiN网上而制得的完全悬浮的ML MoS2膜(直径为2μm)的阵列的扫描电子显微镜(SEM)图像。其高制造产率(>99.5％)表明了膜的机械强度和连续性。这些膜的宽场PL图像(插图，图1g和1h)显示了强的空间均匀的PL信号，从而进一步确定这些膜为连续ML MoS2，且即使在图案化或转移之后也保持其高品质。在类似地生长和图案化的ML WS2膜的光反射和PL图像中观察到相同的空间均匀性(图1i)。总之，图1中的数据确定了MoS2和WS2膜为在整个4英寸生长基材上空间均匀的具有固有光学性质的连续ML。在下文，使用MoS2作为主要实例讨论这些MOCVD生长的膜的生长(图2)和优良的电性质(图3)。
图2a示意性地解释了我们的MOCVD生长，其中使用Mo(CO)6、W(CO)6、(C2H5)2S和H2的气相前体，所述气相前体均在作为载气的Ar中稀释。可通过调节每个反应物(X)的分压(PX)而在整个生长时间过程中精确控制每个反应物的浓度。因此，装置提供了用于如下目的的所需环境：使ML的面积覆盖达到最大，以及通过控制成核密度和晶粒间连接而设计膜结构。图2总结了结果。
首先，MoS2膜以逐层生长模式生长，这对于大尺度的均匀层控制是重要的。图2c绘制了由我们的在SiO2/Si上生长的MoS2测得的ML(θ1L)和多层(θ≥2L；大多为双层)区域的面积覆盖，以及在不同生长时间时的光学图像(图2b)。其显示了在SiO2表面上最初成核(t＝0.5t0)，随后为在接近最大ML覆盖时(0.8t0)和在最大ML覆盖时(t0)的ML生长，之后为主要在晶界处的成核(1.2t0)和双层生长(2t0)。显著地，在第一层形成时未观察到第二层的成核(当t<t0时θ≥2L～0)，从而产生接近完全ML覆盖(θ1L～1)的最佳生长时间t0。在不同生长时间之后获取的另外的PL和电子显微镜图像进一步表明边缘附接为成核之后ML生长的主要机制，并且相邻的ML晶粒通过倾斜晶界均匀连接，并在t＝t0时具有增强的PL(参见图7、图8)。标准薄膜生长模型表明该生长模式在生长物质的某一沉积速率以下是有效的，而在所述沉积速率以上所述标准薄膜生长模型表明形成更厚的岛的不同模式。实际上，仅当在过量(C2H5)2S的存在下施加低分压(在图2b和2c中PMo～10-4Torr)的Mo蒸气(通过Mo(CO)6的热分解产生；参见图9)时观察到MoS2膜的逐层生长。相比之下，在更高PMo下的生长不再是逐层生长模式，而是同时产生ML区域、多层区域和无生长区域的混合物(图10)。因此，对于在大基材上的均匀ML生长，重要的是在整个生长区域上随时间始终保持低PMo，这是由我们的MOCVD装置所提供的关键技术能力(对于在多英寸尺度上的空间均匀的ML成核，参见图11)。
第二，我们的MoS2膜的晶粒结构(包括平均晶粒尺寸和晶粒间连接)敏感地依赖于H2、(C2H5)2S和残余水的浓度。作为代表性的例子，图2d显示了H2(其存在对于去除在MOCVD生长过程中所产生的碳质物质是必要的)的两个主要作用：(i)随着降低的H2流，平均晶粒尺寸由数百纳米增加至超过10μm，以及(ii)在更高的H2流下生长的MoS2晶粒(图2d，右边的图像)具有大多数完美的三角形形状而不与相邻的晶粒合并，该趋势在更低的H2流下消失(左边和中间的图像)。这些观察与H2诱导的(C2H5)2S分解(由于氢解而导致的增加的成核)以及如前所述的MoS2的蚀刻(防止晶粒间连接)一致(对于(C2H5)2S和水的作用的进一步讨论，参见图10)。因此，为了生长具有大晶粒尺寸和高品质晶粒间连接的连续ML MoS2，我们使最佳量的H2和(C2H5)2S流动，并将生长环境脱水。
示于图2e和2f中的暗场透射电子显微镜(DF-TEM)和环形暗场扫描TEM(ADF-STEM)图像确定在纳米和原子长度尺度下在那些条件下生长的我们的MoS2膜的结构连续性。DF-TEM图像显示出不具有可见的间隙，而具有小于0.5％的双层区域的连续多晶ML膜。DF-TEM和电子衍射数据的进一步分析确定了晶体取向的均匀角分布，而无晶界的优选晶粒间倾斜角。ADF-STEM数据(图2f，更多的图像示于图13中)进一步确定了相邻的晶粒可能通过高品质的横向连接而连接，所述横向连接具有在之前报道中观察到的类似结构。生长示于图1中的MoS2膜以及在下文图3和图4中研究了其电性质的MoS2膜，从而产生～1μm的平均晶粒尺寸(参见图2b和2e)。出乎意料地，PW～10-4Torr的几乎相同的生长参数产生如图1b和1i所示的ML WS2膜，表明具有类似t0的相同的WS2的逐层生长。
我们的ML MoS2膜的电性质显示出两个重要的特性：在大尺度上的空间均匀性和类似于在剥离的样品中观察到的优良传输性质。图3和图4(除了图3c之外)中的所有的我们的电测量均在室温下进行。图3a首先显示了使用用于四探针测量的多个电极(除了通道长度(L)＝34μm之外)，由ML MoS2FET(光学图像示于插图中)测得的面电导(σ□)相对于背栅电压(VBG)的曲线。图3a包括对于在1.6和34μm之间的不同L的数个曲线(为了清晰，从底部曲线移动)，所有曲线显示出几乎相同的性质，包括n型电导、载流子浓度(在VBG＝0V下～4×1012cm-2)，和高的场效应迁移率(μFE)。图3b进一步绘制了由五个这种设备测得的μFE，所述五个设备在单个芯片上在随机位置处制得，并分隔至多3.3mm。所有设备显示独立于L和设备位置的接近30cm2/Vs的类似μFE，并具有相似均匀的σ□-VBG曲线(示于图14中)，从而表明在数微米至数毫米的长度尺度上MoS2膜的电性质的空间均匀性。
将设备的μFE分布与来自两个之前报道的多个设备的结果(每个由剥离的或CVD生长的MoS2样品的单独晶粒测得)进行比较。出乎意料地，由我们的MOCVD膜测得的μFE类似于剥离的样品的中值μFE(由星形表示)(并且为CVD结果的数倍)，并同时显示出窄得多的分布。另外，由图3a中的同一设备测得的μFE的温度依赖性(图3c)显示了在更低温度下更高的μFE(在100K下92cm2/Vs)和固有的声子限制的电子传输，这类似于之前在剥离的样品中观察到的性质(图3c)，但不同于由具有来自缺陷的更强作用的CVD样品所观察到的那些性质。具体而言，我们的数据显示了在150和300K之间μFE～T-γ依赖性(γ＝1.6)的特性，这接近理论预测的值(1.69)，并与对于类似温度范围的来自之前实验的结果(0.6和1.7之间的平均值)一致。最后，图3d显示了使用单独的顶栅电极(VTG)制造的高性能MoS2FET。其具有高的开/关电导比(～106)、在相对较低的偏置VSD下的电流饱和(图3d，下部插图)高的场效应迁移率(～29cm2/Vs)和大的跨导(～2μS/μm)，所有这些与最好的报道结果可相比。不同于用于比较的具有单晶粒样品的设备，使用多晶ML MoS2膜在随机位置处制造图3a-3d中研究的设备。另外，由具有3μm(而不是图3中的1μm)的更大的平均晶粒尺寸的单独的ML MoS2膜测得的电性质显示了几乎相同的特性，包括μFE的通道长度独立性和在T>150K下的声子限制的传输(参见图15，在90K下的低温迁移率高达114cm2/Vs)。总之，我们的数据确定了独立于平均晶粒尺寸的我们的MoS2FET的空间均匀性和高的电性能，这表明我们的膜中的晶粒间界面不显著劣化它们的电传输性质。这可能是由于形成具有低水平缺陷的良好连接的晶粒间边界，该解释也得到了之前讨论的ADF-STEM(图2f)和XPS数据(图6)的支持。因此，我们的数据得到如下重要结论：我们的优化的MOCVD生长提供了电均匀的ML MoS2膜。此外，我们成功制造并测量了60个使用ML WS2膜的FET。即使未仔细优化ML WS2的生长，但这些设备显示出优良的电性质：它们的μFE在室温下高达18cm2/Vs(图3e)，且中值μFE接近5cm2/Vs。另外，图3e中的WS2设备显示了106的高开/关比和如同我们的MoS2设备那样的电流饱和性质(图3e，插图)。(由图16获得来自另外的ML WS2FET设备的数据)。
我们的MoS2膜的结构和电均匀性允许高性能FET的晶片尺度的批量制造，如图3f和3g所示。图3f显示了使用标准光刻过程在4英寸SiO2/Si晶片上制造的8,100个具有全背栅(global back gate)的MoS2FET的图片。图3f-2(3f-3)显示了在VBG＝+50V(-50V)下在一个方形区域中由100个MoS2FET测得的σ□的色标图，以及设备的放大光学图像(图3f-1)。观察到99％的几乎完美的设备产率，我们表征的200个FET中仅有两个(包括来自相邻区域的数据)不导电。数据也确定了所有我们的设备的具有类似VBG依赖性的空间均匀的n型晶体管运行(对于正的VBG，σ□更大)以及高的开态设备电导。也观察到使用具有不同平均晶粒尺寸的ML MoS2膜制得的FET设备的类似均匀的VBG依赖性，如通过阈值电压的柱状图所表征(图17)。类似地，在另一晶片上制造100个可独立寻址的双栅极MoS2 FET(类似于图3d中的设备)。由所有这种FET收集的开态σ□(VTG＝5V；中值载流子浓度～7×1012cm-2)和关态σ□(VTG＝-5V)的柱状图(图3g)显示了分别在10-5S以上和接近10-11S的强峰，从而确定了具有高的开态σ□(>10μS)和开关比(～106)的均匀电导转换性质。另外，这些批量制造的FET中的大多数显示了高的μFE(>10cm2/Vs，参见图18)。
图1-3中显示的数据确定了通过本发明的MOCVD法生长的晶片尺度的ML MoS2膜的结构和电均匀性。这使得所述膜在技术相关尺度上与批量设备制造过程可相容。此外，由于SiO2提供用于其生长的基材，可通过在生长之前沉积SiO2而在多种基材上制备高品质ML膜。所述灵活性允许直接在非常规的基材(如金属和热稳定塑料)上获得高性能FET。另外，可通过重复TMD膜生长、设备制造和SiO2沉积而集成MoS2设备的多个层，这可使得新型三维电路成为可能。
在图4中，通过制备多叠堆ML MoS2膜以及在不同竖直水平处制造电子设备而证实了所述可能性。图4a显示了三个基材的示意图和图片，每个基材具有在不同水平处生长的单重、双重或三重ML MoS2膜。第一(底部)ML膜在熔凝硅石基材上生长，而另外的层在SiO2(100nm厚)上生长，使用等离子体增强的CVD(PECVD)在之前生长的MoS2ML上沉积所述SiO2。随着层数增加，对于每个基材保持均匀的基材颜色变得更深。一旦由生长的叠堆数进行归一化(参见插图)，示于图4b中的它们的吸收光谱在所有测量波长下显示几乎相同的吸收，这表明在随后的氧化物沉积和MoS2生长之后，ML MoS2膜的光学性质劣化极小。
图4c显示了我们的多叠堆设备制造过程的示意图：(i)在SiO2/Si晶片上的第一MLMoS2生长，(ii)FET制造，(iii)SiO2的沉积(500nm厚)，(iv)第二ML MoS2生长和FET制造。图4d中的伪色SEM图像显示了使用该过程成功制造的MoS2 FET的阵列。其包括位于两个不同的竖直水平处的功能MoS2 FET，可使用全背栅同时调节所述功能MoS2 FET的电导。由在横向和纵向上彼此紧挨的两个相邻的FET测得的ISD-VSD曲线(参见图4d，插图)示于图4e中。两个设备显示VBG依赖的电导变化(注意，第2层的变化更小)，且开态σ□分别为2.5μS(第1层)和1.5μS(第2层)。此外，测得来自两个设备(图19)的类似的μFE值(11.5cm2/Vs和8.8cm2/Vs)。两个ML MoS2膜在不同制得的SiO2基材上生长，且第1层设备经历另外的步骤(包括第二MoS2生长)。因此，图4中的数据确定了本发明的MOCVD生长的MoS2膜与常规薄膜沉积和多叠堆(其可用于开发基于TMD的三维设备结构)的相容性。
高迁移率的ML TMD膜可以直接用于在技术相关的多英寸晶片尺度上批量制造由FET、光电探测器和发光二极管组成的基于TMD的集成电路。另外，由于MOCVD生长是通过前体供应的动力学而不是特定的前体/基材化学进行控制(前体/基材化学的一个例子是在Cu和Ni上不同的石墨烯生长方式)，因此MOCVD生长的用途不限于本文描述的TMD/基材组合。相反，其可以推广用于生产各种TMD材料(半导体(如MoSe2、WTe2)和金属(如NbSe2、TaS2))，并具有在大尺度上的精密层控制。事实上，数据显示，作为一个初步论证，在与开发用于SiO2的相同生长条件下，在多种技术上重要的其它基材(Al2O3、SiN、HfO2)上的ML TMD的生长是可能的(参见图20获得使用这些未优化的条件在这些基材上的MoS2生长和设备制造)。因此，灵活的MOCVD生长提供了在单个基材上生长、图案化和集成具有不同组成和电性质的多个高品质ML TMD膜的一个令人兴奋的新途径，使得未来开发原子薄的集成电路成为可能。
ML MoS2和WS2膜的MOCVD生长。如图2a所示，在4.3英寸(内径)热壁石英管式炉内进行ML MoS2和WS2的合成。在接近室温时具有高的平衡蒸气压的六羰基钼(MHC)、六羰基钨(THC)、二乙基硫(DES)被分别选为Mo、W、S的化学前体，并在气相中引入炉内。使用分别的管线将H2和Ar注入室中。用于我们的MOCVD生长中的所有前体均为市售的，并具有充分记录的安全协议(MHC：Sigma Aldrich 577766，THC：Sigma Aldrich 472956，DES：Sigma Aldrich107247)。这些前体的安全等级要求在通风橱内对它们进行处理。(MHC，THC：NFPA分级健康危害4，DES：NFPA分级健康危害2)。ML MoS2和WS2膜的最佳生长参数如下。我们使用7.5Torr的总压力、550℃的生长温度和26小时的生长时间(t0)。前体的流速对于MHC或THC为0.01sccm、对于DES为0.4sccm、对于H2为5sccm以及对于Ar为150sccm，其由单独的质量流控制器(MFC)进行调节。对于逐层生长模式，使用低流速用于MHC、THC和DES。由于在该方式(regime)下的低生长率，因此长的生长时间(t0～26小时)对于完全ML生长是必要的。将NaCl加载至炉的上游区域中作为用以将生长室脱水的干燥剂，这显著增加了晶粒尺寸，如图10所述。我们使用4英寸熔凝硅石晶片或具有285nm厚的热SiO2的4英寸Si晶片作为主要生长基材。在Al2O3、HfO2和SiN上的生长也是可能的(参见图20)。
光学测量。膜图案化：进行光刻法以在MoS2膜上制备孔阵列图案，其中在光刻胶之前涂布PMMA A4的牺牲层。使用O2等离子体(400W，300s)来从SiO2表面上去除不希望的MoS2和牺牲PMMA。然后将芯片置于丙酮中达3小时，以完全去除光刻胶和PMMA残余物。
光吸收：在环境条件下使用Shimadzu UV-Vis-NIR分光仪进行吸收测量。所有测量样品均在熔凝硅石基材上生长，并且使用裸露的熔凝硅石基材作为参照。
光致发光：在环境条件下使用532nm激发激光器进行光致发光(PL)测量。由具有CCD摄像机的成像光谱仪收集来自样品的PL光谱，使用带通滤波器直接获取PL图像，且MoS2的中心波长对应于1.9eV，WS2的中心波长对应于2.0eV。
TEM分析。样品制备：在SiO2/Si基材上生长的ML MoS2膜被PMMA A2或A4涂布，然后在90℃下在1M KOH溶液中蚀刻基材。在去离子水中冲洗三次之后，将PMMA支撑的MoS2膜转移至TEM网上，芯片在超高真空(10-7Torr)中或在具有Ar(100sccm)和H2(100sccm)流的大气压下在350℃下退火3小时，以去除PMMA。
DF-TEM：使用在80keV下运行的FEI Tecnai T12 Spirit获取DF-TEM图像以及电子衍射图。每个暗场图像的采集时间为10秒。
ADF-STEM：使用在60keV下运行的Nion Ultra STEM 100获取ADF-STEM图像。会聚角为30mrad，探针电流为约50pA。
设备制造。对于FET制造，过程起始于在285nm SiO2/Si上的原生ML TMD膜，首先使用标准光刻法过程确定源极和漏极，之后是0.5nm Ti/75nm Au的电子束蒸发。在使用Microposit Remover 1165提起之后，使用光刻法和O2等离子体蚀刻限定并蚀刻FET设备的导电通道。对于顶栅制造，使用原子层沉积(ALD)技术沉积30nm HfO2作为介电材料，之后是与用于顶栅电极制造相同的电极制造过程(对于顶栅WS2FET，我们沉积1nm Al2O3作为用于HfO2 ALD的晶种层)。将30nm HfO2沉积于背栅设备的顶部上。这增加了我们的设备的载流子掺杂水平和电导，从而使得在环境条件下的可重复测量成为可能(参见图21)。除了之后使用电子束光刻添加的另外的电压探针(图3a插图中的五个薄电极)之外，图3和4中所示的所有设备均使用标准光刻技术制得。导电通道的尺寸(W宽度，L长度)如下：W 15μm(图3a-3c)，W 9μm,L 19μm(图3d和3g)，W 7.7μm,L 3.3μm(图3e)，W 7.7μm,L 5.3μm(图3f)，W 15μm,L15μm(图4d和4e)。对于图4中的多叠堆设备的制造，SiO2由三个连续沉积组成：在30W和200℃下使用PECVD沉积100nm SiO2，之后在140W和350℃下使用PECVD沉积350nm SiO2，并在200℃下使用ALD沉积50nm SiO2。
电气测量。所有的电气测量(除了图3c之外)均在环境条件下使用具有AgilentB1500Device Analyzer的定制探针台完成。使用四探针测量和二探针测量来准确测量面电导。通过比较四探针测量和二探针测量的结果，接触电阻率估计为大约50Ω·mm。对于温度依赖性测量(图3c)，对于低至77K的温度，将FET设备丝焊并在真空下在低温恒温箱中测量。
A.逐层(LBL)生长的生长机理。进行两个实验以支持LBL生长机理。首先，图7显示了在不同生长时间(0.8t0、1.0t0和1.5t0)之后从我们的MOCVD生长的ML MoS2膜(平均晶粒尺寸～3μm)获取的光反射(OR)、PL和SEM图像。其确定了在第一层生长完成以前在已有的第一层上不会发生另外的成核，且对于t<t0，生长通过扩大已成核的晶粒，最有可能通过边缘附接生长而继续进行。在t0(完全第一层生长)之后，第二层的成核在晶界(GB)处和基面中发生。PL强度图像显示了特别地在GB处的显著性质。所述图像显示了在t＝t0时均匀地沿着GB的亮得多的PL，以及在t>t0时在那里的暗得多的PL。在t＝t0时更亮的PL与之前由在CVD生长的MoS2中的倾斜GB所观察到的PL性质一致。这表明当第一层生长完成时(t＝t0)，在第二层的进一步的生长发生之前，相邻的晶粒通过倾斜GB均匀地横向连接。一旦第二层开始在第一层的顶部上生长，PL信号特别地沿着GB减小，因为MoS2的能带结构从直接带隙(ML)转换成间接带隙(多层)。总之，图7中的我们的数据确定了在MOCVD生长中的LBL生长模式，以及在最佳生长时间(t0)时的高品质的均匀晶粒间连接。我们也注意到可在将来使用对沿着GB的PL增强的监测，以找到最佳生长时间t0，并确定在生长的膜中的高品质的晶粒间连接。
我们的MOCVD生长的边缘附接生长机理进一步由图8支持。这里，我们进行ML MoS2的部分生长(步骤I；t<t0)和再生长(步骤II)，其中在步骤I之后产生的同一样品上进行步骤II。在每个生长步骤之后相同的膜由光反射、PL、DF-TEM表征，以观察生长的位置和形态。数据确定了在再生长过程中，MoS2晶粒通过边缘附接继续生长而不在可得的SiO2表面上产生另外的成核位点。这通过在步骤I和步骤II之后相同的每单位面积的平均核数(或在第一层中的平均晶粒数)而得以确定(0.27μm-2→0.26μm-2)，从而再次表明在步骤I之后的空的空间通过具有相同晶体取向的已有晶粒(沿着它们的边缘)的连续生长而完全填充，而不产生另外的晶粒。
B.前体的热分解。我们使用连接至炉子出口的残余气体分析仪(RGA)研究了DES和MHC的热反应，并检测了气体残余物的质量信号。图9显示了由RGA的质谱获得的对应的分子的相对强度比。首先，我们使汽化的MHC流动至室温下的室中(蓝圈)，我们确定汽化的MHC含有数种羰基钼Mo(CO)x。在250℃以上，Mo(CO)x的信号消失，表明Mo(CO)x完全分解。在DES的情况中，在室温下的强度轮廓(蓝圈)与在生长温度(550℃)下(红圈)几乎相同，两者均在RGA分辨率下显示各种硫化烃类(CxHyS)。这意味着炉中的DES浓度几乎不会由于其分解而改变。根据RGA研究，我们总结了在生长温度下的前体状态：i)在层流条件下，在炉中的CxHyS浓度是均匀的。ii)MHC分解至Mo，并被高Ar流递送。
C.晶粒尺寸对H2、H2O和DES浓度的依赖性。我们已在图2d中显示了晶粒尺寸的H2浓度依赖性。在盐干燥剂(NaCl、KCl、NaBr)的存在下观察到对H2O浓度的依赖性，如图10a所示，其中取决于盐的存在/不存在，晶粒尺寸增加至多达100倍。而且，图10b显示了DES浓度影响晶粒尺寸。
为了解释这些现象，我们需要讨论前体分解和成核动力学。首先，根据水解和氢解，H2和H2O促进DES前体的分解，这提高了硫蒸气浓度。而且，硫蒸气浓度线性依赖于DES浓度，因为DES含有一定比例的硫蒸气。第二，硫浓度影响成核动力学和晶粒尺寸。我们所做的假设为：(i)由于为了逐层生长而将Mo浓度保持较低，因此我们的生长为Mo扩散限制的生长。相比之下，DES浓度比Mo蒸气浓度高得多。(ii)当通过MHC的热分解而产生的Mo原子到达表面时，其扩散直至与通过DES的分解而产生的硫反应。(iii)能量上，Mo和S原子优选被吸附于MoS2边缘处。(iv)如果DES的分解速率较快，则Mo原子失去其找到能量上有利的位置的机会，成核在非边缘区域处发生。基于这些假设，我们得出如下结论：当DES的分解动力学变得更快时，MoS2的成核密度在表面上增加。因此，当H2、H2O和DES浓度高时，成核密度增加，且晶粒尺寸减小。
尽管已关于一个或多个特定实施例和/或实例描述了本公开，但应了解，在不偏离本公开的范围的情况下，可进行本公开的其他实施例和/或实例。

Claims (26)

1.一种在基材上制备金属硫属化合物膜的方法，所述膜包括1至10个金属硫化物单层，所述方法包括：
使金属前体、硫属化合物前体、还原气体和基材在反应器中接触，从而形成金属硫属化合物膜，
其中所述前体存在于气相中，所述金属前体以1x10-2Torr或更小的压力存在，并且所述硫属化合物前体以1x10-1Torr或更小的压力存在。
2.根据权利要求1所述的方法，其中所述接触在干燥剂的存在下进行。
3.根据权利要求1或2中任一项所述的方法，其中所述接触在小于1x10-2Torr的水浓度下进行。
4.根据权利要求1或2中任一项所述的方法，其中所述还原气体以1x10-4Torr至10Torr存在。
5.一种在基材上形成金属硫属化合物膜的方法，其包括：
将金属前体和硫属化合物前体提供至反应器中；以及
使所述金属前体和所述硫属化合物前体接触，以在基材上形成具有一个或多个金属硫属化合物单层的金属硫属化合物膜，
其中将气相中的所述金属前体和所述硫属化合物前体提供至反应器中，所述金属前体以1x10-2Torr或更小的压力存在，并且所述硫属化合物前体以1x10-1Torr或更小的压力存在，且
其中控制所述金属前体和所述硫属化合物前体的分压，使得第一单层的晶粒横向连接，直到所述第一单层在80％或更多的被所述膜覆盖的基材上形成。
6.根据权利要求5所述的方法，其进一步包括在所述第一单层在80％或更多的被所述膜覆盖的基材上形成之后，在所述第一单层上形成第二单层。
7.根据权利要求6所述的方法，其中在所述第一单层在95％或更多的被所述膜覆盖的基材上形成之后，在所述第一单层上形成所述第二单层。
8.根据权利要求5至7中任一项所述的方法，其中所述第一单层是连续的。
9.根据权利要求5至7中任一项所述的方法，其中所述第一单层具有100平方微米或更大的面积。
10.根据权利要求5至7中任一项所述的方法，其中所述金属前体具有低于所述硫属化合物前体浓度的浓度。
11.根据权利要求5至7中任一项所述的方法，其进一步包括将还原气体提供至反应器中。
12.根据权利要求5至7中任一项所述的方法，其中使用干燥剂控制所述反应器的水浓度。
13.一种根据权利要求1至12中任一项所述的方法制得的设置于基材上的金属硫属化合物膜，所述膜包括金属硫属化合物单层，其中所述膜为结晶的，所述膜具有100nm至100微米的晶粒尺寸，所述晶粒在晶界处横向连接，所述膜为结构和电子连续的，并且所述膜在95％或更多的被所述膜覆盖的基材上为连续的。
14.根据权利要求13所述的金属硫属化合物膜，其中所述金属为Sc、Ti、V、Cr、Mn、Fe、Co、Ni、Nb、Mo、W或其组合。
15.根据权利要求13或14所述的金属硫属化合物膜，其中所述硫属化合物为硫化物、硒化物、碲化物或其组合。
16.根据权利要求13或14中任一项所述的金属硫属化合物膜，其中所述膜包括2至10个金属硫属化合物单层。
17.根据权利要求13或14中任一项所述的金属硫属化合物膜，其中所述基材为纤维。
18.根据权利要求13或14中任一项所述的金属硫属化合物膜，其中所述基材为硅、具有设置于硅表面的至少一部分上的氧化硅层的硅、石英、熔凝硅石、云母、氮化硅、氮化硼、氧化铝、或二氧化铪。
19.根据权利要求13或14中任一项所述的金属硫属化合物膜，其中所述基材为具有设置于硅表面的至少一部分上的二氧化硅层的硅。
20.一种包括如权利要求13所述的金属硫属化合物膜的设备。
21.根据权利要求20所述的设备，其中所述设备为电子设备。
22.根据权利要求20或21中任一项所述的设备，其中所述设备为激光器、光电二极管、光调制器、压电设备、存储设备、或薄膜晶体管。
23.根据权利要求20或21中任一项所述的设备，其中所述设备为晶体管、P-N结、逻辑电路、或模拟电路。
24.根据权利要求20或21中任一项所述的设备，其中所述设备为光学纤维。
25.一种制造设备的方法，其包括如权利要求1至12中任一项所述的方法。
26.根据权利要求25所述的方法，其中所述设备为如权利要求20-24中任一项所述的设备。
CN201610238135.0A 2015-04-16 2016-04-18 半导体金属二硫属化合物的单层膜、其制备方法及其用途 Active CN106048556B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562148387P 2015-04-16 2015-04-16
US62/148,387 2015-04-16

Publications (2)

Publication Number Publication Date
CN106048556A CN106048556A (zh) 2016-10-26
CN106048556B true CN106048556B (zh) 2021-06-22

Family

ID=55806167

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610238135.0A Active CN106048556B (zh) 2015-04-16 2016-04-18 半导体金属二硫属化合物的单层膜、其制备方法及其用途

Country Status (4)

Country Link
US (2) US10325987B2 (zh)
EP (1) EP3082152B1 (zh)
KR (1) KR102579500B1 (zh)
CN (1) CN106048556B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9640391B2 (en) * 2015-06-23 2017-05-02 The Trustees Of The Stevens Institute Of Technology Direct and pre-patterned synthesis of two-dimensional heterostructures
US10097281B1 (en) 2015-11-18 2018-10-09 Hypres, Inc. System and method for cryogenic optoelectronic data link
US10910473B2 (en) 2016-06-13 2021-02-02 Cornell University Apparatuses with atomically-thin ohmic edge contacts between two-dimensional materials, methods of making same, and devices comprising same
US10453744B2 (en) 2016-11-23 2019-10-22 Entegris, Inc. Low temperature molybdenum film deposition utilizing boron nucleation layers
GB201701109D0 (en) * 2017-01-23 2017-03-08 Univ Manchester Method
US10263107B2 (en) * 2017-05-01 2019-04-16 The Regents Of The University Of California Strain gated transistors and method
KR102184699B1 (ko) * 2017-12-13 2020-12-01 한양대학교 에리카산학협력단 전이금속-디칼코게나이드 박막, 및 그 제조 방법
US11889775B2 (en) * 2017-12-18 2024-01-30 Northwestern University Multi-terminal memtransistors and applications of the same
CN110098104B (zh) * 2018-01-20 2021-01-26 清华大学 一种图案化的二维过渡金属硫属化合物纳米材料的制备方法
CN111937150A (zh) 2018-03-27 2020-11-13 康宁股份有限公司 在玻璃基材上形成薄膜晶体管的方法以及由此形成的液晶显示器
CN108666375B (zh) * 2018-04-20 2019-08-13 华中科技大学 一种纳米层状横向同质pn二极管及其制备方法与应用
US11021793B2 (en) * 2018-05-31 2021-06-01 L'Air Liquide, Société Anonyme pour I'Etude et I'Exploitation des Procédés Georges Claude Group 6 transition metal-containing compositions for vapor deposition of group 6 transition metal-containing films
CN110510865B (zh) * 2019-08-29 2022-01-25 上海理工大学 一种在微纳光纤表面制备的单层二维材料及其光活化方法
CN110767533B (zh) * 2019-10-24 2022-05-24 华南理工大学 一种晶圆级MoS2单层薄膜的制备方法
CN111420684B (zh) * 2020-03-26 2022-09-13 内蒙古大学 一种合成气直接制乙醇的催化剂及应用
CN112458430B (zh) * 2020-12-09 2023-03-28 中国电子科技集团公司第四十六研究所 一种改善硫化钨连续膜均匀性的方法
KR102473622B1 (ko) * 2021-06-07 2022-12-02 한국과학기술연구원 뉴로모픽 컴퓨팅 시스템에 사용되는 플래시 메모리 장치
CN113745957B (zh) * 2021-07-27 2022-12-06 西安邮电大学 一种基于ws2的可饱和吸收体的制备方法
CN114497279B (zh) * 2022-01-13 2023-07-28 电子科技大学 一种高性能光电探测器的制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2934365B1 (fr) * 2008-07-25 2010-08-13 Thales Sa Capteur a fibre optique auto-reference a diffusion brillouin stimulee
JP2012114251A (ja) * 2010-11-25 2012-06-14 Kyocera Corp 光電変換装置の製造方法
EP2828894A1 (en) 2012-03-22 2015-01-28 The University Of Manchester Photovoltaic cells
US8741688B2 (en) * 2012-07-24 2014-06-03 Micron Technology, Inc. Methods of forming a metal chalcogenide material
US9580834B2 (en) 2013-03-11 2017-02-28 William Marsh Rice University Growth methods for controlled large-area fabrication of high-quality graphene analogs
US20150118487A1 (en) 2013-10-25 2015-04-30 Colin A. Wolden Plasma-assisted nanofabrication of two-dimensional metal chalcogenide layers
GB201401715D0 (en) 2014-01-31 2014-03-19 Univ Manchester Exfoliation

Also Published As

Publication number Publication date
KR20160124017A (ko) 2016-10-26
EP3082152B1 (en) 2023-07-19
EP3082152A1 (en) 2016-10-19
US20160308006A1 (en) 2016-10-20
CN106048556A (zh) 2016-10-26
US10325987B2 (en) 2019-06-18
US20190378898A1 (en) 2019-12-12
KR102579500B1 (ko) 2023-09-19

Similar Documents

Publication Publication Date Title
CN106048556B (zh) 半导体金属二硫属化合物的单层膜、其制备方法及其用途
Cun et al. Wafer-scale MOCVD growth of monolayer MoS 2 on sapphire and SiO 2
Castellanos-Gomez et al. Van der Waals heterostructures
US10465276B2 (en) Facile route to templated growth of two-dimensional layered materials
US9761446B2 (en) Methods for the synthesis of arrays of thin crystal grains of layered semiconductors SnS2 and SnS at designed locations
He et al. Synthesis of large-area uniform MoS2 films by substrate-moving atmospheric pressure chemical vapor deposition: from monolayer to multilayer
TWI789380B (zh) 具有二維側邊異質結構之半導體裝置及其製造方法
KR101939450B1 (ko) 그래핀 상 금속산화물층의 형성방법, 그에 의해 제조된 그래핀 상 금속산화물층 및 그래핀 상 금속산화물층을 포함하는 전자소자
Yorulmaz et al. CVD growth of monolayer WS2 through controlled seed formation and vapor density
JP2018525516A (ja) ２次元遷移金属ジカルコゲナイド薄膜の製造方法
US9627485B2 (en) Vapor-trapping growth of single-crystalline graphene flowers
Shi et al. Engineering wafer-scale epitaxial two-dimensional materials through sapphire template screening for advanced high-performance nanoelectronics
Subramanian et al. Properties of synthetic epitaxial graphene/molybdenum disulfide lateral heterostructures
Gopalan et al. Formation of hexagonal boron nitride on graphene-covered copper surfaces
US20150140335A1 (en) Thin film compositions and methods
Niu et al. Metal-dielectric transition in Sn-intercalated graphene on SiC (0001)
US10910473B2 (en) Apparatuses with atomically-thin ohmic edge contacts between two-dimensional materials, methods of making same, and devices comprising same
Patsha et al. Halide chemical vapor deposition of 2D semiconducting atomically-thin crystals: From self-seeded to epitaxial growth
Young et al. Uniform large-area growth of nanotemplated high-quality monolayer MoS2
WO2022058799A1 (en) Ledge-directed epitaxy of continuous self-aligned single-crystalline nanoribbons of 2d layered materials
Tao et al. A novel method for in situ growing Ge-rich polycrystalline SiGe thin films on glass at low temperature
Portone et al. Deterministic synthesis of Cu 9 S 5 flakes assisted by single-layer graphene arrays
Lin et al. Properties of Atomically Thin WSe 2 Grown Via Metal-Organic Chemical Vapor Deposition
오홍석 Hexagonal boron nitride based hybrid nanomaterials for flexible electronic and optoelectronic devices
Lim et al. Large‐Scale Analysis of Defects in Atomically Thin Semiconductors using Hyperspectral Line Imaging

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant