CN106027155B - 一种优化了大信号处理能力的高速数字信号电路 - Google Patents
一种优化了大信号处理能力的高速数字信号电路 Download PDFInfo
- Publication number
- CN106027155B CN106027155B CN201610268303.0A CN201610268303A CN106027155B CN 106027155 B CN106027155 B CN 106027155B CN 201610268303 A CN201610268303 A CN 201610268303A CN 106027155 B CN106027155 B CN 106027155B
- Authority
- CN
- China
- Prior art keywords
- switching tube
- drain electrode
- connect
- resistance
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/50—Transmitters
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
本发明提供了优化了大信号处理能力的高速数字信号电路,包括:差分负反馈网络、低通环节、开关管M7、M8以及尾电流源I3;开关管M7、M8的源极相连,漏极与差分负反馈网络连接,形成低频负反馈网络;低通环节包括依次串联连接在OUTN和OUTP之间的电阻R5、电容C1、电容C2和电阻R6;电阻R5和电容C1的连接端与开关管M7的栅极连接;电阻R6和电容C2的连接端与开关管M8的栅极连接;使得OUTN和OUTP的输出经过该低通环节后,其中的直流部分反馈至开关管M7、M8的栅极;尾电流源I3设置在开关管M7、M8的源极与地之间,开关管M7、M8始终处于导通状态,使其的漏极对差分负反馈网络形成一偏置电流。
Description
技术领域
本发明涉及一种数字信号电路,尤其涉及一种高速数字信号电路。
背景技术
高速数字信号电路广泛应用于光通信的高速集成电路设计,如TIA,LA,LDD等。它的原理是利用差分负反馈,来拓展电路带宽。虽然现有技术方案可以有效的处理小信号,但是无法处理大信号。因为当输入为大信号时,会使电路工作在切换状态,尾电流源的电流要么完全流经其中两个开关管,要么就完全的流另外两个开关管。使得其中两个开关管从有电流状态(饱和态)进入无电流状态(接近关断),由于其跨导gm在接近关断状态时,会变得非常小,因此开关速度将大大降低,从而使得输出信号眼图边缘速度急剧变慢,劣化眼图质量。
发明内容
本发明所要解决的主要技术问题是提供一种优化了大信号处理能力的高速数字信号电路,保证大信号输入下,输出信号眼图质量良好。
为了解决上述的技术问题,本发明提供了一种优化了大信号处理能力的高速数字信号电路,包括:差分负反馈网络、低通环节、开关管M7、M8以及尾电流源I3;
所述开关管M7、M8的源极相连,漏极与所述差分负反馈网络连接,形成低频负反馈网络;
所述低通环节包括依次串联连接在OUTN和OUTP之间的电阻R5、电容C1、电容C2和电阻R6;所述电阻R5和电容C1的连接端与所述开关管M7的栅极连接;所述电阻R6和电容C2的连接端与所述开关管M8的栅极连接;使得所述OUTN和OUTP的输出经过该低通环节后,其中的直流部分反馈至所述开关管M7、M8的栅极;
所述尾电流源I3设置在所述开关管M7、M8的源极与地之间,所述开关管M7、M8始终处于导通状态,使其的漏极对所述差分负反馈网络形成一偏置电流。
在一较佳实施例中:所述差分负反馈网络包括对称设置的开关管M1、M2,其栅极分别与INN、INP连接,源极相互连接且通过电流源I1接地;所述开关管M1的漏极与开关管M7的漏极连接,开关管M2的漏极与开关管M8的漏极连接。
在一较佳实施例中:所述差分负反馈网络还包括对称设置的开关管M5、M6;所述开关管M5的漏极与M6的漏极连接并与VDD连接;所述开关管M5的源极与M1的漏极连接,开关管M6的源极与M2的漏极连接。
在一较佳实施例中:所述差分负反馈网络还包括对称设置的开关管M3、M4;其源极相互连接并通过尾电流源I2接地;开关管M3的栅极与M1的漏极连接,开关管M4的栅极与M2的漏极连接;开关管M3的漏极与OUTP连接,开关管M4的漏极与OUTN连接。
在一较佳实施例中:还包括串联连接的电阻R1、R3,以及串联连接的电阻R2、R4;其中电阻RI、R3串联连接在VDD与OUTP之间;电阻R2、R4串联连接在VDD与OUTN之间;所述电阻RI、R3的连接端与所述开关管M5的栅极连接,电阻R2、R4的连接端与所述开关管M6的栅极连接。
在一较佳实施例中:所述开关管为三极管或MOS管。
相较于现有技术,本发明的技术方案具备以下的有益效果:
1.本发明提供的一种优化了大信号处理能力的高速数字信号电路,由于尾电流源I3作为固定的尾电流源,因此,在大信号输入时,开关管M5或M6不会进入关断状态,因为它们有个固定的最小偏置电流约为因此M5或M6的gm会保持一个最小值,从而保证信号的边缘速度,优化了输出信号眼图质量。
2.本发明提供的一种优化了大信号处理能力的高速数字信号电路,增加了直流失调补偿功能,OUTN与OUTP通过低通环节,其直流成分被反馈至M7与M8的栅极,M7,M8通过漏极与主电路相连,形成了低频负反馈网络,其低频截止频率由该环路的增益带宽积来决定。
附图说明
图1为本发明优选实施例的电路结构图。
具体实施方式
下面结合附图和具体实施方式对本发明作进一步说明。
参考图1,一种优化了大信号处理能力的高速数字信号电路,包括:差分负反馈网络、低通环节、开关管M7、M8以及尾电流源I3;
所述差分负反馈网络包括对称设置的开关管M1、M2,其栅极分别与INN、INP连接,源极相互连接且通过电流源I1接地;所述开关管M1的漏极与开关管M7的漏极连接,开关管M2的漏极与开关管M8的漏极连接。以及
对称设置的开关管M3、M4;其源极相互连接并通过尾电流源I2接地;开关管M3的栅极与M1的漏极连接,开关管M4的栅极与M2的漏极连接;开关管M3的漏极与OUTP连接,开关管M4的漏极与OUTN连接。
另外,还包括对称设置的开关管M5、M6;所述开关管M5的漏极与M6的漏极连接并与VDD连接;所述开关管M5的源极与M1的漏极连接,开关管M6的源极与M2的漏极连接。
还包括串联连接的电阻R1、R3,以及串联连接的电阻R2、R4;其中电阻RI、R3串联连接在VDD与OUTP之间;电阻R2、R4串联连接在VDD与OUTN之间;所述电阻RI、R3的连接端与所述开关管M5的栅极连接,电阻R2、R4的连接端与所述开关管M6的栅极连接。
所述开关管M7、M8的源极相连,漏极与所述差分负反馈网络连接,形成低频负反馈网络;
所述低通环节包括依次串联连接在OUTN和OUTP之间的电阻R5、电容C1、电容C2和电阻R6;所述电阻R5和电容C1的连接端与所述开关管M7的栅极连接;所述电阻R6和电容C2的连接端与所述开关管M8的栅极连接;使得所述OUTN和OUTP的输出经过该低通环节后,其中的直流部分反馈至所述开关管M7、M8的栅极;
所述尾电流源I3设置在所述开关管M7、M8的源极与地之间,所述开关管M7、M8始终处于导通状态,使其的漏极对所述差分负反馈网络形成一偏置电流。
1.本发明提供的一种优化了大信号处理能力的高速数字信号电路,由于尾电流源I3作为固定的尾电流源,因此,在大信号输入时,开关管M5或M6不会进入亚阈值状态,因为它们有个固定的最小偏置电流约为因此M5或M6的gm会保持一个最小值,从而保证信号的边缘速度,优化了输出信号眼图质量。
2.本发明提供的一种优化了大信号处理能力的高速数字信号电路,增加了直流失调补偿功能,OUTN与OUTP通过低通环节,其直流成分被反馈至M7与M8的栅极,M7,M8通过漏极与主电路相连,形成了低频负反馈网络,其低频截止频率由该环路的增益带宽积来决定。
本实施例中,所述开关管为三极管或MOS管。
以上所述,仅为本发明较佳的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应该以权利要求的保护范围为准。
Claims (2)
1.一种优化了大信号处理能力的高速数字信号电路,其特征在于包括:差分负反馈网络、低通环节、开关管M7、M8以及尾电流源I3;
所述开关管M7、M8的源极相连,漏极与所述差分负反馈网络连接,形成低频负反馈网络;
所述低通环节包括依次串联连接在OUTN和OUTP之间的电阻R5、电容C1、电容C2和电阻R6;所述电阻R5和电容C1的连接端与所述开关管M7的栅极连接;所述电阻R6和电容C2的连接端与所述开关管M8的栅极连接;使得所述OUTN和OUTP的输出经过该低通环节后,其中的直流部分反馈至所述开关管M7、M8的栅极;
所述尾电流源I3设置在所述开关管M7、M8的源极与地之间,所述开关管M7、M8始终处于导通状态,使其的漏极对所述差分负反馈网络形成一偏置电流;
所述差分负反馈网络包括对称设置的开关管M1、M2,其栅极分别与INN、INP连接,源极相互连接且通过电流源I1接地;所述开关管M1的漏极与开关管M7的漏极连接,开关管M2的漏极与开关管M8的漏极连接;
所述差分负反馈网络还包括对称设置的开关管M5、M6;所述开关管M5的漏极与M6的漏极连接并与VDD连接;所述开关管M5的源极与M1的漏极连接,开关管M6的源极与M2的漏极连接;
所述差分负反馈网络还包括对称设置的开关管M3、M4;其源极相互连接并通过尾电流源I2接地;开关管M3的栅极与M1的漏极连接,开关管M4的栅极与M2的漏极连接;开关管M3的漏极与OUTP连接,开关管M4的漏极与OUTN连接;
还包括串联连接的电阻R1、R3,以及串联连接的电阻R2、R4;其中电阻RI、R3串联连接在VDD与OUTP之间;电阻R2、R4串联连接在VDD与OUTN之间;所述电阻RI、R3的连接端与所述开关管M5的栅极连接,电阻R2、R4的连接端与所述开关管M6的栅极连接。
2.根据权利要求1所述的一种优化了大信号处理能力的高速数字信号电路,其特征在于:所述开关管为三极管或MOS管。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610268303.0A CN106027155B (zh) | 2016-04-27 | 2016-04-27 | 一种优化了大信号处理能力的高速数字信号电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610268303.0A CN106027155B (zh) | 2016-04-27 | 2016-04-27 | 一种优化了大信号处理能力的高速数字信号电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106027155A CN106027155A (zh) | 2016-10-12 |
CN106027155B true CN106027155B (zh) | 2018-07-03 |
Family
ID=57081023
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610268303.0A Active CN106027155B (zh) | 2016-04-27 | 2016-04-27 | 一种优化了大信号处理能力的高速数字信号电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106027155B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104660194A (zh) * | 2015-03-06 | 2015-05-27 | 东南大学 | 一种用于全差分Gm-C滤波器的四输入跨导放大器 |
CN205647529U (zh) * | 2016-04-27 | 2016-10-12 | 厦门优迅高速芯片有限公司 | 优化了大信号处理能力的高速数字信号电路 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101310436B (zh) * | 2005-11-18 | 2011-10-12 | Nxp股份有限公司 | 具有共模控制的极化调制设备和方法 |
-
2016
- 2016-04-27 CN CN201610268303.0A patent/CN106027155B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104660194A (zh) * | 2015-03-06 | 2015-05-27 | 东南大学 | 一种用于全差分Gm-C滤波器的四输入跨导放大器 |
CN205647529U (zh) * | 2016-04-27 | 2016-10-12 | 厦门优迅高速芯片有限公司 | 优化了大信号处理能力的高速数字信号电路 |
Also Published As
Publication number | Publication date |
---|---|
CN106027155A (zh) | 2016-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103219961A (zh) | 一种带宽可调的运算放大器电路 | |
CN103138682B (zh) | 一种低噪声放大器 | |
CN101454970B (zh) | 具有交叉耦合的共源共栅晶体管的放大器电路 | |
CN104579235B (zh) | 一种低功耗跨导电容(Gm‑C) 双二次结构滤波器 | |
CN101136614A (zh) | 恒流电路 | |
CN109462381B (zh) | 一种适用于深亚微米cmos工艺的运算电流放大器 | |
CN106886243A (zh) | 一种具有快速响应特性的低压差线性稳压器 | |
CN105932974A (zh) | 带有伪电阻失效检测功能的可编程放大器电路 | |
CN110601663A (zh) | 具有电流反馈放大器特性的高速电压反馈放大器 | |
CN107134984A (zh) | 失调电压消除电路 | |
CN107819445A (zh) | 一种高速大输出摆幅驱动电路 | |
CN105048973B (zh) | 带有offset和动态直流恢复的跨阻放大器 | |
CN105187012B (zh) | 用于振荡器电路的低电源敏感度的偏置电路 | |
CN102075151A (zh) | 带有预放大器的互补循环折叠增益自举运算放大器电路 | |
CN106027155B (zh) | 一种优化了大信号处理能力的高速数字信号电路 | |
CN103888093A (zh) | 差分信号的共模电平重置电路 | |
CN107463201B (zh) | 一种电压转电流电路及装置 | |
CN106559042A (zh) | 应用于低电压下的低噪声放大器 | |
CN102355212A (zh) | 一种带电流补偿的轨到轨输入级 | |
CN205647529U (zh) | 优化了大信号处理能力的高速数字信号电路 | |
CN101834575B (zh) | 运算放大器 | |
CN105099380A (zh) | 全差分放大器 | |
CN105515536A (zh) | 轨到轨放大器 | |
CN103457672B (zh) | 具有双光电二极管差分输入的塑料光纤接收器和实现方法 | |
CN106899272A (zh) | 一种跨导放大器及滤波器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address | ||
CP03 | Change of name, title or address |
Address after: 361000 402, No. 52, guanri Road, phase II, software park, Xiamen, Fujian Patentee after: Xiamen Youxun Chip Co.,Ltd. Country or region after: China Address before: 361000 402, No. 52, guanri Road, phase II, software park, Xiamen, Fujian Patentee before: XIAMEN UX HIGH-SPEED IC Co.,Ltd. Country or region before: China |