CN106025002B - Led芯片制作方法 - Google Patents

Led芯片制作方法 Download PDF

Info

Publication number
CN106025002B
CN106025002B CN201610420636.0A CN201610420636A CN106025002B CN 106025002 B CN106025002 B CN 106025002B CN 201610420636 A CN201610420636 A CN 201610420636A CN 106025002 B CN106025002 B CN 106025002B
Authority
CN
China
Prior art keywords
ito
sion
phosphoric acid
deposition
icp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610420636.0A
Other languages
English (en)
Other versions
CN106025002A (zh
Inventor
胡弃疾
张雪亮
汪延明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiangneng Hualei Optoelectrical Co Ltd
Original Assignee
Xiangneng Hualei Optoelectrical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiangneng Hualei Optoelectrical Co Ltd filed Critical Xiangneng Hualei Optoelectrical Co Ltd
Priority to CN201610420636.0A priority Critical patent/CN106025002B/zh
Publication of CN106025002A publication Critical patent/CN106025002A/zh
Application granted granted Critical
Publication of CN106025002B publication Critical patent/CN106025002B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本申请公开LED芯片制作方法,依次包括:外延片清洗、沉积CBL电子阻挡层、CBL电子阻挡层图形化、蒸镀ITO透明导电层、沉积SiON膜、ITO光刻、用磷酸将SiON腐蚀图形化、ITO蚀刻图形化、ITO图形化后去胶、ICP光刻、ICP刻蚀露出N区、ICP蚀刻去胶、用磷酸去除SiON、ITO合金和沉积SiO2保护层。在沉积ITO之后,在ITO表面沉积一层SiON,这样就使得ITO光刻、ITO蚀刻图形化、ICP光刻、ICP刻蚀、ICP刻蚀后去胶这五步过程中ITO膜层受到SiON的保护,避免了损伤和污染,提高了ITO膜层质量,从而提高了LED芯片的亮度,降低了电压。

Description

LED芯片制作方法
技术领域
本申请涉及LED芯片制造技术领域,具体地说,涉及一种能够提高芯片品质的LED芯片制作方法。
背景技术
目前LED(Light Emitting Diode,发光二极管)是一种固体照明,体积小、耗电量低使用寿命长高亮度、环保、坚固耐用等优点受到广大消费者认可,国内生产LED的规模也在逐步扩大。
ITO(Indium Tin Oxides)是一种N型氧化物半导体-氧化铟锡,ITO薄膜即铟锡氧化物半导体透明导电膜。作为纳米铟锡金属氧化物,ITO具有很好的导电性和透明性,通常喷涂在玻璃、塑料、电子显示屏及LED芯片上,用作透明导电薄膜。
LED芯片制作过程中,ITO膜的制作是很重要的一个环节。目的是利用ITO薄膜的导电性进行电流扩展。同时,由于ITO膜具有良好的透明性,保证了LED芯片的出光效率。
目前传统正装芯片的常用制作流程的主要步骤为:外延片清洗→沉积CBL→CBL图形化→蒸镀ITO透明导电层→ITO透明导电层图形化→ICP刻蚀露出N区→沉积SiO2保护层→SiO2保护层图形化→制作金属电极。其中,从蒸镀ITO透明导电层到沉积SiO2保护层这个过程中详细的流程为:蒸镀ITO透明导电层→ITO光刻→ITO蚀刻图形化→ITO图形化后去胶→ICP光刻→ICP刻蚀露出N区→ICP刻蚀后去胶→ITO合金→沉积SiO2保护层。在这个过程中,ITO膜层会多次受到正性光刻胶、显影液和去胶液的影响。主要是显影液和去胶液会浸蚀ITO、去胶后光刻胶总会有残留,不可能达到理论上的百分之百去胶干净。另外,制作过程中的其它杂质也总会有些残留在ITO薄膜上。这些不良的影响降低了ITO膜层的质量,影响了出光效率,降低了芯片亮度。而且ITO表面的杂质影响ITO与金属电极的接触,导致芯片电压升高。
发明内容
有鉴于此,本申请所要解决的技术问题是提供了一种能够提高芯片品质的LED芯片制作方法,在沉积ITO之后,在ITO表面沉积一层SiON,ICP蚀刻去胶后用磷酸去除SiON,这样就使得ITO光刻、ITO蚀刻图形化、ICP光刻、ICP刻蚀、ICP刻蚀后去胶这五步过程中ITO膜层受到SiON的保护,避免了损伤和污染,提高了ITO膜层质量,从而提高了LED芯片的亮度,降低了电压。
为了解决上述技术问题,本申请有如下技术方案:
一种LED芯片制作方法,其特征在于,依次包括:
外延片清洗、沉积CBL电子阻挡层、CBL电子阻挡层图形化、蒸镀ITO透明导电层、沉积SiON膜、ITO光刻、用磷酸将SiON腐蚀图形化、ITO蚀刻图形化、ITO图形化后去胶、ICP光刻、ICP刻蚀露出N区、ICP蚀刻去胶、用磷酸去除SiON、ITO合金和沉积SiO2保护层,
所述沉积SiON膜,进一步为:
采用等离子体增强化学气相沉积法在ITO表面沉积SiON,沉积过程中,通入SiH4和N2,其中,SiH4的通入量与N2的通入量比为1:25-1:70,
采用高低频混频沉积,其中,高频功率为40W-100W,低频功率为35W-95W,反应腔压力为700Pa-1000Pa,
沉积的SiON膜的厚度为100A-1500A,折射率为1.68-1.82,透过率为100-110,消光系数为0。
优选地,其中:
所述用磷酸将SiON腐蚀图形化,进一步为:
将磷酸加热至80℃-200℃,磷酸与水的体积比为5:5-9:1,用加热后的磷酸对SiON进行腐蚀,时间为30s-200s。
优选地,其中:
所述用磷酸去除SiON,进一步为:
将磷酸加热至80℃-200℃,磷酸与水的体积比为5:5-9:1,用加热后的磷酸对SiON进行冲洗,时间为30s-200s,去除SiON。
优选地,其中:
沉积的SiON膜的厚度为400A-1000A。
优选地,其中:
所述沉积CBL电子阻挡层,进一步为:
通入600sccm—1500sccm的N2O,100sccm—150sccm的SiH4,80sccm—170sccm的N2,在外延片表面沉积厚度为1000A—2200A的CBL电子阻挡层,沉积温度为180℃—280℃。
优选地,其中:
所述ITO光刻,进一步为:
在SiON表面,用正性光刻胶,依次进行涂胶、软烤、曝光、显影、坚膜,其中,涂胶胶厚为2.5um—4um,软烤温度为80℃—140℃,软烤时间为90s—120s,曝光能量为80mJ/cm2—150mJ/cm2,显影时间40s—80s,坚膜温度为125℃—185℃,坚膜时间为15min—30min。
优选地,其中:
所述ICP刻蚀露出N区,进一步为:
通入70sccm—150sccm的Cl2,10sccm—35sccm的BCl3,对ICP进行刻蚀,上射频功率为375W—680W,下射频功率为65W—100W,刻蚀深度为10000A—16000A。
优选地,其中:
所述PAD光刻,进一步为:
用负性光刻胶,依次进行涂胶、软烤、曝光、爆后烘、显影,其中,涂胶厚度为2.7um—4.2um,软烤温度为80℃—150℃,软烤时间为90s—120s,曝光能量为60mJ/cm2—100mJ/cm2,爆后烘温度为80℃—145℃,爆后烘时间为60s—180s,显影时间为40s—100s。
与现有技术相比,本申请所述的方法,达到了如下效果:
第一、本发明LED芯片制作方法,与传统方法相比,在蒸镀ITO透明导电层之后接着在ITO表面沉积一层SiON,在ICP蚀刻去胶后再用磷酸去除SiON,这样就使得ITO光刻、ITO蚀刻图形化、ICP光刻、ICP刻蚀、ICP蚀刻去胶这几个过程中,ITO膜层受到SiON的保护,有效避免了ITO膜的损伤和污染,提高了ITO膜层质量,从而有利于提高LED芯片的亮度,降低芯片电压。
第二、本发明LED芯片制作方法中,去除SiON的过程使用磷酸,而不是用传统方法中的BOE,磷酸腐蚀氮化物比腐蚀氧化物要快很多,这样就避免了ITO(氧化铟锡)受到BOE的腐蚀,从而进一步提高了ITO膜层的质量,此外,用磷酸腐蚀减少了芯片与BOE接触的时间,从而大大减小BOE渗透过ITO膜腐蚀ITO膜底下CBL电子阻挡层的风险。
附图说明
此处所说明的附图用来提供对本申请的进一步理解,构成本申请的一部分,本申请的示意性实施例及其说明用于解释本申请,并不构成对本申请的不当限定。在附图中:
图1为本发明LED芯片制作方法的流程图。
具体实施方式
如在说明书及权利要求当中使用了某些词汇来指称特定组件。本领域技术人员应可理解,硬件制造商可能会用不同名词来称呼同一个组件。本说明书及权利要求并不以名称的差异来作为区分组件的方式,而是以组件在功能上的差异来作为区分的准则。如在通篇说明书及权利要求当中所提及的“包含”为一开放式用语,故应解释成“包含但不限定于”。“大致”是指在可接收的误差范围内,本领域技术人员能够在一定误差范围内解决所述技术问题,基本达到所述技术效果。此外,“耦接”一词在此包含任何直接及间接的电性耦接手段。因此,若文中描述一第一装置耦接于一第二装置,则代表所述第一装置可直接电性耦接于所述第二装置,或通过其他装置或耦接手段间接地电性耦接至所述第二装置。说明书后续描述为实施本申请的较佳实施方式,然所述描述乃以说明本申请的一般原则为目的,并非用以限定本申请的范围。本申请的保护范围当视所附权利要求所界定者为准。
实施例1
参见图1所示为本发明LED芯片制作方法的流程图,从图中可看出本发明中LED芯片制作方法,依次包括:
步骤101、外延片清洗;步骤102、沉积CBL电子阻挡层;步骤103、CBL电子阻挡层图形化;步骤104、蒸镀ITO透明导电层;步骤105、沉积SiON膜;步骤106、ITO光刻;步骤107、用磷酸将SiON腐蚀图形化;步骤108、ITO蚀刻图形化;步骤109、ITO图形化后去胶;步骤110、ICP光刻;步骤111、ICP刻蚀露出N区;步骤112、ICP蚀刻去胶;步骤113、用磷酸去除SiON;步骤114、ITO合金;步骤115、沉积SiO2保护层。
上述步骤105中沉积SiON膜,进一步为:
采用等离子体增强化学气相沉积法在ITO表面沉积SiON,沉积过程中,通入SiH4和N2,其中,SiH4的通入量与N2的通入量比为1:25-1:70,
采用高低频混频沉积,其中,高频功率为40W-100W,低频功率为35W-95W,反应腔压力为700Pa-1000Pa,
沉积的SiON膜的厚度为100A-1500A,折射率为1.68-1.82,透过率为100-110,消光系数为0。
本发明上述LED芯片制作方法,与传统方法相比,在蒸镀ITO透明导电层之后接着在ITO表面沉积一层SiON,在ICP蚀刻去胶后再用磷酸去除SiON,这样就使得ITO光刻、ITO蚀刻图形化、ICP光刻、ICP刻蚀、ICP蚀刻去胶这几个过程中,ITO膜层受到SiON的保护,有效避免了ITO膜的损伤和污染,提高了ITO膜层质量,从而有利于提高LED芯片的亮度,降低芯片电压。
上述方法中,去除SiON的过程使用磷酸,而不是用传统方法中的BOE,磷酸腐蚀氮化物比腐蚀氧化物要快很多,这样就避免了ITO(氧化铟锡)受到BOE的腐蚀,从而进一步提高了ITO膜层的质量,此外,用磷酸腐蚀减少了芯片与BOE接触的时间,从而大大减小BOE渗透过ITO膜腐蚀ITO膜底下CBL电子阻挡层的风险。
实施例2
以下提供本发明的LED芯片制作方法的应用实施例,具体包括:
1、外延片清洗,具体为:
清洗液为去离子水、双氧水与硫酸的混合液。比例为:H2O:H2O2:H2SO4=0.7:0.7:8—1.5:1.8:3
2、沉积CBL电子阻挡层,具体为:
所用气体为笑气(N2O)、硅烷(SiH4)、氮气(N2),气体流量为:N2O:600sccm—1500sccm,SiH4:100sccm—150sccm,N2:80sccm—170sccm。沉积温度:180℃—280℃。CBL厚度1000埃—2200埃。
3、CBL光刻,具体为:
用正性光刻胶,步骤为:涂胶、软烤、曝光、显影、坚膜。涂胶胶厚为2.5um—4um,软烤温度80℃—140℃,软烤时间90秒—120秒,曝光能量60mJ/cm2—90mJ/cm2,显影时间40秒—80秒,坚膜温度:120℃—200℃,坚膜时间15—25分钟。
4、CBL图形化,具体为:
所用溶液为BOE,腐蚀时间20秒—45秒。
5、CBL图形化后去胶,具体为:
芯片在去胶液里泡30分钟—60分钟,去胶液温度为70℃—110℃。
6、蒸镀ITO前清洗CBL,具体为:
清洗液为去离子水、双氧水与硫酸的混合液。比例为:H2O:H2O2:H2SO4=0.7:0.7:8—1.5:1.8:3
7、蒸镀ITO透明导电层,具体为:
温度310℃,氧气流量:8L/min,ITO膜层厚度1100埃。
8、蒸镀SiON,具体为:
采用等离子体增强化学气相沉积法在ITO表面沉积SiON,沉积过程中,通入SiH4和N2,其中,SiH4的通入量与N2的通入量比为1:25-1:70;采用高低频混频沉积,其中,高频功率为40W-100W,低频功率为35W-95W,反应腔压力为700Pa-1000Pa;沉积的SiON膜的厚度为400A-1000A,折射率为1.68-1.82,透过率为100-110,消光系数为0。
9、ITO光刻,具体为:
用正性光刻胶,步骤依次为:涂胶、软烤、曝光、显影、坚膜。涂胶胶厚为2.5um—4um,软烤温度80℃—140℃,软烤时间90秒—120秒,曝光能量80mJ/cm2—150mJ/cm2,显影时间40秒—80秒,坚膜温度:125℃—185℃,坚膜时间15—30分钟。
10、用磷酸将SiON腐蚀图形化,具体为:
将磷酸加热至80℃-200℃,磷酸与水的体积比为5:5-9:1,用加热后的磷酸对SiON进行腐蚀,时间为30s-200s。
11、ITO透明导电层图形化,具体为:
所用溶液为ITO蚀刻液,溶液温度45℃—70℃,时间60秒—180秒。
12、ITO图形化后去胶,具体为:
芯片在去胶液里泡30分钟—60分钟,去胶液温度为70℃—110℃。
13、ICP光刻,具体为:
用正性光刻胶,步骤依次为:涂胶、软烤、曝光、显影、坚膜。涂胶胶厚为2.5um—4um,软烤温度80℃—140℃,软烤时间90秒—120秒,曝光能量60mJ/cm2—90mJ/cm2,显影时间40秒—80秒,坚膜温度:125℃—185℃,坚膜时间15—30分钟。
14、ICP刻蚀露出N区,具体为:
所用气体为氯气(Cl2)和三氯化硼(BCl3),氯气流量:70sccm—150sccm,三氯化硼流量10sccm—35sccm,上射频功率:375W—680W,下射频功率:65W—100W,刻蚀深度10000埃—16000埃。
15、ICP刻蚀后去胶,具体为:
常温下在丙酮里浸泡1min-35min,去胶液40min—80min。
16、用磷酸去除SiON,具体为:
将磷酸加热至80℃-200℃,磷酸与水的体积比为5:5-9:1,用加热后的磷酸对SiON进行冲洗,时间为30s-200s,去除SiON。
17、ITO合金,具体为:
合金温度500℃—680℃,合金时氮气流量6L/min—15L/min,合金时间5min—20min。
18、沉积SiO2保护层,具体为:
所用气体为笑气(N2O)、硅烷(SiH4)、氮气(N2),气体流量为:N2O:600—1500sccm,SiH4:100—150sccm,N2:80—170sccm。沉积温度:180℃—280℃。CBL厚度400埃—1200埃。
19、PAD光刻,具体为:
用负性光刻胶,步骤为:涂胶、软烤、曝光、爆后烘、显影。涂胶胶厚为2.7um—4.2um,软烤温度80℃—150℃,软烤时间90秒—120秒,曝光能量60mJ/cm2—100mJ/cm2,爆后烘温度:80℃—145℃,爆后烘时间60秒—180秒。显影时间40秒—100秒,
20、等离子体清洗,具体为:
清洗用气体为氧气,氧气流量10sccm—35sccm,正向功率:120W—300W,反向功率为零。
21、SiO2保护层图形化,具体为:
所用溶液为BOE,浸泡时间20秒—65秒。
22、蒸镀金属电极,具体为:
所用金属为Cr、Al、Ti、Au,蒸镀时温度40℃—200℃,电极厚度为1um—4um。
23、剥离掉多于的金属,具体为:
将蓝膜与芯片正面贴紧后再将蓝膜撕去,把芯片上多余的金属转移到蓝膜上。
24、PAD去胶清洗,具体为:
去胶液30min—60min,去胶液温度70℃—120℃,在丙酮里浸泡60秒—200秒,然后在异丙醇里浸泡60秒—200秒,冲水3min—10min,甩干。
25、PAD合金,具体为:
合金温度180℃—350℃,合金时氮气流量6L/min。
26、抽测数据,具体为:
芯粒抽测比例为1:10—1:100。
27、芯片研磨抛光减薄,具体为:
减薄后的芯片厚度为100um—200um,抛光时间10min—50min。
28、制作DBR反射层,具体为:
所用材料为氧化硅和氧化钛,DBR层总厚度1.5um—7um
29、芯片切割,具体为:
采用隐形切割,切割速度100mm/s—500mm/s。
30、芯片裂片,具体为:
用劈裂机将芯片劈开成单个的芯粒。
31、全测数据。
此时不再是抽测,而是对每颗芯粒进行测试,得到所有芯粒的光电参数。
32、AOI外观检测后入库。
用AOI机台检测芯片外观,得出每片芯片的外观良率。
实施例3
以下提供一种常规LED芯片制作方法作为本发明的对比实施例。
常规LED芯片制作方法包括:外延片清洗→沉积CBL→CBL光刻→CBL图形化→CBL图形化后去胶→蒸镀ITO前清洗→蒸镀ITO透明导电层→ITO光刻→ITO透明导电层图形化→ITO图形化后去胶→ICP光刻→ICP刻蚀露出N区→ICP刻蚀后去胶→ITO合金→沉积SiO2保护层→PAD光刻→等离子体清洗→SiO2保护层图形化→蒸镀金属电极→剥离掉多余的金属→PAD去胶清洗→PAD合金→抽测数据→芯片研磨抛光减薄→制作DBR反射层→芯片切割→芯片裂片→全测数据→AOI外观检测→入库。
上述常规LED芯片制作方法中,在蒸镀ITO透明导电层之后,直接进行ITO光刻,并没有本发明所提供的方法中蒸镀SiON的相关步骤。本发明采用的方法中,蒸镀ITO透明导电层之前的流程与去除SiON之后的流程都与对比实施例的工艺相同。
选取六片同炉同圈的外延片,外延片同炉同圈是为了确保外延片光电参数的一致性,以保证本发明实验结论的准确性。从六片外延片中,选取三片采用对比实施例所提供的常规LED芯片制作方法来制作LED芯片,分别为样品1、样品2和样品3,选取另外三片采用本发明所提供的方法来制作LED芯片,分别为样品4、样品5和样品6。
表1是采用常规工艺与采用本发明工艺制作的芯片全测数据对比表。
表1芯片全测数据对比表
从表1数据可以看出,采用本发明工艺制作的芯片全测数据平均值中,全测电压值(VF1)降低了0.038V,亮度(LOP)提高了1.4mW,亮度提高比例为0.67%。
分别选取全测数据平均值附近的常规工艺样品和本发明工艺样品进行封装,蓝光封装数据参见表2。
表2蓝光封装数据对比表
从表2数据可以看出,采用本发明的工艺,封装后电压降低了0.039V,光功率提高了1.6mW,提高比例为0.63%,发光效率提高了1%。、
因此,从表1和表2的数据可以得出以下结论:采用本发明的芯片制作工艺,能够提高LED芯片的亮度,降低芯片电压。
通过以上各实施例可知,本申请存在的有益效果是:
第一、本发明LED芯片制作方法,与传统方法相比,在蒸镀ITO透明导电层之后接着在ITO表面沉积一层SiON,在ICP蚀刻去胶后再用磷酸去除SiON,这样就使得ITO光刻、ITO蚀刻图形化、ICP光刻、ICP刻蚀、ICP蚀刻去胶这几个过程中,ITO膜层受到SiON的保护,有效避免了ITO膜的损伤和污染,提高了ITO膜层质量,从而有利于提高LED芯片的亮度,降低芯片电压,有利于提高芯片品质。
第二、本发明LED芯片制作方法中,去除SiON的过程使用磷酸,而不是用传统方法中的BOE,磷酸腐蚀氮化物比腐蚀氧化物要快很多,这样就避免了ITO(氧化铟锡)受到BOE的腐蚀,从而进一步提高了ITO膜层的质量,此外,用磷酸腐蚀减少了芯片与BOE接触的时间,从而大大减小BOE渗透过ITO膜腐蚀ITO膜底下CBL电子阻挡层的风险。
本领域内的技术人员应明白,本申请的实施例可提供为方法、装置、或计算机程序产品。因此,本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且,本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
上述说明示出并描述了本申请的若干优选实施例,但如前所述,应当理解本申请并非局限于本文所披露的形式,不应看作是对其他实施例的排除,而可用于各种其他组合、修改和环境,并能够在本文所述发明构想范围内,通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本申请的精神和范围,则都应在本申请所附权利要求的保护范围内。

Claims (6)

1.一种LED芯片制作方法,其特征在于,依次包括:
外延片清洗、沉积CBL电子阻挡层、CBL电子阻挡层图形化、蒸镀ITO透明导电层、沉积SiON膜、ITO光刻、用磷酸将SiON腐蚀图形化、ITO蚀刻图形化、ITO图形化后去胶、ICP光刻、ICP刻蚀露出N区、ICP蚀刻去胶、用磷酸去除SiON、ITO合金和沉积SiO2保护层,
所述沉积SiON膜,进一步为:
采用等离子体增强化学气相沉积法在ITO表面沉积SiON,沉积过程中,通入SiH4和N2,其中,SiH4的通入量与N2的通入量比为1:25-1:70,
采用高低频混频沉积,其中,高频功率为40W-100W,低频功率为35W-95W,反应腔压力为700Pa-1000Pa,
沉积的SiON膜的厚度为400A-1000A,折射率为1.68-1.82,透过率为100-110,消光系数为0;
所述用磷酸去除SiON为:将磷酸加热至80℃-200℃,磷酸与水的体积比为5:5-9:1,用加热后的磷酸对SiON进行冲洗,时间为30s-200s,去除SiON。
2.根据权利要求1所述LED芯片制作方法,其特征在于,
所述用磷酸将SiON腐蚀图形化,进一步为:
将磷酸加热至80℃-200℃,磷酸与水的体积比为5:5-9:1,用加热后的磷酸对SiON进行腐蚀,时间为30s-200s。
3.根据权利要求1所述LED芯片制作方法,其特征在于,
所述沉积CBL电子阻挡层,进一步为:
通入600sccm—1500sccm的N2O,100sccm—150sccm的SiH4,80sccm—170sccm的N2,在外延片表面沉积厚度为1000A—2200A的CBL电子阻挡层,沉积温度为180℃—280℃。
4.根据权利要求1所述LED芯片制作方法,其特征在于,
所述ITO光刻,进一步为:
在SiON表面,用正性光刻胶,依次进行涂胶、软烤、曝光、显影、坚膜,其中,涂胶胶厚为2.5um—4um,软烤温度为80℃—140℃,软烤时间为90s—120s,曝光能量为80mJ/cm2—150mJ/cm2,显影时间40s—80s,坚膜温度为125℃—185℃,坚膜时间为15min—30min。
5.根据权利要求1所述LED芯片制作方法,其特征在于,
所述ICP刻蚀露出N区,进一步为:
通入70sccm—150sccm的Cl2,10sccm—35sccm的BCl3,对ICP进行刻蚀,上射频功率为375W—680W,下射频功率为65W—100W,刻蚀深度为10000A—16000A。
6.根据权利要求1所述LED芯片制作方法,其特征在于,
还包括PAD光刻:用负性光刻胶,依次进行涂胶、软烤、曝光、爆后烘、显影,其中,涂胶厚度为2.7um—4.2um,软烤温度为80℃—150℃,软烤时间为90s—120s,曝光能量为60mJ/cm2—100mJ/cm2,爆后烘温度为80℃—145℃,爆后烘时间为60s—180s,显影时间为40s—100s。
CN201610420636.0A 2016-06-13 2016-06-13 Led芯片制作方法 Active CN106025002B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610420636.0A CN106025002B (zh) 2016-06-13 2016-06-13 Led芯片制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610420636.0A CN106025002B (zh) 2016-06-13 2016-06-13 Led芯片制作方法

Publications (2)

Publication Number Publication Date
CN106025002A CN106025002A (zh) 2016-10-12
CN106025002B true CN106025002B (zh) 2019-10-29

Family

ID=57087999

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610420636.0A Active CN106025002B (zh) 2016-06-13 2016-06-13 Led芯片制作方法

Country Status (1)

Country Link
CN (1) CN106025002B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110098299B (zh) * 2018-01-30 2020-08-14 山东浪潮华光光电子股份有限公司 一种led金属电极制作中的电极剥离方法
CN113036006B (zh) * 2021-03-03 2022-06-03 同辉电子科技股份有限公司 一种提高led芯片提取效率的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203288594U (zh) * 2013-05-30 2013-11-13 华南理工大学 一种具有微结构增透膜的高压led芯片
CN103633205A (zh) * 2013-12-19 2014-03-12 聚灿光电科技(苏州)有限公司 Led芯片制作方法
CN104319333A (zh) * 2014-10-31 2015-01-28 广东德力光电有限公司 一种具有高反射电极的led芯片及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203288594U (zh) * 2013-05-30 2013-11-13 华南理工大学 一种具有微结构增透膜的高压led芯片
CN103633205A (zh) * 2013-12-19 2014-03-12 聚灿光电科技(苏州)有限公司 Led芯片制作方法
CN104319333A (zh) * 2014-10-31 2015-01-28 广东德力光电有限公司 一种具有高反射电极的led芯片及其制备方法

Also Published As

Publication number Publication date
CN106025002A (zh) 2016-10-12

Similar Documents

Publication Publication Date Title
KR101164136B1 (ko) 사파이어 기판의 제조 방법
CN108258095B (zh) Led芯片电极及其制作方法和led芯片
CN108511573A (zh) 一种GaN基发光二极管芯片的制备方法
CN106025002B (zh) Led芯片制作方法
CN101304058B (zh) 发光二极管
CN106058003B (zh) 一种提升led芯片亮度的方法
CN102185015A (zh) 硅片的返工处理方法
CN101877330A (zh) 具有周期结构的蓝宝石基板
CN105140368A (zh) 一种高性能led芯片及其制备方法
CN102263173A (zh) 发光二极管及其制造方法
CN102789008A (zh) 一种具有双面抗反射结构的红外光学窗口的制备方法
CN111710765B (zh) 提高led倒装芯片光提取效率的方法
CN104659165B (zh) 一种GaN基发光二极管芯片的制备方法
CN109994558A (zh) 一种倒金字塔形单晶绒面的制备方法
CN104022206B (zh) 具备分布式布拉格反射镜的发光二极管外延片的返工方法
CN104300048B (zh) 一种GaN基发光二极管芯片的制备方法
CN103311379B (zh) 一种GaN基LED以及制造GaN基LED的方法
CN107731969A (zh) Led芯片的制作方法
CN102903667B (zh) 半导体器件的形成方法
CN109148287A (zh) 一种高阶芯片反向去层方法
TWI242805B (en) Post metal etch cleaning method
CN108987537A (zh) 一种led晶片多金异常的处理方法
CN112151642B (zh) 一种减小led芯片切割损失的切割方法
CN103854962B (zh) 晶圆刻蚀后的清洗方法
CN101567331A (zh) 制作金属互连的连接孔结构工艺中的显影方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant