CN105990363A - 双位闪存存储器结构及其制造方法 - Google Patents

Abstract

本发明公开一种双位闪存存储器结构及其制造方法，该存储器结构包含位于基材上的选择栅极氧化物层、容置于选择栅极氧化物层中的选择栅极，选择栅极两侧各有一组复合栅极层。各别复合栅极层包含浮置栅极氧化层、浮置栅极、复合材料层、控制栅极与间隙壁。浮置氧化硅位于基材上。浮置栅极位于浮置氧化层上。复合材料层位于浮置栅极上。控制栅极位于复合材料层上。间隙壁位于控制栅极上。

Description

双位闪存存储器结构 及其制造方法

技术领域

本发明涉及一种存储器结构及其制造方法。特别是涉及一种在单一存储单元中能够储存双位的闪存存储器结构及其制造方法。

背景技术

一般说来，存储器可分成随机存取存储器(RAM-Random AccessMemory)及只读存储器(ROM-Read Only Memory)两种，而只读存储器也可称非挥发性存储器(nonvolatile memory)。非挥发性存储器在未供电下仍可保持所存储的信息。而且，有些非挥发性存储器所存储的信息，还可以可编程与可抹除。非挥发性存储器是现今各种电子装置中用于存储结构数据、程序数据等的存储器元件。闪存存储器(flash memory)即具有非挥发性、可编程与可抹除信息的存储能力，所以应用的层面十分广泛。

闪存存储器由于具有可进行多次数据的写入、读取、抹除(erase)等动作，且存入的数据在断电后不会消失等优点，成为个人电脑或电子设备所广泛采用的一种非挥发性存储器(non-volatile memory)元件。一般说来，闪存存储器分为编码型闪存存储器(Nor Flash)与存储型闪存存储器(NandFlash)两种。

在一个闪存存储器的单一存储单元结构中，信息以电子群的方式存储在位于源极与漏极之间的浮置栅极中。控制栅极则用来控制存储单元。现有闪存存储器元件具有堆叠式的栅极。随着各种电子产品朝小型化发展的趋势以及半导体制作工艺进入深次微米(deep sub-micron)的进程，存储单元的设计也必须符合高集成度、高密度的要求，因此半导体业界致力于降低存储器位单元的尺寸。同时，随着信息电子产品处理与存储数据量的增加，半导体产业一方面需顾及上述降低存储器位单元尺寸、提升集成度的需求，一方面更需要增加存储器元件的存储容量、确保元件的可靠度。由此可知，目前仍需要一种可兼顾上述要求的闪存存储器结构及其制作方法。

发明内容

有鉴于上述的需求，本发明即提出一种存储器的结构及其制造方法。本发明的存储器结构，在单一存储单元中能够存储双位，具体实现了存储器高密度存储容量的需求。此外，自行对准的浮置栅极，能够将通道长度降低到大约20纳米左右。还有，传统上浮置栅极与控制栅极的制作工艺，则改以镶嵌制作工艺及自对准制作工艺来应用于控制栅极。

本发明在第一方面，提出一种形成存储器结构的方法。首先，提供叠层基材。叠层基材包含基材、浮置栅极氧化物与多个浮置栅极材料片。定义出有源区域及填入沟槽中，沟槽氧化物即嵌入基材中，沟槽氧化物的功能是作为浮动栅极的隔离。多个浮置栅极材料片各别置于沟槽氧化物之间，并高出于沟槽氧化物的表面上。其次，形成复合材料层，以共形的方式覆盖多个浮置栅极材料片与沟槽氧化物。然后，形成控制栅极材料层，覆盖复合材料层并在多个浮置栅极材料片之间延伸。然后，形成保护层，来覆盖控制栅极材料层。然后，一次性的蚀刻保护层、控制栅极材料层、复合材料层、多个浮置栅极材料片及基材，而暴露出基材并形成多个叠层材料柱。然后，形成选择栅极氧化物层，以共形的方式覆盖多个叠层材料柱与基材。相邻的多个叠层材料柱定义位于其间而容置选择栅极的空间。然后，以选择栅极材料填入容置选择栅极的空间中。选择栅极材料夹置于选择栅极氧化物层之间。然后，移除保护层，而暴露出控制栅极材料层的垂直部分。然后，在每个叠层材料柱上形成一组间隙壁，而依附此垂直部分。一组间隙壁定义一间隙空间。继续，以此组间隙壁作为蚀刻掩模，经由间隙空间以自行对准的方式一次蚀刻控制栅极材料层、复合材料层、多个浮置栅极材料片，而形成多个双位存储器结构。

在本发明一实施方式中，形成存储器结构的方法，还包含以下的步骤来得到叠层基材。首先，提供基材。其次，形成栅极氧化物层来覆盖基材。然后，形成浮置栅极材料层来覆盖栅极氧化物层。然后，形成图案化硬掩模来覆盖浮置栅极材料层。然后，使用图案化硬掩模，来蚀刻浮置栅极材料层、栅极氧化物层与基材，而形成多条单向延伸的沟槽以及多个浮置栅极材料片。然后，使用氧化物填入沟槽中形成沟槽氧化物。然后，移除图案化硬掩模，暴露出位于先前图案化硬掩模下方的多个浮置栅极材料片。继续，以湿蚀刻的方式削减氧化物的高度，使得各别浮置栅极材料片不但嵌入沟槽氧化物之间，又凸出于沟槽氧化物的表面上，即形成叠层基材。

在本发明另一实施方式中，单向延伸的沟槽以及浮置栅极材料片交错排列。

在本发明另一实施方式中，形成存储器结构的方法可以调整蚀刻配方并以栅极氧化物层作为蚀刻停止层而得以次蚀刻保护层、控制栅极材料层、复合材料层、多个浮置栅极材料片与浮置栅极氧化物层。

在本发明另一实施方式中，蚀刻配方的一次蚀刻使得多个叠层材料柱具有垂直性质的侧壁。

在本发明另一实施方式中，选择栅极氧化物层包含选择栅极氧化物与侧壁氧化物。

在本发明另一实施方式中，选择栅极覆盖氧化物覆盖选择栅极区域。

在本发明另一实施方式中，选择栅极材料与侧壁氧化物的顶表面有大致相同的高度。

在本发明另一实施方式中，一组间隙壁的底部宽度介于20-40纳米。

在本发明另一实施方式中，个别双位存储器结构的间距介于30-40纳米。

本发明在第二方面，又提出一种双位存储器结构。本发明的双位存储器结构，包含基材、选择栅极氧化物层、选择栅极与一组复合栅极层。选择栅极氧化物层，位于基材上并包含选择栅极氧化物、侧壁氧化物。选择栅极氧化物、侧壁氧化物共同定义一容置空间。选择栅极即嵌入此容置空间中。一组复合栅极层位于浮置栅极氧化物上，并分别依附侧壁氧化物。各别复合栅极层包含浮置栅极氧化物、浮置栅极、复合材料层、控制栅极与控制栅极上的间隙壁。浮置栅极位于浮置栅极氧化物上，并依附侧壁氧化物。复合材料层位于浮置栅极上，并依附侧壁氧化物。控制栅极位于复合材料层上，并依附侧壁氧化物。间隙壁位于控制栅极上，并依附侧壁氧化物。

在本发明一实施方式中，双位存储器结构还包含多个双位存储器结构。相邻的双位存储器结构以嵌入基材的浅沟槽隔离彼此电性隔离，使得相邻的双位存储器结构的间距介于30-40纳米。

在本发明另一实施方式中，双位存储器结构底部的宽度不大于100纳米。

在本发明另一实施方式中，双位存储器结构的侧壁氧化物为垂直性质的绝缘壁。

在本发明另一实施方式中，双位存储器结构更包含覆盖选择栅极的侧壁氧化物。

在本发明另一实施方式中，双位存储器结构的各组复合栅极层包含一对彼此绝缘的复合材料层，而因此成为双位存储器结构。

在本发明另一实施方式中，双位存储器结构的浮置栅极自行对准于控制栅极。

本发明再提出一种双位存储器结构。本发明的双位存储器结构，包含基材、选择栅极氧化物层、选择栅极与一组复合栅极层。选择栅极氧化物层，位于基材上并由选择栅极氧化物、侧壁氧化物所组成。选择栅极氧化物、侧壁氧化物共同定义一容置空间。选择栅极即嵌入此容置空间中，而且选择栅极的顶表面与侧壁氧化物的顶表面大致上同高。一组复合栅极层位于浮置栅极氧化物上，并分别依附侧壁氧化物的两侧。各别复合栅极层包含浮置栅极氧化物、浮置栅极、复合材料层、控制栅极与控制栅极上的间隙壁。浮置栅极位于选择栅极氧化物上，并依附第一或第二侧壁氧化物。复合材料层位于浮置栅极上，并依附第一或第二侧壁氧化物。控制栅极位于复合材料层上，并依附第一或第二侧壁氧化物。间隙壁位于控制栅极上，并依附第一或第二侧壁氧化物。

附图说明

图1、图2、图3、图4、图5、图6、图7、图8、图9及图10为形成本发明存储器结构的一种可行方法的上视图；

图1A、图2A、图3A、图4A、图5A、图6A、图7A、图8A、图9A及图10A的A系列图为分别对应于图1、图2、图3、图4、图5、图6、图7、图8、图9及图10上视图的剖视图；

图1B、图2B、图3B、图4B、图6B、图7B、图8B、图9B至图10B为分别对应于图1、图2、图3、图4、图5、图6、图7、图8、图9及图10上视图的剖视图；

图7C与图9C为分别对应于图7与图9的替代性实施例的剖视图；

图11、图11B与图11C为本发明双位闪存存储器结构的示意图。

符号说明

100 双位存储器结构

101 基材

102 叠层基材

103 硬掩模层

104 保护层

105 叠层材料柱

110 浮置栅极氧化物

111 沟槽112沟槽氧化物

120 浮置栅极材料片、浮置栅极

121 浮置栅极材料层

130 复合材料

131 复合材料层

140 控制栅极材料、控制栅极

141 控制栅极材料层

151 选择栅极氧化物层

152 选择栅极材料

155 容置空间

156、158 侧壁氧化物

157 选择栅极氧化物

159 选择栅极覆盖氧化物

160 间隙壁

161 一组间隙壁

162 间隙空间

170 一组复合栅极层

171、172 复合栅极层

具体实施方式

本发明提出一种使用镶嵌制作工艺及自行对准制作工艺来制造栅极的存储器结构。由于每个单一存储单元中，包含一对彼此电性绝缘的浮置栅极，使得本发明的存储器结构成为双位存储器结构。另外，因为浮置栅极自行对准于控制栅极，即可省略黄光对准的过程，以蚀刻控制的方法建立本发明的双位存储器结构。

本发明首先提出一种形成存储器结构的方法。图1、图2、图3、图4、图5、图6、图7、图8、图9及图10绘示形成本发明存储器结构的一种可行方法的上视图。图1A、图2A、图3A、图4A、图5A、图6A、图7A、图8A、图9A及图10A的A系列图中，则绘示对应于图1、图2、图3、图4、图5、图6、图7、图8、图9及图10上视图的剖视图，其沿着一第一方向，例如字符线(WL)方向，展开。图1B、图2B、图3B、图4B、图6B、图7B、图8B、图9B至图10B的B系列图中，则绘示对应于图1、图2、图3、图4、图5、图6、图7、图8、图9及图10上视图的剖视图，其沿着一第二方向，例如位位线(BL)方向，展开。

首先，请参考图5、图5A，提供叠层基材102。叠层基材102包含基材101、浮置栅极氧化物110与多个浮置栅极材料片120。浮置栅极氧化物110嵌入沟槽氧化物112中。多个浮置栅极材料片120又各别嵌入填在多个沟槽111中的沟槽氧化物112之间。由于多个浮置栅极材料片120的底部各别位于浮置栅极氧化物110之上，因此，多个浮置栅极材料片120的顶部会高出、也可视为凸出于浮置栅极氧化物110氧化物的表面上。

基材101可以是一种经掺杂或未经掺杂的半导体基材-例如硅。经掺杂的基材101即具有适当的掺质。沟槽氧化物112及浮置栅极氧化物110通常是硅氧化物，其可经由基材101的炉管氧化或是等离子体法而制得。例如，沟槽氧化物112填在多个沟槽111中而成为浅沟槽隔离(STI)。当沟槽氧化物112的表面不平时，可以进行一次化学机械研磨(CMP)的平坦化步骤。位于浮置栅极氧化物110上的多个浮置栅极材料片120，其可以是经掺杂的多晶硅材料。

叠层基材102可以使用传统的制作工艺来得到。例如请参考图1、图1A与图1B，先以炉管氧化法形成浮置栅极氧化物110来整体覆盖住基材101，然后形成浮置栅极材料层121来整体覆盖住浮置栅极氧化物110，继续以图案化硬掩模103来整体覆盖住浮置栅极材料层121，即可得到堆叠的基材102、浮置栅极氧化物110、浮置栅极材料层121与硬掩模层103。硬掩模层103可以是氮化硅材料层。其次，请参考图2、图2A与图2B，例如以传统的黄光佐以蚀刻制作工艺将硬掩模103图案化，再使用图案化硬掩模103，来蚀刻浮置栅极材料层121、浮置栅极氧化物110与基材101，而在基材101中形成多条单向延伸的沟槽111以及位于多条单向延伸沟槽111之间的多个浮置栅极材料片120。在本发明一实施方式中，单向延伸的沟槽111以及浮置栅极材料片120即以彼此交错的方式排列。

然后，请参考图3、图3A与图3B，例如以高密度等离子体法(HDP)将氧化物112填入沟槽111中，并与先前的浮置栅极氧化物110合并在一起，然后以图案化硬掩模103为停止层，使用例如化学机械研磨(CMP)的平坦化步骤来移除多余的氧化物112，虚线区域即表示移除掉的多余氧化物112。虽然沟槽氧化物112会与浮置栅极氧化物110合并在一起，但是各为品质不同的氧化物。再来，请参考图4、图4A与图4B，例如以磷酸的湿蚀刻的方式完全移除图案化硬掩模103，而暴露出位于图案化硬掩模103下方的多个浮置栅极材料片120。继续，请参考图5与图5A，例如以氢氟酸湿蚀刻的方式来整体地削减掉氧化物112的高度，使得各别浮置栅极材料片120的下半部嵌入沟槽氧化物112中，而上半部则高出/凸出于氧化物112的表面上，以形成叠层基材102。附带一提，因为削减掉氧化物112的高度所表示的步骤，对于图5与图5A的绘示并没有影响，因此可以以图4B来代替图5与图5A。

其次，请参考图6A，又在叠层基材102上接着形成复合材料层131、控制栅极材料层141与保护层104。例如，复合材料层131先以共形的方式覆盖多个浮置栅极材料片120与沟槽氧化物112，再以控制栅极材料层141来覆盖复合材料层131，并使得控制栅极材料层141在多个浮置栅极材料片120之间的条状凹穴中延伸。然后，又形成保护层104来覆盖控制栅极材料层141，例如在700℃-800℃的炉管中生成的氮化硅而作为硬掩模之用。复合材料层131可以是一种氮化物与氧化物复合的叠层结构。例如，复合材料层131可以是氧化物-氮化物-氧化物的(O-N-O)式复合结构。复合材料层131中各层的厚度可以是氧化物-氮化物-氧化物控制栅极材料层141也可以是经掺杂的多晶硅材料。如果所形成的控制栅极材料层141的表面不平时，可以进行一次化学机械研磨(CMP)的平坦化步骤。保护层104暂时性的覆盖住控制栅极材料层141，而在接下来一次性的蚀刻步骤中可以保护控制栅极材料层141。保护层104的材料可以是氮化硅。

接着，请参考图6与图6B，再进行一次性的蚀刻步骤来建立多个叠层材料柱105。一次性的蚀刻步骤可以是调整蚀刻配方，并以浮置栅极氧化物110作为蚀刻停止层，直接蚀刻保护层104、控制栅极材料层141、复合材料层131、多个浮置栅极材料片120与浮置栅极氧化物110，而暴露出基材101并形成多个叠层材料柱105。换句话说，在叠层材料柱105中有浮置栅极氧化物110、浮置栅极材料片120、复合材料130、控制栅极材料140与保护层104。在本发明一优选实施方式中，可以调整一次性蚀刻步骤的配方，使得多个叠层材料柱105具有垂直性质的侧壁，而非倾斜化的(tapered)侧壁。

接着，请参考图7与图7B，先形成选择栅极氧化物层151，再形成选择栅极材料152，使得选择栅极材料152镶嵌在选择栅极氧化物层151中。相邻的多个叠层材料柱105之间的空间即定义容置选择栅极材料152的空间。可以先形成选择栅极氧化物层151，以共形的方式覆盖多个叠层材料柱105与基材101。形成选择栅极氧化物层151的方式可以是化学气相沉积法(CVD)。在本发明一实施方式中，选择栅极氧化物层151包含侧壁氧化物158与选择栅极氧化物157。较宽的侧壁氧化物158有利于后续建立的选择栅极(图未示)与浮置栅极以及控制栅极间的电性绝缘，较薄的选择栅极氧化物157适用于搭配选择栅极，所以可以调整化学气相沉积法的参数，可调整选择栅极氧化物157及侧壁氧化物158的厚度。如果有需要，在形成选择栅极氧化物层151的步骤之前，还可以先安排预清洁(pre-clean)的步骤。

然后，再形成选择栅极材料152，使得选择栅极材料152整片地覆盖住选择栅极氧化物层151。选择栅极材料层152也可以是经掺杂的多晶硅材料。为了使选择栅极材料152镶嵌在选择栅极氧化物层151中，又会进行一次回蚀刻步骤(etching back)来移除多余的选择栅极材料152与位于叠层材料柱105的保护层104上的选择栅极氧化物层151，于是得到如图7B所绘示的结果，虚线区域即表示移除掉多余的选择栅极材料152与选择栅极氧化物层151。请注意，如图7B所绘示，此时选择栅极材料152顶表面的高度可以低于保护层104顶表面的高度。或是，如图7C所绘示，也可以控制回蚀刻步骤，使得选择栅极材料152顶表面的高度与保护层104顶表面的高度大致相同。也可以视为选择栅极材料152顶表面的高度与侧壁氧化物158的顶表面有大致相同的高度。

之后，请参考图8与图8B，如果选择栅极材料152顶表面的高度低于保护层104顶表面的高度，则再以氧化物的材料，例如以选择栅极覆盖氧化物159的形式，覆盖住选择栅极材料152暴露出来的顶表面，而沉积的选择栅极覆盖氧化物159同时也与选择栅极氧化物层151合并在一起，而通称为选择栅极氧化物层151，所以也可以视为选择栅极覆盖氧化物159覆盖选择栅极材料152。如果所沉积的选择栅极覆盖氧化物159的表面不平时，可以进行一次化学机械研磨(CMP)的平坦化步骤，于是得到如图8B所绘示的结果。

再来，请参考图9、图9A与图9B，在一次性的蚀刻步骤与回蚀刻步骤完成后，即可移除保护层104。移除保护层104后，不但会暴露出控制栅极材料层151的侧壁氧化物158，而且叠层材料柱105中则只剩下浮置栅极氧化物110、浮置栅极材料片120、复合材料130与控制栅极材料140。如果保护层104的材料为氮化硅时，可以使用例如磷酸湿蚀刻的方式来完全移除保护层104。图9C绘示暴露出顶表面的选择栅极材料152。

随后，请参考图10、图10A与图10B，在每个叠层材料柱105上形成一个间隙壁160，每个间隙壁160都会依附于最近的侧壁氧化物158。一方面，每个间隙壁160都会覆盖住叠层材料柱105部分的顶面。另一方面，每个叠层材料柱105上的一组间隙壁161又会彼此相距一个间隙距离，因而暴露出叠层材料柱105部分的顶面。换言之，每个叠层材料柱105上的一组间隙壁161即定义出了一间隙空间162。可以使用现有的方式，例如沉积法搭配各向异性蚀刻，来形成各个间隙壁160。蚀刻前间隙壁材料的厚度可以是介于20-40纳米，蚀刻后间隙壁160底部的宽度则可以介于20-40纳米。虚线部分绘示蚀刻前所沉积的间隙壁材料层。

继续，请参考图11、图11B与图11C，以此组间隙壁161作为蚀刻掩模，经由间隙空间162以的方式，一次蚀刻叠层材料柱105，也就是控制栅极材料层140、复合材料层130、多个浮置栅极材料片120与浮置栅极氧化物110，而形成多个双位存储器结构100，并将控制栅极材料层140转换为控制栅极140、复合材料130、浮置栅极120。间隙壁160的功能，一方面在此一次蚀刻步骤中当成蚀刻掩模之用，所以这个一次蚀刻步骤在间隙壁160的辅助下，即具有自行对准的性质，使得浮置栅极120得以自行对准于控制栅极140。图11C绘示没有盖层159的实施例。附带一提，因为图11、图11B所表示的一次性蚀刻步骤，与图10与图10B所表示的形成间隙壁160步骤，对于图11A的绘示都没有影响，因此以图10A代替图11A。

另一方面，间隙壁160底部的宽度，又可以用来控制双位存储器结构100中控制栅极140与浮置栅极120的宽度。例如，当蚀刻前间隙壁160底部的宽度为25纳米时，可以调整一次蚀刻的配方，使得蚀刻后间隙壁160底部的宽度降为20纳米，所以也一并使得双位存储器结构100的通道长度能够降低到20纳米左右。还有，间隙壁160底部的宽度，也能够用来控制相邻的存储器结构之间的间隙宽度。例如，蚀刻前如果叠层材料柱105底部的宽度是70纳米-80纳米左右时，可以调整一次蚀刻的配方，使得蚀刻后相邻的双位存储器结构100之间的间隙宽度成为30纳米-40纳米左右。较小的间隙宽度，有利于实现存储器的高密度存储容量。

在经过上述的步骤后，即得到本发明的一种双位存储器结构100。图11B与图11C绘示本发明双位存储器结构的示意图，并可一并参酌其他附图。本发明的双位存储器结构100，包含基材101、选择栅极氧化物层151、选择栅极材料152与一组复合栅极层170。优选者，双位存储器结构100底部的宽度不大于100纳米左右。基材101可以是一种经掺杂或未经掺杂的半导体基材，例如硅。经掺杂的基材101即具有适当的掺质。优选者，基材上会有多个双位存储器结构100。

选择栅极材料152也可以是经掺杂的多晶硅材料，并且镶嵌在选择栅极氧化物层151中。选择栅极氧化物层151，其可以是高品质的氧化硅层，并位于基材上。选择栅极氧化物层151通常有三个部分，也就是栅极氧化物157、第一侧壁氧化物156与第二侧壁氧化物158。栅极氧化物157在下方、与位于左右的第一侧壁氧化物156以及第二侧壁氧化物158共同定义容置空间155。选择栅极材料152即嵌入此容置空间155中的选择栅极氧化物157上。图11B绘示本发明双位存储器结构100还包含覆盖选择栅极材料152的选择栅极覆盖氧化物159。如图11C所绘示，当视情况需要的选择栅极覆盖氧化物159不存在时，选择栅极氧化物层151即由选择栅极氧化物157、第一侧壁氧化物156与第二侧壁氧化物158所组成。

一组复合栅极层170位于基材101上，并分别依附第一侧壁氧化物156或第二侧壁氧化物158。较宽的侧壁氧化物有利于后续建立的选择栅极材料152与浮置栅极120以及控制栅极140间的电性绝缘，较薄的选择栅极氧化物则适用于搭配选择栅极，所以可以调整侧壁氧化物与选择栅极氧化物的参数，使得侧壁氧化物的宽度大于择栅极氧化物的厚度。例如，第一侧壁氧化物156或第二侧壁氧化物158至少一者的宽度大于选择栅极氧化物157的厚度。在本发明一实施方式中，第一侧壁氧化物156与第二侧壁氧化物158为垂直性质的绝缘壁。

一组的复合栅极层170包含复合栅极层171与复合栅极层172。各别复合栅极层又分别包含浮置栅极氧化物110、浮置栅极120、复合材料层130、控制栅极140与间隙壁160。浮置栅极氧化物110可以是硅的氧化物，并具有理想的厚度来配合双位存储器的电子写入与抹除。本发明的双位存储器结构100适用于编码型闪存存储器，并可以应用通道热电子注入(Channel HotElectron Injection,CHEI)或F-N穿隧(Fowler-Nordheim tunneling)的方式来操作。浮置栅极120优选包含经掺杂的多晶硅材料，其位于选择栅极氧化物157上，并依照其相对位置依附于第一侧壁氧化物156或第二侧壁氧化物158，浮置栅极120即为存储器结构100存储电荷的位置。

复合材料层130又位于浮置栅极上120，也依照其相对位置依附于第一侧壁氧化物156或第二侧壁氧化物158。复合材料层130，其可以是一种氮化物与氧化物复合的叠层结构。例如，复合材料层130可以是氧化物-氮化物-氧化物的(O-N-O)式复合结构。复合材料层130中各层的厚度可以是氧化物-氮化物-氧化物优选者，一组复合栅极层170有一对复合材料层130。一对复合材料层130彼此绝缘，因此使得本发明的存储器结构成为双位存储器结构。控制栅极140优选也包含经掺杂的多晶硅材料，而位于复合材料层130上。类似地，控制栅极140会依照其相对位置依附于第一侧壁氧化物156或第二侧壁氧化物158。间隙壁160位于控制栅极140上，是复合栅极层170的保护性顶层。间隙壁160会依照其相对位置依附于第一侧壁氧化物156或第二侧壁氧化物158。间隙壁160有助于双位存储器结构100的浮置栅极120自行对准于控制栅极140。

请参考图10A，在本发明一实施方式中，沟槽氧化物112又向下嵌入基材101的多条浅沟槽111中，而作为浅沟槽隔离之用。相邻的双位存储器结构100即由此浅沟槽隔离彼此电性隔离。优选者，相邻双位存储器结构110的间距介于30-40纳米左右。

以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (18)

1.一种形成存储器结构的方法，包含：

提供一叠层基材，包含：

基材；

浮置栅极氧化物，位于该基材上并嵌入该基材中；以及

多个浮置栅极材料片位于该浮置栅极氧化物上，各别嵌入该沟槽氧化物之间并高出于该沟槽氧化物的表面上；

形成一复合材料层，以共形的方式覆盖该多个浮置栅极材料片与该沟槽氧化物；

形成一控制栅极材料层，覆盖该复合材料层并在该多个浮置栅极材料片之间延伸；

形成一保护层，来覆盖该控制栅极材料层；

一次蚀刻该保护层、该控制栅极材料层、该复合材料层、该多个浮置栅极材料片与该浮置栅极氧化物，而暴露出该基材并形成多个叠层材料柱；

形成一选择栅极氧化物层，以共形的方式覆盖该多个叠层材料柱与该基材，其中相邻的该多个叠层材料柱定义一选择栅极容置空间位于其间；

以一选择栅极材料填入该选择栅极容置空间中，而夹置于该选择栅极氧化物层之间；

移除该保护层，而暴露出该控制栅极材料层的一垂直部分；

在每个该叠层材料柱上形成一组间隙壁，以依附该垂直部分，其中该组间隙壁定义一间隙空间；以及

以该组间隙壁作为一蚀刻掩模，经由该间隙空间以自行对准的方式一次蚀刻该控制栅极材料层、该复合材料层、该多个浮置栅极材料片与该浮置栅极氧化物，即形成多个双位存储器结构。

2.如权利要求1所述的形成存储器结构的方法，还包含：

提供一基材；

形成一浮置栅极氧化物层，覆盖该基材；

形成一浮置栅极材料层，覆盖该浮置栅极氧化物层；

形成一图案化硬掩模，覆盖该浮置栅极材料层；

使用该图案化硬掩模，蚀刻该浮置栅极材料层、该浮置栅极氧化物与该基材，以形成多条单向延伸的沟槽以及多个浮置栅极材料片；

使用一种氧化物填入该沟槽中；

移除该图案化硬掩模，而暴露出位于该图案化硬掩模下方的该多个浮置栅极材料片；

削减该氧化物的高度，使得各别该浮置栅极材料片嵌入该氧化物之间并高出于该氧化物的表面上，以形成该叠层基材。

3.如权利要求1所述的形成存储器结构的方法，其中该单向延伸的沟槽以及该浮置栅极材料片交错排列。

4.如权利要求1所述的形成存储器结构的方法，其中调整一蚀刻配方并以该浮置栅极氧化物层作为一蚀刻停止层而得以一次蚀刻该保护层、该控制栅极材料层、该复合材料层、该多个浮置栅极材料片与浮置栅极氧化物及基材。

5.如权利要求4所述的形成存储器结构的方法，其中该蚀刻配方的一次蚀刻使得多个该叠层材料柱具有垂直性质的侧壁。

6.如权利要求1所述的形成存储器结构的方法，其中该选择栅极氧化物层包含选择栅极氧化物与侧壁氧化物。

7.如权利要求6所述的形成存储器结构的方法，其中该选择栅极氧化物位于该选择栅极材料之下。

8.如权利要求6所述的形成存储器结构的方法，其中该选择栅极材料与该侧壁氧化物的顶表面有相同的高度。

9.如权利要求1所述的形成存储器结构的方法，其中该组间隙壁的底部宽度介于20-40纳米。

10.如权利要求1所述的形成存储器结构的方法，其中个别该双位存储器结构的间距介于20-40纳米。

11.一种双位存储器结构，包含：

基材；

选择栅极氧化物层，位于该基材上并包含选择栅极氧化物、第一侧壁氧化物与第二侧壁氧化物，该选择栅极氧化物、该第一侧壁氧化物与该第二侧壁氧化物共同定义一容置空间；

选择栅极，嵌入该容置空间中；以及

组复合栅极层，位于该基材上并分别依附该第一侧壁氧化物与该第二侧壁氧化物，各别复合栅极层包含：

浮置栅极氧化物层，位于该基材上；

浮置栅极，位于该浮置栅极氧化物层上并依附该第一侧壁氧化物与该第二侧壁氧化物其中一者；

复合材料层，位于该浮置栅极上并依附该第一侧壁氧化物与该第二侧壁氧化物其中一者；

控制栅极，位于该复合材料层上并依附该第一侧壁氧化物与该第二侧壁氧化物其中一者；以及

间隙壁，位于该控制栅极上并依附该第一侧壁氧化物与该第二侧壁氧化物其中一者。

12.如权利要求11所述的双位存储器结构，还包含多个双位存储器结构，其中相邻的该双位存储器结构以嵌入基材的一浅沟槽隔离彼此电性隔离，使得相邻的该双位存储器结构的间距介于30-40纳米。

13.如权利要求11所述的双位存储器结构，其底部的宽度不大于100纳米。

14.如权利要求11所述的双位存储器结构，其中该第一侧壁氧化物与该第二侧壁氧化物为垂直性质的绝缘壁。

15.如权利要求11所述的双位存储器结构，还包含一选择栅极覆盖氧化物而覆盖该选择栅极。

16.如权利要求11所述的双位存储器结构，其中该组复合栅极层包含一对彼此绝缘的复合材料层，而因此成为一双位存储器结构。

17.如权利要求11所述的双位存储器结构，其中该浮置栅极自行对准于该控制栅极。

18.一种双位存储器结构，包含：

基材；

选择栅极氧化物层，位于该基材上并由选择栅极氧化物、第一侧壁氧化物与第二侧壁氧化物所组成，该选择栅极氧化物、该第一侧壁氧化物与该第二侧壁氧化物共同定义一容置空间；

选择栅极，嵌入该容置空间中，其顶表面与该第一侧壁氧化物以及该第二侧壁氧化物至少一者的顶表面同高；以及

组复合栅极层，位于该选择栅极氧化物上并分别依附该第一侧壁氧化物与该第二侧壁氧化物，各别复合栅极层包含：

浮置栅极氧化物层，位于该基材上；

浮置栅极，位于该浮置栅极氧化物层上并依附该第一侧壁氧化物与该第二侧壁氧化物其中一者；

复合材料层，位于该浮置栅极上并依附该第一侧壁氧化物与该第二侧壁氧化物其中一者；

控制栅极，位于该复合材料层上并依附该第一侧壁氧化物与该第二侧壁氧化物其中一者；以及

间隙壁，位于该控制栅极上并依附该第一侧壁氧化物与该第二侧壁氧化物其中一者。