CN105989274A - 电子装置的网路、半导体装置及其制造方法和运作方法 - Google Patents

电子装置的网路、半导体装置及其制造方法和运作方法 Download PDF

Info

Publication number
CN105989274A
CN105989274A CN201610136559.6A CN201610136559A CN105989274A CN 105989274 A CN105989274 A CN 105989274A CN 201610136559 A CN201610136559 A CN 201610136559A CN 105989274 A CN105989274 A CN 105989274A
Authority
CN
China
Prior art keywords
trunk
code
servomechanism
wafer
peripheral device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610136559.6A
Other languages
English (en)
Other versions
CN105989274B (zh
Inventor
渡边浩志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Watayasu Yukiko
Original Assignee
渡边浩志
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 渡边浩志 filed Critical 渡边浩志
Publication of CN105989274A publication Critical patent/CN105989274A/zh
Application granted granted Critical
Publication of CN105989274B publication Critical patent/CN105989274B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00—Network architectures or network communication protocols for network security
    • H04L63/14—Network architectures or network communication protocols for network security for detecting or protecting against malicious traffic
    • H04L63/1441—Countermeasures against malicious traffic
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/30—Authentication, i.e. establishing the identity or authorisation of security principals
    • G06F21/44—Program or device authentication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/73—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by creating or determining hardware identification, e.g. serial numbers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09C—CIPHERING OR DECIPHERING APPARATUS FOR CRYPTOGRAPHIC OR OTHER PURPOSES INVOLVING THE NEED FOR SECRECY
    • G09C1/00—Apparatus or methods whereby a given sequence of signs, e.g. an intelligible text, is transformed into an unintelligible sequence of signs by transposing the signs or groups of signs or by replacing them by others according to a predetermined system
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00—Network architectures or network communication protocols for network security
    • H04L63/08—Network architectures or network communication protocols for network security for authentication of entities
    • H04L63/083—Network architectures or network communication protocols for network security for authentication of entities using passwords
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L65/00—Network arrangements, protocols or services for supporting real-time applications in data packet communication
    • H04L65/1066—Session management
    • H04L65/1073—Registration or de-registration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2129—Authenticate client device independently of the user
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Software Systems (AREA)
  • Power Engineering (AREA)
  • Computing Systems (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Business, Economics & Management (AREA)
  • General Business, Economics & Management (AREA)
  • Multimedia (AREA)
  • Storage Device Security (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Computer And Data Communications (AREA)
  • Small-Scale Networks (AREA)

Abstract

本发明提供一种将实体性晶片认证装置活用于电子装置网路，防范周边装置盗用造成对网路的攻击的技术。本发明将构成网路的电子装置分为周边装置及管理周边装置的登录资讯的主干伺服器两种，主干伺服器借助软件中央管理，周边装置搭载实体性晶片认证装置，借助以装置层级管理，可有效率地提升网路整体的安全。

Description

电子装置的网路、半导体装置及其制造方法和运作方法
技术领域
本发明关于使用于晶片间通讯的实体性晶片认证方式。
背景技术
进入21世纪后资讯通讯产业有飞跃性的进步，近年不断创造出更巨大的市场。不仅是资讯终端装置，家电、住宅、车等所有物品连接至网路的物联网(Internet of Things，IoT)不属于任何既有的市场，比IoT更进一步的万物联网(Internet of Everything，IoE)更潜藏着改变社会基础的可能性。
技术上而言，可以视为连接至网路的最小单位(节点)的晶片及晶片间的通讯技术，但其数量高达数兆个至数十兆个点，此与现有的网路技术相异。相当于将世界人口作为七十亿，则每一人被数千个程度的节点包围。该等晶片不仅包含个人资讯，亦包含控制个人周边的机器动作的系统。实际上而言不可能每个人经常仔细地管理该等晶片。又，即使由受过训练的专家中央管理，地球上亦不存在可同时管理数兆个节点的计算机资源。即使将来有开发出来，又由谁负责使用该管理系统？并不宜由一民间企业擅自进行。现状而言交给超越人类能力的人工智慧亦不好，且不实际。
若无法管理则有什么问题？试想搭载大容量锂离子电池的自动驾驶车若被骇入会如何便容易理解。可能发生被远端操作的多数的自动驾驶车以无人状态移动至攻击对象(如白宫、国会议事堂…)，并在该处使锂离子电池过度充电而引发大爆炸。面临有一天购物中心的停车场突然发生大爆炸，或使新干线正面对撞，或原子反应炉或航空管制系统被入侵的危险。
若是认为如此重要设施的网路通常以非常强力的防火墙由一般网际网路隔离(或是实体上被隔离)因此没有问题，则太过草率。实际上伊朗的核子设施遭受名为Stuxnet的恶意软件的严重攻击(例如，参照非专利文献1：http://www.nikkei.com/article/DGXNASFK2602G_W2A221C1000000/)。
Stuxnet的感染路径有不同说法，最有力的说法是可携式装置或USB储存装置。Stuxnet一旦被放入网际网路，则会花费好几个月等待入侵目标系统的机会。即使中途有强力的防火墙亦会入侵USB储存装置或可携式装置并在防火墙内等待装置连接。连接后打开后门，入侵离心分离器的PLC(programmable logic controller)，开始远端操作。如此，伊朗的核子设施内1000台的离心分离器重复激烈的加速和减速而被破坏。若是实体上被孤立的系统内则Stuxnet本身破坏离心分离器。
伊朗的核子设施内被破坏的离心分离器由一般网路隔离，但为了维护而需要定期与制造装置厂商的可携式装置连接。若与一般网路连接则不需要如此的作业，但因被隔离反而变成必要的步骤。又，Stuxnet即使感染非目标亦仅潜伏着而不动作。因此，难以用防毒软件侦测。
Stuxnet的攻击被认为是为了延迟伊朗的核子开发，避免以色列对伊朗空袭。然而，恐怖的是Stuxnet的原始码已被骇客窃取而流出。2014年开始已发现与Stuxnet性质极为相似的新型病毒。(例如，参照非专利文献2：http://www.nikkei.com/article/DGXMZO79858560Y4A111C100000 0/)。
名为BadUSB的该病毒，盗用控制USB机器的韧体而非产业机器的控制程序的PLC。USB机器用于连接某种装置，因此内含连接用的认证。该认证内建于韧体。韧体是储存于USB机器的控制晶片并用于控制晶片的程序。BadUSB窃取该认证，而不对该USB机器连接的装置动作。例如，不感染个人电脑，但可盗用用以操作个人电脑的滑鼠或键盘。如此，在地球另一边的骇客可远端操作他人的电脑。此时，因不感染电脑，故电脑的防毒软件无法侦测。
IoT/IoE中最小的通讯单位(节点)为机器的控制晶片。控制晶片中储存有控制程序(韧体)。该韧体内含认证码以辨识各个晶片。上述远端操作自动驾驶车的新型攻击是窃取该认证码而远端操作自动驾驶车。
今后可能会有骇客团体经由远端操作引发如911的多起同时恐怖攻击。这样的新威胁无法由以往的恐怖攻击对策或网路安全技术防范。
发明内容
网路安全技术以借助软件的中央管理为主流。此是因关于安全技术的理解因人而异，实际上几乎不能期待所有终端使用者正确运用管理。即使有1000人适切运用，只要有一人未适切运用则安全性会变脆弱。如此，通过网路的系统安全较佳由充分训练的管理者使用可靠度足够高的软件进行中央管理。中央管理即通过网路使用软件的管理。
然而，如上所述，IoT/IoE的商业模型中节点数量高达数兆个，中央管理本来就很困难。再者，连接网路的节点中只要一个认证码被盗用，则整体系统(例如自动驾驶车、航空管制系统)会变得脆弱。使用认证码是因网路主要借助软件控制。此是中央管理的安全性的本质上的极限。
本发明鉴于上述情事，目的是提供一种借助半导体装置的节点局部认证管理。
本发明为了解决上述问题，采用以下手段。使用本发明的晶片认证方式的晶片认证装置，由配置于数个位元线及数个字元线的交叉点的非挥发性记忆胞的集合体构成，由选择至少一个字元线的输入码，及对应于所选择的字元线以位元线每次读取的资料的集合组成的输出码，该输入码是依次选择的字元线的列编号的排列，该输出码是将依照该输入码依次选择的字元线所关联的非挥发性记忆胞的各资料依照行编号排列的列资料，进一步依照该输入码依次选择的字元线的列编号排列的资料的集合，该晶片认证装置具备将该非挥发性记忆胞一并删除及一并写入后读取而得到的阈值电压分布中，将相当于属于中央峰值的非挥发性记忆胞的位址记录于缓冲区，将经由该输入码选择的字元线所关联的位址与该缓冲区记录的位址比较，若一致的情况，则将相当于该位址的资料由该输出码删除的机能。
又，本发明的晶片认证方式的制造方法，具备于半导体非挥发性记忆体装置的井步骤及多晶硅步骤之间进行施体离子的布植及受体离子的布植步骤，或者，于将半导体基板表面加工为梳齿状的步骤及介电体膜制造步骤之间进行将该半导体基板表面制成的梳齿状结构细化的热氧化步骤。
根据本发明，可提供新的晶片认证方式，降低窃取认证码导致盗用控制晶片的危险性。
附图说明
图1：搭载现有的认证系统的晶片的一例示图。
图2：搭载本发明的晶片认证装置的晶片的一例示图。
图3：包含搭载本发明的晶片认证装置的晶片的装置的连接方法的一例示图。
图4：通过外部I/O传输讯号的一例示图。
图5：将包含搭载本发明的晶片认证装置的晶片的装置，登录至连接本发明的晶片认证装置的装置的方法的一例示图。
图6：正规使用者于网路上使用包含搭载本发明的晶片认证装置的晶片的装置的方法的一例示图。
图7：远端攻击者不当连接网路的方法的一例示图。
图8：远端攻击者攻击正规装置的方法的一例示图。
图9：将包含搭载本发明的晶片认证装置的晶片的周边装置连接至主干伺服器的方法的一例示图。
图10：由主干伺服器将共通通行码传送至包含搭载本发明的晶片认证装置的晶片的周边装置的方法的一例示图。
图11：由包含搭载本发明的晶片认证装置的晶片的周边装置将认证码传送至主干伺服器的方法的一例示图。
图12：由主干伺服器将共通通行码传送至包含搭载本发明的晶片认证装置的晶片的周边装置的方法的一例示图。
图13：由包含搭载本发明的晶片认证装置的晶片的周边装置将认证码传送至主干伺服器的方法的一例示图。
图14：由数个主干伺服器及包含搭载本发明的晶片认证装置的晶片的数个周边装置所组成的网路的一例示图。
图15：数个主干伺服器连接至一个周边装置的一例示图。
图16：本发明的晶片认证装置须满足的输出独立性的一例示图。
图17：本发明的晶片认证装置须满足的输入独立性的一例示图。
图18：本发明的晶片认证装置须满足的输出讯号不可预测性的一例示图。
图19：本发明的晶片认证装置须满足的输入输出讯号的可靠度的一例示图。
图20：输入码与登录码的对应表的一例示图。
图21：为了检查周边装置的正当性的作业步骤的一例示图。
图22：分配至非挥发性记忆胞阵列的资料的一例示图。
图23：NAND型非挥发性记忆胞阵列的一例示图。
图24：选择NAND型非挥发性记忆胞阵列的第P页的方法的一例示图。
图25：选择NAND型非挥发性记忆胞阵列的第S页的方法的一例示图。
图26：选择NAND型非挥发性记忆胞阵列的第P页及第S页的方法的一例示图。
图27：将非挥发性记忆胞的集合一并删除、一并写入时的阈值电压的分布的一例示图。
图28：本发明的第二实施形态的制造步骤的一例示图。
图29：本发明的第二实施形态的非挥发性记忆胞的阈值电压的分布图。
图30：本发明的第二实施形态的非挥发性记忆胞的阈值电压的分布图。
图31：本发明的第二实施形态的非挥发性记忆胞的阈值电压的分布图。
图32：本发明的第二实施形态的非挥发性记忆胞的阈值电压的分布图。
图33：非挥发性记忆胞阵列的鸟瞰图。
图34：非挥发性记忆胞阵列的梳齿状基板表面的鸟瞰图。
图35：本发明的第二实施形态的非挥发性记忆胞的阈值电压的分布图。
图36：本发明的第二实施形态的非挥发性记忆胞的阈值电压的分布图。
图37：本发明的第二实施形态的非挥发性记忆胞的阈值电压的分布图。
图38：本发明的第三实施形态的制造步骤的一例示图。
图39：本发明的第三实施形态的非挥发性记忆胞的阈值电压的分布图。
图40：本发明的第三实施形态的非挥发性记忆胞的阈值电压的分布图。
图41：本发明的第四实施形态的阈值电压的读取方法的一例示图。
图42：本发明的第五实施形态的晶片的构成内容的一例示图。
图43：本发明的第六实施形态的晶片的构成内容的一例示图。
图44：本发明的第六实施形态的晶片的构成内容的一例示图。
【附图标记说明】
1、10、100、400 晶片
2 韧体
3 认证控制装置
4 认证码(ID)
5、50、500 外部输入输出装置(I/O)
6 认证系统(以往例的一例)
11、12、13 认证
21、22、60 本案的晶片认证装置
31 输入讯号误差
32 输出讯号误差
42 输入码
43 登录码
60 晶片认证装置
71 第一装置
72 第二装置
73 第三装置
74 第四装置
75 第五装置
80 通讯序列
83 假通讯序列
90 缓冲区
92 第二装置的正规使用者
93 远端攻击者
102、402 输入码
202、403 登录码
302、401 内部记忆体
400、1400、2400、3400 主干伺服器
410、420、430、440、450 周边装置
501 控制闸
502 多晶硅层间介电体膜
503 扩散层
504 基板
505 主动区
600 晶片认证模组
701 字元线
702 位元线
703 源极线
704 源极选择闸极
705 汲极选择闸极
800 其他模组
900 通道掺杂步骤
901 井步骤
902 穿隧膜步骤
903 多晶硅步骤(浮动闸极)
950 细化步骤
951 STI步骤
952 多晶硅层间介电体膜步骤
953 多晶硅步骤(控制闸极)
1410、2410 共通通行码
4101、4201、4301、4102、4202、4302 认证。
具体实施方式
为让本发明的上述及其他目的、特征及优点能更明显易懂，下文特举本发明的实施例，并配合所附图式，作详细说明如下：
图1说明以往典型的晶片控制系统的图式。实现晶片机能的认证控制装置3可依照需要读取韧体2包含的认证码(ID)4。例如，晶片1认证控制装置3对应外部输入而参照认证码(ID)4，主张晶片1为正确的外部装置。只是，此仅是主张而非证明其为正确。此因如上所述，只要窃取认证码(ID)4则其他晶片可以取代晶片1。
本发明如图2所示，将由认证码(ID)4及认证控制装置3所组成的认证系统6置换为本案的晶片认证装置60。晶片认证装置60每次对应由外部输入输出装置50接收的呼叫(输入讯号)来产生输出，产生的输出讯号利用实体性乱度而生成。又，具有改变输入讯号则输出讯号亦改变的特征。如图3所示，考虑第一装置71网路连接至第二装置72的情形，其中，该第一装置71搭载具有该晶片认证装置60的晶片10。
如图4所示，第二装置72将讯号A、讯号B、讯号C、…作为输入讯号通过网路连接传送至第一装置搭载的晶片认证装置60，以辨识网路连接的第一装置71。晶片认证装置60分别将讯号A1、讯号B1、讯号C1、…作为输出讯号通过网路连接传回第二装置。在此，第二装置将搭载晶片10的第一装置辨识为「对讯号A的输入以讯号A1传回；对讯号B的输入以讯号B1传回；对讯号C的输入以讯号C1传回；…」的装置。将此以通讯序列(A、B、C、…：A1、B1、C1、…)表示。或者，第二装置72将第一装置71辨识为「对讯号F的输入以讯号F1传回；对讯号A的输入以讯号A1传回；对讯号K的输入以讯号K1传回；…」的装置。将此以通讯序列80(F、A、K、…：F1、A1、K1、…)表示。然而，该通讯不需对所有可能的输入讯号进行。输入讯号的模式有无限多种，故对特定的装置全部进行并没有结果。输入讯号的模式有无限多种反而有助于使可以网路连接至第二装置的装置的数量没有限制。亦即，将第一装置最初网路连接至第二装置时，第二装置登录第一装置。该登录较佳由第二装置的正规使用者或自第二装置的正规使用者正规地转让权限的人进行。登录时将任意选择的输入讯号102，例如(R、L、A)及由第一装置传回的输出讯号(R1、L1、A1)储存于第二装置的内部记忆体302。此时，有关登录的通讯序列为(R、L、A：R1、L1、A1)。更具体而言，可以连接至第二装置的装置有无限多个，故较佳预先固定输入讯号102组。于此情形，将(R1、L1、A1)取代第一装置登录的通讯序列(R、L、A：R1、L1、A1)作为登录码202。图5的例子说明第一装置71、第四装置74、第五装置75、…登录于第二装置的情形。例如，第四装置对于输入讯号(R、L、A)将输出讯号(R4、L4、A4)传回第二装置。第五装置对于输入讯号(R、L、A)将输出讯号(R5、L5、A5)传回第二装置。
图6是说明第二装置的正规使用者92使用持有的第一装置通过网路连接操作第二装置72的例子。第一装置及第二装置使用通讯序列80通过网路通讯，联合进行第二装置72的正规使用者92作为目的的工作。在此，第二装置72的正规使用者92完全不参与通信序列80。若参与则第二装置72的管理及使用方法变得复杂，会大幅损害IoT/IoE的便利性。具体而言，第二装置与某一外部装置网路连接时，首先第二装置将输入讯号102(R、L、A)传送至该外部装置，并确认由该外部装置传回的讯号与登录码202的任一种(R1、L1、A1)、(R4、L4、A4)、(R5、L5、A5)…是否一致即可。
考虑如图7所示，远端攻击者93将第一装置71不当置换为所持有的第三装置73的情形。第三装置73必须不使用第一装置71内建的晶片认证装置60而完全模仿该通讯序列80。确认此是否可能即可。若不可能，则可知借助本发明的晶片认证方式可防止装置被盗用。对此的前提条件为，欲将第一装置71不当置换为第三装置73的人(远端攻击者93)无法实际取得第一装置71。此是IoT/IoE的自然条件。亦即，IoT/IoE的盗用是以远端操作为前提。远端攻击者93的目的为使用自己手边所持有的第三装置73，以远端操作第二装置72。欲夺取第一装置必须前往正规地连接至第二装置的第一装置的所在地秘密地夺取。此意味着无法在网路上完成攻击。亦即，无法远端操作而不被第二装置的使用者发现。第三装置73与第二装置72网路连接时，第二装置通过网路连接传送输入讯号(R、L、A、…)至第三装置73以通过网路连接辨识第三装置73。第三装置通过网路连接将输出讯号(R3、L3、A3、…)传回第二装置。如此，产生假通讯序列(R、L、A、…：R3、L3、A3、…)。亦即，远端攻击者93须使假通讯序列83与正规通讯序列80完全一致。在此，由输入码102(R、L、A)与对该输入的回应(R3、L3、A3)所组成的通讯序列(R、L、A：R3、L3、A3)为假通讯序列83的一例。(R3、L3、A3)若与(R1、L1、A1)一致，则远端攻击者93将第三装置置换为第一装置并成功远端攻击。依照图5的例子，远端攻击者93使(R3、L3、A3)与第二装置72的内部记忆体302储存的登录码202中的任一个一致即可。
如此，可知远端攻击基本上分为两种方法。第一种方法是由第二装置的内部记忆体302储存的资讯窃取输入码102及登录码中的至少任一个。例如，假设远端攻击者93成功由登录码202中窃取(R4、L4、A4)。此时，远端攻击者93可将持有的第三装置73置换为第四装置74并不当地远端操作第二装置。同样地，假设远端攻击者93成功由登录码202中窃取(R1、L1、A1)。此时，远端攻击者93可将持有的第三装置73置换为第一装置71并不当地远端操作第二装置。为了保护系统防止如此的远端攻击，系统管理者必须严格防御第二装置72的内部记忆体302。因此，内部记忆体中储存输入码或登录码的第二装置72这样的装置，较佳是受过训练的专家不断以最新的防护软件技术进行严格防护。如此，假设第二装置设置于网路中央并作为主干，并于安全管理者的中央管理之下。如此，远端攻击的第一种方法几乎被避免。然而，若连接至网路的装置高达数兆个，则实际上不可能将所有装置如第二装置72一样地严格防御保护。此亦即中央管理的极限。在此，远端攻击者93是对连接至第二装置72的中央管理无法顾及的装置，以图5的例子而言是第一装置71、第四装置74、第五装置75、…进行远端攻击。此是远端攻击的第二种方法。然而，第一装置71未将输入码102及登录码202的配对(通讯序列)作为认证码储存于内部记忆体。第四装置74、第五装置75等以对第二装置网路连接并使用为目的的其他外部装置亦相同。该等外部装置(例如，以图5的例子而言是第一装置71、第四装置74、第五装置75、…)各自内建搭载不同的晶片认证装置的晶片。
在此，考虑如图8所示，远端攻击者93远端攻击第一装置71的情形。首先，远端攻击者93不当存取第一装置71的内部记忆体，欲窃取关于登录码及输入码的资讯(通讯序列)。然而，因第一装置未将如此资讯储存于内部记忆体，故此攻击必然失败。接着，远端攻击者93将任意选择的讯号(X、Y、Z)输入至第一装置71，得到(X1、Y1、Z1)的回应。(X、Y、Z)与第二装置72使用的输入码102(R、L、A)相异的情形，回应(X1、Y1、Z1)与登录码202的(R1、L1、A1)相异。如此则第二远端攻击亦失败。在此，问题是远端攻击者93任意选择的讯号组(X、Y、Z)偶然与储存于第二装置72的内部记忆体的输入码102(R、L、A)一致。为了避免该偶然，充分增加输入码的元素个数，且不公开给第二装置72的管理者以外的人。该资讯须由第二装置72的管理者严格防守。又，较佳是偶尔变更。进行此变更的情形，必须进行连接至第二装置72的装置的再次登录。为了减少进行如此的再度登录的频率，有必要管理使输入码的元素个数尽可能增加。如此，输入码作为通行码运作。
该输入码较佳共通使用于对各种周边装置检查认证ID。于此情形，并非对各个周边装置存取时需要个别的输入码。有鉴于此情事，本发明所说明的输入码以下称为「共通通行码」。
上述第二装置72为计算机(个人电脑等)的情形，连接其的第一装置71、第四装置74、第五装置75是连接至计算机并使用的周边装置。例如，滑鼠、键盘、麦克风等。如上所述，前提是计算机本体使用最新的防毒软件并由管理者负责管理。本发明的目的是保护计算机本体避免周边装置(滑鼠、键盘、麦克风等)的置换(盗用)。借此，以保护计算机本体为目的的防毒软件所无法保护的周边装置可避免远端攻击。
该第二装置72作为网路服务的核心机能的主干伺服器的情形，连接其的第一装置71、第四装置74、第五装置75等相对于主干伺服器可视为周边装置。图9表示第一周边装置410、第二周边装置420、第三周边装置430、…对一个主干伺服器400网路连接的例子。例如，第一周边装置410、第二周边装置420、第三周边装置430、…是利用该网路服务的终端使用者的终端装置。例如智慧型手机、平板、计算机终端、智慧家电的遥控器、自动驾驶的操作面板或其他可穿戴式装置等。如上所述，主干伺服器是受过充分训练的专家使用最新的安全防护软件负责管理为前提。本发明的目的是防止由终端使用者的终端装置(智慧型手机、平板、计算机终端、其他可穿戴式装置等)的置换(盗用)对主干伺服器不当存取。借此，受过充分训练的专家即使使用最新的安全防护软件亦无法充分保护的网路上存在的无数个资讯终端装置可避免远端攻击。
上述第二装置72作为云端感测服务的核心机能的资料中心的情形，连接其的第一装置71、第四装置74、第五装置75等是取得资料中心所需资料的感测器。感测器数量无限多，并设置于广大范围。故，实际上不可能以中央管理保护每一个感测器不受远端攻击。如此的感测器例如GPS、病毒监测器、温度计、地震计、LED插座型可见光通讯装置、生物感测器、各种智慧测量器等无数多种。如上所述，资料中心是受过充分训练的专家使用最新的安全防护软件负责管理为前提。本发明的目的是防止由如此的感测器的置换(盗用)对资料中心不当存取。借此，受过充分训练的专家即使使用最新的安全防护软件亦无法充分保护的云端感测服务的网路上存在的无数个资讯装置可避免远端攻击。
在此，本发明的一个特征，是中央管理所未顾及的周边装置(例如，第一周边装置410、第二周边装置420、第三周边装置430、…)并未储存如该共通通行码的输入资料。如此，特征是区分出储存有认证通讯所需的资料(例如共通通行码)的「主干伺服器」及不储存该资料的「周边装置」。同时，特征是储存有认证通讯所需的资料(例如共通通行码)的「主干伺服器」为中央管理，不储存认证通讯所需的资料的「周边装置」搭载本发明的晶片认证方式。
该共通通行码至少一个储存于第一主干伺服器1400，辨识周边装置时传送至周边装置。例如，如图10所示，第一主干伺服器1400将第一共通通行码1410传送至第一周边装置410、第二周边装置420及第三周边装置430。该等周边装置将第一主干伺服器辨识为「传送第一共通通行码1410者」。如图11所示，第一周边装置410、第二周边装置420及第三周边装置430对应于该第一共通通行码1410的输入，分别传回第一认证4101、第二认证4201及第三认证4301至第一主干伺服器1400。第一主干伺服器1400分别将第一周边装置410、第二周边装置420及第三周边装置430辨识为「对于第一共通通行码1410，分别传回第一认证4101、第二认证4201及第三认证4301者」。同样地，如图12所示，第二主干伺服器2400将第二共通通行码2410传送至第一周边装置410、第二周边装置420及第三周边装置430。该等周边装置将第二主干伺服器辨识为「传送第二共通通行码2410者」。如图13所示，第一周边装置410、第二周边装置420及第三周边装置430对应于该第二共通通行码2410的输入，分别传回第四认证4102、第五认证4202及第六认证4302至第二主干伺服器2400。第二主干伺服器2400分别将第一周边装置410、第二周边装置420及第三周边装置430辨识为「对于第二共通通行码2410，分别传回第四认证4102、第五认证4202及第六认证4302者」。当然地，第一认证4101、第二认证4201、第三认证4301、第四认证4102、第五认证4202、第六认证4302中任两个认证不同。
实际的网路中，有无数个周边装置，且主干伺服器不限于一个。例如，图14例示由两个主干伺服器(第一主干伺服器1400及第二主干伺服器2400)及五个周边装置(第一周边装置410、第二周边装置420、第三周边装置430、第四周边装置440及第五周边装置450)组成的网路。以第一主干伺服器1400为中心，第四周边装置440及第五周边装置450构成一个网路单元，第二主干伺服器2400、第一周边装置410、第二周边装置420及第三周边装置430构成另一个网路单元。该等网路单元互相仅以第一主干伺服器1400及第二主干伺服器2400连接。进而，第四周边装置440及第五周边装置450仅与第一主干伺服器1400连接，第一周边装置410、第二周边装置420及第三周边装置430仅与第二主干伺服器2400连接。本发明的特征，可举出如此的由数个主干伺服器与数个周边装置组成的网路中，主干伺服器之间可直接通讯，但周边装置之间不直接通讯。此是因中央管理未顾及的周边装置未储存如共通通行码的输入资料。另一方面，周边装置之间通过主干伺服器间接通讯。例如，第一周边装置410与第二周边装置420可通过第二主干伺服器2400间接地通讯。第四周边装置440与第五周边装置450可通过第一主干伺服器1400间接地通讯。第三周边装置430与第四周边装置440可通过在网路上互相连接的第一主干伺服器1400及第二主干伺服器2400间接地通讯。如此，根据本发明，可将用于中央管理的资源仅集中于主干伺服器。图14的具体例可举例如自动驾驶车与智慧房屋。例如，由第一主干伺服器1400、第四周边装置440及第五周边装置450组成的网路单元皆为构成一个自动驾驶车的零件。同时，由第二主干伺服器2400、第一周边装置410、第二周边装置420及第三周边装置430组成的网路单元构成一个智慧房屋的零件。发生灾害时自动驾驶车的电池将智慧房屋的电池充电的情形，自动驾驶车搭载例如用以把握智慧房屋的电池状况的感测器(例如，第四周边装置440)。如此，第四周边装置440与第一主干伺服器1400及第二主干伺服器2400的任一方皆为网路连接。
如图15所示，使用本发明的网路中，一个周边装置(例如第一周边装置410)亦可与数个主干伺服器(例如，第一主干伺服器1400、第二主干伺服器2400及第三主干伺服器3400)连接。其中例如，第一主干伺服器1400与第二主干伺服器2400可直接通讯，而第一主干伺服器1400及第二主干伺服器2400皆不与第三主干伺服器3400直接通讯。在此，未证明第三基干伺服器3400不是远端攻击者。因此，重要的是第一周边装置410不储存有关通讯认证的资料(共通通行码)。如此，借助使用本发明的晶片认证方式，可处理此问题。
第一主干伺服器1400具有第一共通通行码1410，第二主干伺服器2400具有第二共通通行码2410，第三主干伺服器3400具有第三共通通行码3410。亦即，第一周边装置410将第一主干伺服器1400辨识为「输入第一共通通行码1410者」，将第二主干伺服器2400辨识为「输入第二共通通行码2410者」，将第三主干伺服器3400辨识为「输入第三共通通行码3410者」。对于该等输入，第一主干伺服器1400将第一周边装置410辨识为「传回第一认证11者」，第二主干伺服器2400将第一周边装置410辨识为「传回第二认证12者」，第三主干伺服器3400将第一周边装置410辨识为「传回第三认证13者」。在此，关于通讯认证的资料(共通通行码或对应共通通行码回应的认证资料等)储存于主干伺服器，不储存于周边装置。周边装置搭载本发明的晶片认证装置。
接着，叙述本发明的晶片认证方式须满足的条件。
(输出的独立性)首先，确认对两个晶片认证装置输入相同输入讯号时的运作。如图16所示，对两个不同的第一晶片认证装置21及第二晶片认证装置22输入相同的输入讯号(输入讯号Q)。此时，第一晶片认证装置21输出输出讯号A。第二晶片认证装置22输出输出讯号B。此时，输出讯号A及输出讯号B不同。如此，即使输入讯号相同，晶片认证装置不同的情形下输出讯号分别不同。此性质是使用共通通行码的例子(图10、图11、图12、图13)中必要的条件。亦即，即使将相同通行码作为输入讯号分别输入至搭载不同晶片认证装置的周边装置，由各周边装置传回的讯号因每个周边装置而异。例如，如图10所示，将第一共通通行码1410分别传送至内建不同晶片认证装置的第一周边装置410、第二周边装置420及第三周边装置430时，由该等周边装置传回的输出讯号如图11所示，分别为第一认证4101、第二认证4201及第三认证4301。在此，第一认证4101、第二认证4201及第三认证4301中任两个不同。图12及图13的例子亦可同样地说明。
(输入的独立性)相对地，对同样的晶片认证装置输入不同的输入讯号，则分别输出不同的输出讯号。例如，如图17所示，对晶片认证装置60输入输入讯号C则输出输出讯号A。对相同晶片认证装置60输入输入讯号D则输出输出讯号B。在此，只要输入讯号C与输入讯号D相异，则输出讯号A与输出讯号B是各不同的输出讯号。此性质如图15所示，由不同的主干伺服器分别将不同的通行码作为输入讯号输入至相同的周边装置，且各自不同的主干伺服器由该周边装置将不同的认证作为输出讯号接收的情形下为必要的条件。具体而言，如第一主干伺服器1400将第一共通通行码1410输入至第一周边装置410，第一周边装置410将第一认证11输出至第一主干伺服器1400，第二主干伺服器2400将第二共通通行码2410输入至第一周边装置410，第一周边装置410将第二认证12输出至第二主干伺服器2400，第三主干伺服器3400将第三共通通行码3410输入至第一周边装置410，第一周边装置410将第三认证13输出至第三主干伺服器3400的情形。
亦即，图14是同时满足输入的独立性条件及输出的独立性条件的网路结构的一例。几乎所有情形下，实际上主干伺服器的数量比2大，周边装置的数量比5大。图14仅是最简单的一例。
(输出的不可预测性)如图18所示，将n个输入讯号Q1－Qn传送至相同晶片认证装置60时，已知对于各个输入讯号可得到输出讯号R1－Rn。此时，若不将与n个Q1－Qn的任一个皆不同的输入讯号Qn+1传送至相同晶片认证装置60，则由(Q1、R1)、(Q2、R2)、…、(Qn、Rn)的组合不可能预测传送Qn+1时应可得的输出讯号Rn+1。只是，n为2以上的整数。晶片认证装置60经由某种演算法产生输出的情形，亦即，经由软件传回认证的情形，几乎会打破此条件。因此，晶片认证装置60必须利用实体性乱度来产生输出讯号。或者，有必要预先将利用实体性乱度产生的讯号储存使用。只是，储存利用实体性乱度产生的讯号需要庞大的记忆区。
(输入输出的可靠度)如图19所示，实际上，控制输入讯号Q的电路的无法控制的杂讯，使输入讯号Q混入输入讯号误差ΔQ(31)。相对于此，输入讯号误差ΔQ(31)及控制输出讯号R的电路的无法控制的杂讯，使输出讯号R混入输出讯号误差ΔR(32)。此时，两个不同输入讯号(例如Q1及Q2)的差的绝对值设为比输入讯号误差ΔQ(31)的绝对值的最大值大。在此，相对于输入讯号Q1的输出讯号R1及相对于输入讯号Q2的输出讯号R2的差的绝对值，必须比输出讯号误差ΔR(32)的绝对值的最大值大。
本发明的晶片认证方式，必须同时满足上述输出的独立性、输入的独立性、输出的不可预测性及输入输出的可靠度这四个条件。
(检查)将实施本发明前已运作的网路发展为IoT的情形，必须将已连接至主干伺服器的周边装置，置换为搭载本发明的晶片认证装置的晶片所构成的周边装置。在此，需要检查该置换是否确实进行。或者，需要检查采用未搭载本发明的晶片认证装置的晶片的周边装置是否有一部份被不当登录。在此说明的检查，作为主干伺服器的防护检查的一部分而可随时进行。又，较佳登录周边装置时亦进行。
此检查最有效的方法，是使用中央管理下的主干伺服器对作为检查对象的周边装置实际进行远端攻击。构成作为检查对象的周边装置的晶片，在未使用本发明的晶片认证装置的情况下，必须于内部记忆体储存共通通行码及登录码的对应表(参照图20)。搭载本发明的晶片认证装置的晶片的内部记忆体未储存如此的通行码。于本发明的网路中，仅有主干伺服器正规地储存有如图20的通行码对应表。图9所示的输入码402与登录码403的组合便是该对应表。图9的输入码402对应于图20的输入码42，图9的登录码403对应于图20的登录码43。
具体的检查作业流程以图21说明。首先，读取所检查的周边装置的内部记忆体。在此读取出的编码中，调查作为输入码402而储存于主干伺服器的输入码中是否有相一致的。若不一致的情形，则认可所检查的周边装置正确。若一致的情形，则进一步调查作为登录码403而储存于主干伺服器的登录码中是否有相一致的。若一致的情形，则判定所检查的周边装置为不当品。若不一致的情形，则认可为正确。
关于本发明的一实施形态，参照以下图式说明。
构成使用本实施形态的晶片认证方式的网路的所有装置，例如图14所示，分为受过训练的安全专家所保护及管理的主干伺服器(例如1400、2400)群及该安全专家无法管理的周边装置(例如410、420、430、440、450)群。在此，周边装置彼此不直接连接，仅可与主干伺服器连接。如此，构成由一个主干伺服器及直接连接至该主干伺服器的数个周边装置所组成的网路单元。主干伺服器可与主干伺服器彼此任意地连接，周边装置彼此可通过主干伺服器间接地连接。如此，各网路单元彼此间亦可连接。图14是两个网路单元通过彼此的主干伺服器的连接而联合的网路的一例。实际上，有更多数量的主干伺服器，亦即，可实现由更多数量的网路单元构成的网路。各周边装置皆搭载不同的晶片认证装置。如图10及图12所示，主干伺服器(1400、2400)分别存有至少各一个的固有共通通行码(1410、2410)。如图9所示，各主干伺服器输出的共通通行码作为输入码(例如402)严格地保存于主干伺服器的内部记忆体。如图11及图13所示，被输入共通通行码(1410、2410)的周边装置(410、420、430)对于相同的共通通行码分别将固有的认证(4101、4201、4301)及(4102、4202、4302)分别传回至主干伺服器(1400、2400)。在此，传回的认证必须彼此分别相异。因此，搭载于周边装置的本发明的晶片认证装置如图16所示，必须满足输出的独立性。如图9所示，主干伺服器将由周边装置传回的输出讯号(认证码)与以分别对应于输入码(例如402)的形式而严格储存于内部记忆体的登录码(例如403)方便比较。如图15所示，一个周边装置允许连接至数个主干伺服器。于此情形，一个周边装置(例如410)被输入数个共通通行码(例如1410、2410、3410)，则必须对应于不同输入分别输出不同的认证(例如11、12、13)。因此，搭载于周边装置的本发明的晶片认证装置，如图17所示，必须满足输入的独立性。
接着，考虑关于本发明的晶片认证装置的条件。首先，以程序构成晶片认证装置的情形，对应于输入码的输出讯号(认证码)的产生必须使用某种演算法进行。因此，远端攻击者(例如93)解读该演算法的情形，只要知道输入码则例如图20所示，可伪造登录码。如此，该远端攻击者可盗用周边装置的一部份，对主干伺服器不当存取。为了防止这样的不当行为，本发明的晶片认证装置如图18所示，必须满足输出的不可预测性。然而，只要程序以演算法设计，则任何程序皆无法满足输出的不可预测性。此是无法借助程序产生完全的随机码。如此，晶片认证装置必须活用实体性乱度。
前述的晶片认证装置可与半导体晶片内具有其他机能的模组混合搭载，亦可单独制造为仅具有晶片认证机能的半导体晶片。又，晶片认证装置收到输入码(共通通行码)时，较佳是基于实体性乱度来产生输出讯号(认证码)。然而，若可确保充分大的记忆体容量，将额外的实体乱数产生器所产生的讯号码存放于内部记忆体，亦可得到同样的功效。只是，于该种情形，共通通行码亦不可储存于周边装置的记忆体。无论何种情形，晶片认证装置本身即是以半导体晶片实现的电子装置。又，该网路是由构成要素的周边装置及主干伺服器构成的电子装置的网路，该周边装置及主干伺服器由半导体构成。
(第一实施形态)本发明的晶片认证装置可于半导体非挥发性记忆体上构成。首先，使用实体乱数产生器，产生「1」与「0」的随机组合。例如，将「1」作为黑色，将「0」作为白色写入至非挥发性记忆体的记忆胞阵列，则可形成如图22所示的白色与黑色随机配置的方格图样。该非挥发性记忆阵列设为如图23所示的NAND型。如图24所示，使源极选择闸极704及汲极选择闸极705为开，由字元线701中选择第P列的字元线施加读取电压，并对未选择的字元线施加导通电压，则对应于各个位元线702，由上方的行开始产生由「1」与「0」所组成的阵列。于图22的例子中，由上产生「白白黑白白黑白白白黑…」。此相同于图24中，第P页(第P列)的资料由上开始产生(0010010001…)。在此，使用的非挥发性记忆体亦可为NOR型。然而，可于每页(每行)同时读取各位元线702的NAND型，以读取动作的单纯度及速度而言比NOR型有利。在此，选择第P列(第P页)是对晶片认证装置的输入。只是，输入并不仅指定第P列。选择第P列后，于图25中，选择第S列作为一例。于图22的例子而言，输出为「黑黑白黑白黑白白白白…」。亦即，输出(1101010000…)。接着，以未图示的一例，选择第T列则输出(001010011101010…)。重复此动作，依序输入(P、S、T、…)。在此，(P、S、T、…)相当于图5及图9等说明的输入码(102、402)。如此，合成并输出上述「1」与「0」的阵列。例如，输出(0010010001…)、(1101010000…)、(001010011101010…)。将此作为由周边装置传送的认证码，如图9所示，关联至输入码(P、S、T、…)402与储存于主干伺服器400的登录码403比较即可。
如图26所示，作为输入码，可同时选择第P列及第S列。又，亦可同时选择3个以上的列。然而，一般而言，排列比起组合具有较多种情形，较佳为将一个或二个程度的讯号依序输入的输入码。如此的输入码如图5及图9所示，严格储存于主干伺服器，作为共通通行码使用于主干伺服器与周边机器之间的通讯。
本实施形态中，如图22所示，资料写入至非挥发性记忆体阵列。然而，输入码(共通通行码)仅指定读取的列(于NAND型为页)，故未储存于周边装置的记忆体中的任一个区域。如上所述，图6表示的通讯序列80由输入码及认证码(或登录码)的组合所形成。因此，远端攻击者即使盗取晶片认证装置的记忆体阵列储存的资料，亦无法重现输入码及认证码两者形成的通讯序列。
如图22所示，写入至非挥发性记忆体阵列的资料亦为使用实体乱数产生器所产生的资料，故只要资料充分大，则以任何演算法皆几乎无法解读。如此，可确保输出的不可预测性。
使用实体乱数产生器所产生的乱数资料写入记忆胞阵列，是将搭载本发明的第一实施形态的晶片认证装置的晶片初始化时进行。此初始化可于工厂集货时、贩卖时、认证机构认证时或终端使用者开始使用时进行。
(第二实施形态)实现本发明的晶片认证装置的半导体的一例，可用数个非挥发性半导体记忆胞的集合构成。
首先，一并删除一般量产层级的生产线所制造的数个非挥发性半导体记忆胞的集合。接着一并写入。之后借助读取，可得到阈值电压(Vt)的分布。一般量产层级的生产线所制造的数个非挥发性半导体记忆胞的阈值电压(Vt)分布，若以此方法读取，已知会呈现如图27的虚线所示为宽度3V程度的分布。
接着，如图28所示，改变一般量产层级的生产线的制造方法。一般量产层级的生产线的制造步骤中，所包含的井步骤901及穿隧膜步骤902之间插入通道掺杂步骤900，该通道掺杂步骤900借助低能量通道离子布植法，于井整体将施体及受体以相同程度的浓度布植浅层，之后经过穿隧膜步骤902及多晶硅步骤903回到一般量产层级的生产线。结果，于几个记忆胞中，施体离子于源极侧扩散层附近分布较多，Vt减少。另一方面，其他几个记忆胞中，受体离子于源极侧扩散层附近分布较多，Vt升高。如此，一并删除及一并写入后借助读取所得到的图27的Vt分布，如图29所示扩张为具有3个峰值的分布。左侧包含许多因施体而使Vt降低的记忆胞的集合。右侧包含许多因受体而使Vt升高的记忆胞的集合。另一方面，中央以虚线表示的分布比图27低。由3个峰值组成的分布的宽度约为4V。在此，中央的虚线的分布是未经由本发明的施体与受体离子布植的分布，分布具有宽度的原因与一般量产层级的生产线所制造的记忆胞的分布相同。亦即，配线延迟等不确定因素、穿隧膜中产生的障碍(trap)导致的不确定因素或闸极图样或穿隧膜厚等制造上的不确定因素等。其中，障碍因素的不确定性，已知于重复写入及删除、保持原样搁置或加热过程中会变化，对控制阈值电压的分布形成大问题。另一方面，本发明的施体与受体的通道离子布植造成的分布的变化(图29的左侧及右侧峰值)，起因于通道中的离子分布，故与上述的障碍没有关系。因此，写入及删除过程中较少变化，搁置过程中亦较少变化，又，加热导致的变化亦较少。此外，增加通道内的施体离子与受体离子的分布，亦即增加借助实体性乱度的阈值电压分布。例如，图29中，右侧分布是由于通道中分布于源极扩散层侧的受体(阴离子)。左侧分布是由于通道中分布于源极扩散层侧的施体(阳离子)。
图30是由图29的分布中将相当于中央的宽度3V程度的记忆胞去除。被去除的记忆胞的位址储存于缓冲区等。远端攻击者即使盗取该缓冲区，亦无法得到关于输入码的充分的资讯。
如图30的虚线所示，残留有些许未经由本实施形态的施体与受体离子布植的分布。此分布中的一部份记忆胞于重复写入及删除、保持原样搁置或加热过程中阈值电压会变化，进而，其中一部分如图31的虚线所示，峰底延伸侵入至中央的间隙，然而，因本实施形态中预先确保约3V的广大间隙，故如图32所示，残留有约2V的间隙。对所选择的字元线(所选择的列或页)施加相当于此间隙内的读取电压，并对未选择的字元线施加导通电压时，位元线若有电流通过则位于位元线及选择的字元线的交叉点的记忆胞视为黑(亦即「1」)，若未有电流通过则位于位元线及选择的字元线的交叉点的记忆胞视为「白色」(亦即「0」)。即使考虑读取电压的不均，2V的间隙的宽度亦足以区分黑色与白色。为了确保图19说明的输入输出的可靠度，必须使该间隙宽度充分地大。
如此，本实施形态中，利用通道掺杂步骤900的施体离子及受体离子分布的不均，可产生如图22所示的随机的黑白图样。如此，可不使用任何演算法，借助活用半导体制造步骤中无法控制的实体性乱度而实现本实施形态。
图33是NAND型非挥发性记忆体的记忆胞结构的鸟瞰图。基板504的表面加工为梳齿状，主动区505平行于表面并排列于纸面前后。直接连接至图23的字元线701的控制闸极501与主动区505正交并往左右延伸，隔着多晶硅层间介电体膜502包覆主动区505的前端。主动区505的前端的前面及控制闸极的反向侧有扩散层503。图34是由图33将控制闸极501及多晶硅层间介电体膜502剥除。主动区505的宽度AA随着装置的微细化而变小。目前最先进的可将AA微细化至20nm以下。
AA随着微细化而变窄，对应于图29的施体造成的峰值及受体造成的峰值间的间隙随着扩大。其一例表示于图35。如前述的例子，两个峰值之间除去3V程度，除去的记忆胞的位址储存于缓冲区。此位址资料与通行码无关，故被远端攻击者窃取亦没有问题。如上所述，若考虑障碍导致的渗出，则如图36所示。此对应于上述例子的图31。因原本的间隙大，则与图31比较，以虚线表示的对间隙的渗出减少。结果，如图37所示，白色分布与黑色分布间的间隙即使考虑障碍导致的Vt变化，变为约2.5V。此比图32的例子的2V更扩大。如此，可知借助装置的微细化，本实施形态的功效更加显著。一般的记忆胞是以抑制分布不均为目标，本实施形态反而积极地活用随着微细化而增加的实体性乱度。
(第三实施形态)图38说明表示第三实施形态的特征的细化步骤950。在一般制造步骤中的多晶硅步骤(浮动闸极)903及将基板表面加工为梳齿状的浅沟渠绝缘(shallowtrench isolation，STI)步骤951后，插入细化步骤950，之后继续多晶硅层间介电体膜步骤952及多晶硅步骤(控制闸极)953，回到一般制造步骤。例如，细化步骤为热氧化过程的一种。
图39为借助本实施形态的特征的细化步骤950所得到的阈值电压的分布。借助细化步骤950，主动区505的宽度AA变得更狭窄。结果，施体离子造成的峰值及受体离子造成的峰值的变动更大，如图39所示，三个峰值分别孤立地分布。在此，以与第二实施形态相同的方法除去相当于中央4V的记忆胞的分布，则成为图40。间隙宽度为4V程度，比图37更宽。如此，借助使用本实施形态的特征的细化步骤950，可进一步发挥输入输出的可靠度。
(第四实施形态)主动区505的宽度AA不够狭窄的情形，读取时混入的杂讯可能导致每次读取时相同记忆胞的输出于白色与黑色之间变化。或者，未保存于缓冲区的位址，亦可能产生不属于白色或黑色的情形。如此的情形，需要如图41所示的操作，首先选择要测定的记忆胞，重复数次(例如N次)该记忆胞的测定，出现白色的次数若大于N/2则判定为白色，出现黑色的次数若大于N/2则判定为黑色，若两者皆非，则需要进行将该记忆胞的位址储存于缓冲区后，选择别的记忆胞的操作。只是，N为比2大的自然数。
(第五实施形态)如图42所示的半导体装置，将具有上述第一至第四实施形态中的一或数个特征的晶片认证模组600、打开该晶片认证模组600与外部通讯的外部I/O 500及仅与该晶片认证模组600通讯的具有其他机能的模组800混合搭载的晶片100所组成。此为混合搭载型晶片认证装置。
(第六实施形态)如图30、图36及图40所示，将阈值分布中间除去的方法说明如下。例如，仅具有晶片认证机能的独立型晶片认证装置的情形，如图43所示，将决定除去的记忆胞的位址记录于缓冲区90，将所输入的通行码依次选择的页所关联的记忆胞的位址与个别记录于缓冲区的位址比较，两者一致的情形，使由对应的位址读取的资料不包含于输出码而实现。具有晶片认证机能以外的机能的混合搭载型晶片认证装置的情形，如图44所示，将决定除去的记忆胞的位址记录于缓冲区90，将所输入的通行码依次选择的页所关联的记忆胞的位址与个别记录于缓冲区的位址比较，两者一致的情形，使由对应的位址读取的资料不包含于输出码而实现。
根据本发明，借助将电子装置的网路分割为周边装置及管理周边装置的登录状况的主干伺服器，主干伺服器借助软件中央管理，中央管理无法顾及的周边装置搭载实体性晶片认证装置，以软件及硬件分担系统整体的安全性，可有效率地防范对周边装置的远端攻击。
具有无数个中央管理未顾及的周边装置的网路的装置间认证，不依照任何一种演算法而可于晶片层级安全地实现。
虽然本发明已利用上述实施例揭示，然其并非用以限定本发明，任何熟习此技艺者在不脱离本发明的精神和范围之内，相对上述实施例进行各种更动与修改仍属本发明所保护的技术范畴，因此本发明的保护范围当视所附的权利要求所界定的为准。

Claims (7)

1.一种电子装置的网路，分割为数个网路单元，该网路单元由一主干伺服器及仅连接至该主干伺服器的数个周边装置构成，该网路单元中，该主干伺服器保有至少一个通行码及对应于连接至该主干伺服器的各个周边装置的数个登录码所组成的登录码清单，该登录码是对应于该通行码而将利用该各个周边装置固有的实体性乱度所产生者以事先登录储存于该主干伺服器，该数个周边装置各自搭载不同的晶片认证装置，该数个晶片认证装置是各自对应由该主干伺服器接收的通行码传送输出讯号至该主干伺服器，该输出讯号是基于该各个晶片认证装置固有的实体性乱度来产生，该主干伺服器将该各个输出讯号个别与该登录码清单比较，并评价对应的各个周边装置的正当性。
2.如权利要求1所述的电子装置的网路，其中，由数个主干伺服器及数个周边装置构成，该周边装置是搭载对应于输入讯号并基于实体性乱度来产生讯号的晶片认证装置，由数个主干伺服器分别接收不同的通行码，对于该数个不同的通行码分别输出不同讯号，并分别传回数个该主干伺服器。
3.如权利要求1所述的电子装置的网路，其中，由数个主干伺服器及数个周边装置构成，各个主干伺服器进行检查步骤，该检查步骤是分别读取连接至该主干伺服器的周边装置的内部记忆体，与储存于该主干伺服器的通行码比较，并判断是否包含一致的编码，若未包含则判定为正确，若包含则进一步判断该主干伺服器保存的登录码清单中的登录码中是否有一致者，若未包含则判定为正确，若包含则进行判定该周边装置为不当，该检查步骤是对连接至该主干伺服器的所有周边装置进行。
4.一种半导体装置的制造方法，构成如权利要求1及2所述的电子装置的网路的周边装置所搭载的该晶片认证装置的制造方法，该制造方法是于半导体非挥发性记忆体装置的井步骤及多晶硅步骤之间进行施体离子的布植及受体离子的布植。
5.一种半导体装置的制造方法，构成如权利要求1及2所述的电子装置的网路的周边装置所搭载的该晶片认证装置的制造方法，该制造方法是于将半导体基板表面加工为梳齿状的步骤及介电体膜制造步骤之间进行将该半导体基板表面制成的梳齿状结构细化的热氧化步骤。
6.一种半导体装置，如权利要求1及2的晶片认证装置，由配置于数个位元线及数个字元线的交叉点的非挥发性记忆胞的集合体构成，由选择至少一个字元线的资料产生输入码，对应于所选择的字元线以位元线读取的资料的集合作为输出码，该输入码是依次选择的字元线的列编号的排列，该输出码是将依照该输入码依次选择的字元线所关联的非挥发性记忆胞的各资料依照行编号排列的列资料，进一步依照该输入码依次选择的字元线的列编号排列的资料的集合。
7.一种半导体装置的运作方法，由配置于数个位元线及数个字元线的交叉点的非挥发性记忆胞的集合体构成，且将该非挥发性记忆胞一并删除及一并写入后读取而得到的阈值电压分布中，将相当于属于中央峰值的非挥发性记忆胞的位址记录于缓冲区，将经由该输入码选择的字元线所关联的位址与该缓冲区记录的位址比较，若一致的情况，则将相当于该位址的资料由该输出码删除。
CN201610136559.6A 2015-03-17 2016-03-10 电子装置的网路、半导体装置及其制造方法和运作方法 Active CN105989274B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015052756A JP6429167B2 (ja) 2015-03-17 2015-03-17 電子装置ネットワークにおける物理的チップ認証方式
JP2015-052756 2015-03-17

Publications (2)

Publication Number Publication Date
CN105989274A true CN105989274A (zh) 2016-10-05
CN105989274B CN105989274B (zh) 2019-04-09

Family

ID=55586159

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610136559.6A Active CN105989274B (zh) 2015-03-17 2016-03-10 电子装置的网路、半导体装置及其制造方法和运作方法

Country Status (5)

Country Link
US (1) US9894095B2 (zh)
EP (1) EP3070875B1 (zh)
JP (1) JP6429167B2 (zh)
CN (1) CN105989274B (zh)
TW (1) TWI611317B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101051639A (zh) * 2006-04-03 2007-10-10 亿而得微电子股份有限公司 单闸极的非挥发性内存及其操作方法
CN102067509A (zh) * 2008-04-23 2011-05-18 人性化基本输入输出系统有限责任公司 分布式数据存储设备

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6161213A (en) 1999-02-17 2000-12-12 Icid, Llc System for providing an integrated circuit with a unique identification
JP3754004B2 (ja) * 2002-05-20 2006-03-08 システムニーズ株式会社 データ更新方法
US7697920B1 (en) * 2006-05-05 2010-04-13 Boojum Mobile System and method for providing authentication and authorization utilizing a personal wireless communication device
US8296565B2 (en) * 2006-03-27 2012-10-23 Kyocera Corporation Communication protocol for device authentication
JP2008085547A (ja) * 2006-09-27 2008-04-10 Matsushita Electric Ind Co Ltd 認証システム及び認証方法
TW200839561A (en) * 2007-03-22 2008-10-01 Wistron Corp Method of irregular password configuration and verification
WO2009079050A2 (en) * 2007-09-19 2009-06-25 Verayo, Inc. Authentication with physical unclonable functions
TW200939724A (en) * 2008-03-03 2009-09-16 Dialogue Technology Corp Security system and method of remote device in wireless wide area network
TWI498827B (zh) * 2008-11-21 2015-09-01 Verayo Inc 非連網射頻辨識裝置物理不可複製功能之鑑認技術
EP2230793A3 (en) 2009-03-16 2011-09-07 Technische Universität München On-Chip Electric Waves: An Analog Circuit Approach to Physical Uncloneable Functions: PUF
JP5423088B2 (ja) * 2009-03-25 2014-02-19 ソニー株式会社 集積回路、暗号通信装置、暗号通信システム、情報処理方法、及び暗号通信方法
US8028924B2 (en) * 2009-09-15 2011-10-04 International Business Machines Corporation Device and method for providing an integrated circuit with a unique identification
JP5499358B2 (ja) * 2010-03-24 2014-05-21 独立行政法人産業技術総合研究所 認証処理方法及び装置
CN102523579B (zh) 2011-12-23 2014-09-10 东南大学 基于物理不可克隆功能的无线传感器网络及其实现方法
JP2014053675A (ja) * 2012-09-05 2014-03-20 Sony Corp セキュリティチップ、プログラム、情報処理装置及び情報処理システム
EP2779067B1 (en) * 2013-03-15 2019-05-08 Maxim Integrated Products, Inc. Secure authentication based on physically unclonable functions
JP2015036257A (ja) * 2013-08-12 2015-02-23 凸版印刷株式会社 車両盗難防止システム
US9489504B2 (en) * 2013-10-03 2016-11-08 Qualcomm Incorporated Physically unclonable function pattern matching for device identification

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101051639A (zh) * 2006-04-03 2007-10-10 亿而得微电子股份有限公司 单闸极的非挥发性内存及其操作方法
CN102067509A (zh) * 2008-04-23 2011-05-18 人性化基本输入输出系统有限责任公司 分布式数据存储设备

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ROBERT AITKEN,ETC: "《device and technology implications of the internet of things》", 《IEEE》 *

Also Published As

Publication number Publication date
EP3070875B1 (en) 2019-05-01
JP2016174254A (ja) 2016-09-29
US20160277437A1 (en) 2016-09-22
TWI611317B (zh) 2018-01-11
CN105989274B (zh) 2019-04-09
EP3070875A2 (en) 2016-09-21
US9894095B2 (en) 2018-02-13
TW201705036A (zh) 2017-02-01
EP3070875A3 (en) 2016-09-28
JP6429167B2 (ja) 2018-11-28

Similar Documents

Publication Publication Date Title
CN106127023B (zh) 电子装置、电子装置的网络单元、电子装置的网络及芯片认证方法
CN106685909B (zh) 电子装置的网络单元、电子装置的网络及芯片认证装置的利用方法
CN107819583B (zh) 密钥的防滥用技术
Becher et al. Tampering with motes: Real-world physical attacks on wireless sensor networks
Joshi et al. Everything you wanted to know about PUFs
CN103946854B (zh) 以模糊算法和动态密钥为特征的基于保留的本征指纹识别
CN107623675B (zh) 电子装置的网络、电子装置及其检查步骤
CN108958707A (zh) 具有puf及随机数产生器的电路及其操作方法
CN104978499B (zh) 用于制造数字电路的方法和数字电路
CN105809065A (zh) 模糊输入输出的强物理不可克隆函数
Al-madani et al. IoT data security via blockchain technology and service-centric networking
WO2022065016A1 (ja) 自動認証ｉｃチップ
CN105989274B (zh) 电子装置的网路、半导体装置及其制造方法和运作方法
US20230198961A1 (en) Electronic apparatus and network of electronic apparatus
Cai et al. Security challenges for open embedded systems
JP2021190989A (ja) 電子装置のネットワーク及び電子装置
Bharathi et al. Role of VLSI Design To Build Trusted And Secured IOT Devices-A Methodological Approach
Heynssens et al. Security and robustness of AI-driven IOTs with differential sensing schemes
JP2022051661A (ja) 自動認証ｉｃチップ
Dornseif Tampering with Motes: Real-World Attacks on Wireless Sensor Networks
Nedospasov Security of the IC backside

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20220328

Address after: 1, 9 floor, No. 284 Zhong Zheng Road, Ling Ya District, Kaohsiung, Taiwan, China

Patentee after: Watayasu Yukiko

Address before: Kanagawa County, Yokohama, Japan Green Zone Temple Hill CHO 689-1-313

Patentee before: Toboka Hiroshi

TR01 Transfer of patent right