CN105978564B - 限制模拟差分电路的老化效应 - Google Patents

限制模拟差分电路的老化效应 Download PDF

Info

Publication number
CN105978564B
CN105978564B CN201610134720.6A CN201610134720A CN105978564B CN 105978564 B CN105978564 B CN 105978564B CN 201610134720 A CN201610134720 A CN 201610134720A CN 105978564 B CN105978564 B CN 105978564B
Authority
CN
China
Prior art keywords
circuit
output
input
order
array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610134720.6A
Other languages
English (en)
Other versions
CN105978564A (zh
Inventor
P·F·费格斯
G·芒甘阿罗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN105978564A publication Critical patent/CN105978564A/zh
Application granted granted Critical
Publication of CN105978564B publication Critical patent/CN105978564B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2642—Testing semiconductor operation lifetime or reliability, e.g. by accelerated life tests
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0609—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at two points of the transfer characteristic, i.e. by adjusting two reference values, e.g. offset and gain error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Analogue/Digital Conversion (AREA)
  • Environmental & Geological Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Amplifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及限制模拟差分电路的老化效应。例如使用深纳米互补金属氧化物半导体(CMOS)工艺制造的设备的老化效应可导致电路随着时间显示出不期望的失配累积。为了解决老化效应，M个差分电路的阵列的连接被控制，以限制和系统地减少或反转老化效应。在一个实施例中，控制排列序列被选择以在至少两个不同的时间段强调M个差分电路阵列在相对应力条件下。施加相反的应力条件(优选基本上相等的相对应力条件)可以反向失配累积的方向，并随时间限制失配累积在可接受的限度之内。控制排列序列可以应用到模数转换器的比较的阵列，或折叠模数转换器的差分放大器的阵列。

Description

限制模拟差分电路的老化效应
技术领域
本发明涉及集成电路的领域，特别是涉及限制和系统地反转模拟差分电路的老化效应。
背景技术
集成电路处理电信号以产生富电子应用。构成这些集成电路的一种主导类型的设备是金属氧化物半导体(MOS)设备。技术进步已经允许使用深纳米互补金属氧化物半导体(CMOS)工艺生产MOS设备，例如65纳米(nm)的节点和更小。尽管这些设备允许许多集成电路变得更紧凑、快速和/或更大功率，这些设备可遭受所谓的“老化效应”。简单来说，随着时间的推移，在有效操作期间，老化的净效果在于：MOS设备的特征遇到个种参数漂移，这取决于它们的操作条件，包括其静态工作点、它们的较大信号操作以及它们的温度。不同的设备可以老化不同的量，根据相同的管芯或甚至在同一电路内的各个操作条件。
由Shailesh More(2012年4月30日)的“Aging Degradation andCountermeasures in Deep-submicrometer Analog and Mixed Signal IntegratedCircuits”和Florian Raoul Chouard(2012年4月25日)的“Device Aging in AnalogCircuits for Nanoelectronic CMOS Technologies”是两种博士学位论文，它们检测模拟和混合信号电路中的老化退化效应之。笔者讨论了对策，诸如斩波稳定、自动归零技术和校准技术来解决设备老化。
发明内容
在使用深纳米互补金属氧化物半导体(CMOS)工艺制造的设备上的老化效应可导致电路随着时间显示出不期望的失配累积。为了解决老化效应，对M差分电路的阵列的连接被控制，以限制和系统地减少或反转老化效应。在一个实施例中，控制排列序列被选择以在至少两个不同的时间段，以强调M差电路阵列在相反的应力条件下。施加相反的应力的条件下(优选基本上相等的相反应力条件下)可以反向失配累积的方向，并限制随时间的失配累积在可接受的限度之内。控制排列序列可以应用到模数转换器的比较器的阵列，或折叠模数转换器的差分放大器的阵列。
附图说明
为了提供本公开内容和特征和优点的更完整的理解，结合附图参考下面的描述，其中，类似的参考数字表示相同的部件，其中：
图1示出具有静态情况的比较器的电路的电路方框图；
图2示出图1的电路的正常行为；
图3示出电路框图，示出具有比较器呈现老化效应的电路为通过定向偏移堆积建模；
图4示出图3的电路的行为；
图5示出根据本公开的一些实施例的示例性电路框图，说明具有蝴蝶交换机作为对策以系统地扭转比较器上老化效应的电路；
图6示出根据本公开的一些实施例的图5的电路行为；
图7根据本公开的一些实施例，对比由图5所示的对策限定的偏移和未校正的偏移；
图8示出说明具有比较器阵列的电路的示例性电路框图；
图9示出说明具有差分放大器的阵列电路的示例性电路框图；
图10示出根据本公开的一些实施例的用于限制老化效应的示例性电路；
图11示出根据本公开的一些实施例，说明用于限制比较器的阵列上的老化效应的示例性电路的示例性电路框图；
图12示出根据本公开的一些实施例，说明用于限制差分放大器的阵列上老化效应的示例性电路的示例性电路框图；
图13示出根据本公开的一些实施例，说明用于限制差分电路的阵列上老化效应的示例性电路的示例性电路框图；和
图14示出根据本公开的一些实施例，说明用于限制在具有差分电路的阵列的电路老化效应的方法的流程图。
具体实施方式
了解老化效应
金属氧化物半导体(MOS)设备退化负面影响由这些设备组成的电路的性能和可靠性。对于使用深亚微米工艺技术制造的互补金属氧化物半导体(CMOS)设备，施加于CMOS设备和工艺、电压、老化条件(或应力条件下)和温度(PVT)的变化可引起由这些设备组成的设备和电路随时间缓慢地降解。老化条件可包括偏置温度不稳定性，和导通和非导通注入在n沟道和p沟道金属氧化物半导体场效应晶体管(MOSFET)中的热载流子。这些老化条件强迫晶体管，并且可以随着时间贡献于晶体管中的参数偏移。由此可以看出，该老化条件可导致阈值电压和漏电流变化。这些转变可以指，在不同或不对称的老化条件下的晶体管可以在其特性的行为不匹配，从而导致电路的精度的退化。
差分电路的老化效果，诸如比较器
图1示出具有比较器的电路框图表示的电路，该比较器具有静态情况。具体地，该电路示出常见的安排，其中模拟信号Vin被施加到比较器102的正输入端，而负输入端连接到模拟参考电压VR-电路的静态条件/点或偏置点。图2示出图1的电路的正常行为。当Vin>VR时，比较器102提供是“高”的模拟输出Vout，和否则为“低”。
该比较器的负输入端在整个比较器的操作保持在VR(静态条件)。相反，模拟信号Vin被施加的它的正输入在预先指定的范围内变化，并且，在大多数应用中，它的平均值可不同于VR。其中输入的平均值可以不同于比较器的其它输入的方案的一个示例是闪速模数转换器(ADC)的一个，其中多个(名义上相同)的比较器感测相同输入Vin，但他们的每一个负输入连接到不同的参考电压VR1、VR2等。因此，这些比较器中的每一个以它们的两个输入端之一(因此与它的输入设备中的一个)操作，但以不同于另一输入偏置。事实上，因为最常用的输入信号在直流(DC)电平左右摆动，其放置在参考电压VR1、VR2等的之间，具有最高和最低参考电压的比较器在最长的运转时间经历输入之间的全身不平衡或应力的量。如果输入信号的平均为了简化，应力的量与它们的输入和比较器遇到此差别的时间量之间的差相关。该差值越大，压力的量更大。比较器遇到此差异较长时间，应力越大。这也适用于其他类型的差分电路。
由于图1的比较器102的两个输入在不同的条件下操作(一个固定在VR，以及其他根据Vin随时间变化)，在正输入端和负输入端的两个输入设备以及可能的内部比较电路中的其它设备不同地随时间老化。这种情况会使这些设备的每一个的不同参数变化。只要这些不同条件继续存在，这些系统性差异导致成随时间的参数漂移的积聚。应力的量越大，堆积越大。
在差分或平衡模拟电路中，例如比较器或差分放大器，正确操作依赖于匹配指定的设备，并且假定这样的设备具有名义上相同的电气参数来操作。当有不对称的或不平衡的参数转变时，电路行为可以通过在输入中的一个的偏移建模。图3示出电路框图，表示具有呈现老化效应的比较器为通过定向偏移堆积建模的电路。定向偏移堆积由串联输入中的附加电压源VOFFS 104建模。图4示出图3的电路的行为。类似于图1和2，当Vin>VR时，比较器102提供模拟输出Vout是“高”，和否则为“低”。因为定向偏移累积，VR+VOFFS(代替VR)应用在负输入，可以看出，在Vout的行为引入误差。偏移累积在特定方向上随着时间不断增长，如在图4的时域图中所示的例子示出。
与老化相关的方向偏移建设唯一不同于其他偏移
CMOS光刻和制造局限性往往引进设备不匹配，导致比较器和所有其他模拟电路的随机偏移。然而，这些随机偏移量明显不同于与老化效应相关联的方向性偏移堆积。在这些情况下，虽然随机偏移的幅度和符号是未知的(然而，关联于与预测参数的统计分布)，一旦管芯被制造，该由于光刻和制造限制的随机偏移有望在设备的寿命留在基本上恒定。然而，纳米工艺的老化引起随时间的附加漂移，如示于图3-4，这相当于对定向偏移堆积VOFFS。如果对于我们的比较器的两个输入端的情况是永久不对称或不同，则定向偏移堆积也继续在特定方向随时间增长。在本公开的上下文中，老化效应是与定向累积偏移同义。
许多电路技术和校准算法已经发展了几十年，以测量和补偿在比较器和放大器中未知但固定的偏移。技术和算法假定偏移是固定的(因为它是当由于制造/光刻时是唯一的情况)，而其他可周期性地测量偏移，并因此能继续以补偿它，即使这随时间变化。但这些技术中的任一项假定这样固定的偏移量保持在指定的校正范围内。换句话说，如果未知偏移落在特定设计范围(也被称为“补偿范围”)之外，则补偿将不会如预期工作。因为由于偏移的老化随着时间不断积聚，使用这些传统技术中的一种可不足够，因为偏移可随着时间增长超过允许的“校正范围”。此外，老化可以增加比较器所要求的补偿范围，这导致了更昂贵的解决方案。
斩波器稳定以系统地限制并反转老化
解决老化效果(即，定向偏移堆积)的一种可能方法包括施加斩波稳定以限制边界中的偏移量，而不是让它建立(与外出补偿范围的风险)。斩波稳定使用一对蝶形开关来实现-一个蝴蝶开关在比较器的输入，并另一个蝴蝶开关在所述比较器的输出端。图5示出根据本公开的一些实施例的示例性电路框图，说明具有蝴蝶开关502、504的电路作为对策以系统扭转比较器的老化效应。减少在平衡模拟电路(如比较器102)的老化效应的该方法包括：由蝴蝶开关502切换平衡模拟电路的一对差分输入，并由蝴蝶开关504切换平衡模拟电路的一对差分输出。通过切换机构，当输入/输出的方位被蝴蝶开关502、504翻转时，与老化效应相关联的偏移累积在方向反转。由平衡模拟电路的一个或多个设备的参数漂移引起的偏移堆积随着时间有效地限制或界定。
图6示出根据本公开的一些实施例的图5的电路的行为，和根据一些实施例的披露，图7对比由图5所示的对策限制的偏移和未校正的偏移量为。时域波形表明在比较器的差分输入前面引入的蝴蝶开关502，以及在比较器102的差分输出引入的蝶形开关504反转偏移堆积的方向，限制或界定偏移累积，并且因此限制由老化所引起的错误。
在操作期间，蝴蝶开关502、504在频率fc和周期Tc＝1/fc以相同的时钟信号被控制或运行。在时间周期0<t<Tc/2，蝴蝶开关502分别短路上部输入到其上的输出和它的输入到它的较低的输出。这同样适用于蝴蝶开关504。因此，当VR施加到负输入，Vin被施加到正输入端。在输出侧，在时间周期0<t<Tc/2，Vout直接对应于比较器102的差分输出。如果留在该状态下(未校正)工作，因为VR施加到负输入端子，随着时间，该电路经历偏移堆积，如在图7中的VOFFS的域波形看到。
当t＝Tc/2，两个蝶形开关502和504改变状态，反转输入-输出映射或连接。因此，在Tc/2<t<Tc之间，Vin被施加到比较器102的负输入端，同时VR施加到比较器102的正输入端，而Vout等于比较器104的反相差分输出。在该时间，VR被施加到比较器的正输入端。因此，以前由负输入经历的应力条件以相反的方式复制在比较器102的正输入。因此，相等但相反的老化条件(即，导致定向偏移)被施加到比较器102的第二半，以及偏移堆积的方向被反转，逐步取消先前的偏移漂移。
上述的循环在以下时段内继续相同，如图6所示。因此，“斩波”偏置保持界定，代替如在没有施加斩波器稳定的逐步累积，如在图7例示的情况。
本领域的技术人员将理解，与老化有关的偏移堆积保持为界定，甚至在其中老化效应由滞后行为影响的情况以及其中老化设备的偏压条件的变化没有完全恢复其原有特性的情况下。此外，没有限制斩波频率fc的实质性条件，fc可以从系统的现有时钟信号衍生，例如，采样频率时钟fs。此外，如果需要的话，周期Tc可被设定为基本上长的。在一些情况下，周期Tc是几天或几周的量级。即使在高温和大的偏置条件的情况下，老化的影响具有长的时间常数。几乎相同的方案也可以应用到差分放大器和其它差分或平衡模拟电路，并且因此获得界定偏移累积效果的非常相同的好处。值得注意，该斩波稳定技术不补偿偏移量，而是，斩波稳定技术掩盖和可通过斩波调制过滤偏移累积的效果。有效地，定向偏移堆积可调制为系统感兴趣的频带之外的频带。如果需要，过滤器(例如，诸如高通滤波器或一些抗混叠滤波器)可以用于滤除调制的偏置。在斩波调制之后，上变频偏移可以由合适的(模拟)的过滤装置去除。在某些情况下，就没有必要适用该后滤波。斩波方案可以保持限定的堆积。附加的后过滤当然可以应用于除去残留偏移的效果，但是没有必要对所有的应用。
闪速或折叠型ADC中的老化比较器
闪速模数转换器(ADC)是多种ADC之一，和嵌入在模拟-数字转换的许多其他架构。图8示出具有比较器的阵列的电路的示例性电路框图。示出的电路是示例性的2位快闪型ADC。比较器802、804、806在一个输入被分别连接到不同的参考电压VR3、VR2和VR1，并且比较器802、804、806被连接到相同的变量输入Vin。该电路举例说明其中非对称应力条件施加在三个比较器802、804、806的场景。不同的固定参考电压(例如，从梯形电阻)强调三个比较器不同地例如在比较器电路的输入前置放大器级。例如，参考电压的值越高，由于较高的栅极至源极电压，连接到参考电压806的比较器802、804的输入晶体管设备越被强调。连接到可变输入Vin的比较器802、804、806的输入晶体管设备将经历相同量的应力。如果Vin＝VN，应力条件会诱发比较器802(后跟比较器804)正方向的最坏的方向偏移；如果Vin＝VP，在(相反)应力条件将诱导比较器806在负(相反方向)的定向偏移量(随后比较器804)。
由于施加于输入设备的非对称应力条件(例如，那些连接到不同的参考电压VR1、VR2，等等，以及可变输入Vin)，三个比较器802、804、806随时间不同地老化，从而可以表现出不同的偏移建立。每个比较器的偏移累积可以是不同的，并且，随着时间的推移，随着经历的老化，各偏移累积可彼此进一步发散。如果不补偿或数字校正，该偏移累积可引起转换器转移特性中不希望的线性误差。此外，老化可导致偏移建立超出常规的静态失调消除技术校正范围。不对称应力条件也存在于折叠型ADC，如图9例示，其示出了具有由折叠结构构成的差分放大器的阵列的电路的示例性电路框图。代替具有比较器的阵列(例如，如图8)，折叠ADC使用(单一)比较器，和ADC基于过零点VOUT，L-VOUT，R的集合构成量化输出(即，模拟输入Vin的数字表示)。此外，非对称应力条件下也可以存在于在差分放大器的其它阵列，或具有随时间强加给他们的这些不同的压力条件的平衡或差分模拟电路的阵列。
控制到差分电路的阵列的连接，以限制和反转老化效应
为了解决M差电路的阵列上的非对称老化条件，至M差分电路的连接可以被控制或系统和智能混洗，以限制和反转老化效应。基于差分电路的老化情况的预期量和方向随时间系统地控制到差分电路的连接能确保差分电路可以随着时间经历跨越差分电路平均的基本上相同的老化条件。跨越差分电路均衡老化/应力条件可以限制或约束偏移堆积。偏移累积可以被限制或限定于平均偏移。另外，也可以使差分电路所有共漂移，使得漂移不会造成非线性。
在一些情况下，甚至可以确保差分电路可以在两个方向随着时间经历大致相同的时效条件，例如，将导致相反的老化效应的输入偏置条件。有效地，与老化有关的失配或偏置累积可以基本上减轻或完全消除。连接的控制可以定期进行，例如，任何时候闪速ADC采样新的输入Vin，或在偏移堆积的方向反转诱导老化是期望的合适时刻。不同排列可用于映射连接到控制/随机信号路径。如果失配或不对称偏移累积可以被限制或限定，ADC的线性度可以得到改善。
图10示出根据本公开的一些实施例，用于限制老化效应的示例性电路。更一般的例子是相对于图13和14描述。图10中的电路1000可适合于通过系统和智能混洗限制老化效应。电路1000可以包括M个差分电路的阵列(例如，差分电路1002、1004、1006)。虽然图10中所示的例子示出了M＝3差分电路，M可以是2，或者大于或等于3。M个差分电路具有相应的参考输入节点(例如，ref_in1...M)，各可变输入节点(如，in 1...M)连接到电路的输入端，以及各自的第一可变输出节点(如，out1...M)。在某些情况下，M个差分电路可以具有进一步可变的输出节点，例如，输出节点可包括差分输出对。
为了通过不同的排列实现连接的系统和智能控制/混洗，该电路1000还包括输入连接网络1008和第一输出连接网络1010(可以有多个输入/输出连接网络)。输入连接网络1008和第一输出连接网络1010可以被看作是开关盒，其可以被控制以提供所需的连接网络，以使用不同的排列控制/混洗差分电路的输入和输出。输入连接网络1008和第一输出连接网络1010可以通过相同的排列码在给定的时间来控制，但由输入连接网络1008及第一输出连接网络1010实施的网络或一对一的输入和输出映射在给定的时间是彼此反转的(例如，在取向上反转)，以确保输出正确地对应于其中输入已被控制/混洗的方式。输入连接网络1008和输出连接网络1010保持/保留电路的输入输出的关系，如同连接网络不存在。电路1000中的信号路径控制/混洗，但参考信号和最终产出之间的关系仍保留(例如，final_outm仍然依赖refm)。
该电路1000可以是快闪模拟数字转换器，其中，连接到模拟输入的各可变输入节点(例如，in1...M)，和M差分电路的阵列在各自的第一可变输出节点产生模拟输入的数字表示(例如，out1...M)。
在所示的例子中，根据第一时间周期的一个一至一映射(1：1映射)和在第二时间周期的二个一对一映射，输入连接网络1008连接基准信号(例如，ref1...M)，例如梯形电阻的参考电压，到参考输入节点(例如，ref_in1...M)，例如差分放大器的输入或者比较器的输入端。根据第一时间周期的一个一至一映射(1：1映射)和在第二时间周期的二个一对一映射，第一输出连接网络1010连接电路的第一输出(例如，final_out1...M)，至第一可变输出节点(如，out1...M)。1：1映射以一对一的方式映射节点X1...M和节点Y 1...M(或反之亦然)。
该电路1000还包括控制电路1012。在一些情况下，控制电路1012可以被配置为选择第一个一到一映射和第二个一对一映射，以强调M个差分电路的至少一些在一段时间内同样差不多(即，在多个差分电路平均应力条件)。跨至少一些差分电路的均衡应力条件可以限制或约束偏移堆积，
和/或减少非线性。在一些情况下，控制电路1012可以选择第一个一到一映射和第二个一对一映射，以在和老化有关的相对应力的条件下强迫至少一些M差电路(即，在相反方向上在第一周期期间和的第二期间引起偏移累积)。有效地，在一些情况下，在两个或多个不同时间段的相反应力条件(优选地，许多不同的时间段)可以反转偏移堆积的方向，因此允许老化效应(即，偏移累积)可以随时间取消、缓解和/或界定。
除了在第一时间周期和第二时间周期系统地控制/混洗M个差分电路，控制电路1012可以在多个时间周期控制/混洗M个差分电路，以实现限制和可能反转随着时间的老化效应。在M差分电路的阵列上和应力状况相关联的偏移累积随时间通过不同的排列(例如，控制或系统地混洗连接到差分电路)进行界定。该系统和智能控制/混洗可以通过排列码控制连接网络来完成。例如，控制电路1012可以提供对应于输入连接网络输出连接网络的一至一映射的排列码P的顺序，其控制/混洗在多个时间段上的连接，以大致相等M差电路的阵列的相对应力条件。在一些情况下，控制电路1012可以提供对应于输入连接网络和输出连接网络的一至一映射的排列码P的序列，其圆形旋转在多个时间段的连接，以大致相等M差电路的阵列上的相对应力条件。
平衡跨越差分电路的应力条件或平衡M差分电路的阵列上相对压力条件是不平凡的。在一些实施例中，施加不同的静态条件的基准信号(例如，ref1...M)或参考电压不对称强调M差个差分电路的阵列，例如在任何时间期间(例如，在第一时间段，在第二时间周期)。
为了系统和智能地控制/随机到M差分电路的连接，第一个一至一映射和第二个一至一映射有目的地基于参考信号(例如，ref1...M)和施加M差电路的阵列的非对称应力条件参考信号进行选择。在一些实施例中，电路，其中所述可变输出节点的状态(例如，out1...M)非对称地在任何时间周期强迫M差分电路的阵列(例如，在第一时间段，第二时间段)。
应当注意，输出节点可提供平衡/差分电路的输出设备的应力量和方向的指示(因为例如锁存器的输出装置也可以经历老化)。输出节点还可以指示什么输入信号将导出加在差分电路的应力条件。为了系统和智能地控制/混洗M个差分电路，第二个一至一映射(或另外一对一的映射，用于在进一步的时间段控制输入连接网络和第一输出连接网络)可以基于(进一步)可变输出节点(例如，out1…M)的状态有目的地选择作为反馈。措辞不同，可变输出节点(如，out1…M)的过去(观察)状态或输出码可提供差分电路所经历的偏移累积的量和方向的指示，并且因此可以被用来进一步确定一对一映射，以用于在以后的时间段均衡和/或反向偏移堆积。
实施例：在比较器的阵列中限制老化效应
图11示出根据本公开的一些实施例说明示例性电路1100的示例性电路框图，适合于在比较器的阵列上限制老化效应。在这个例子中，图11的M个差分电路包括M个比较电路，被配置为比较可变输入节点的状态(例如，ref_in1…M)和参考输入节点的状态(例如，in1…M)，和输出在第1可变输出节点的比较(例如，out1…M)。可从图11所示的电路看出，该输入连接网络1102添加到图8所示的电路，其中输入连接网络1102放在参考阶梯(在本实施例中，产生基准信号/电压VR3、VR2和VR1)和比较器阵列的参考输入之间。此外，输出连接器网络1104被添加到图8所示的电路，其中输出连接网络1104置于比较器的阵列和闪速ADC测温输出的输出之间。
如前面所解释的，连接网络可以被实现为连接开关盒，可根据指定的1：1映射连接节点X1…M和节点Y1…M。连接网络的更一般的例子是相对于图13和14解释。特定排列(例如，1：1映射)确定连接节点X1…M和节点Y1…M的连接网络由数字排列码P控制。例如，对于X1…M至输出Y1…M之间的一些或所有可能排列的映射的连接，代码P＝P0可以X1到Y1，X2到Y2，X3到Y3；不同的代码P＝P1可以简化X1到Y2，X2到Y3和X3到Y1，等等。相同的排列码P用于同时控制输入连接网络1102以及输出连接网络1104，但输入连接网络1102的输入和输出的方向，输出连接网络1104的节点X1…M和节点Y1…M方的向相对于所述输入连接网络反转。输入连接网络1102和输出连接网络1104保持/保留电路的输入输出的关系，如同连接网络不存在。电路1100中的信号路径控制/混洗，但参考信号和最终产出之间的关系仍然保留(例如，final_outm仍然依赖refm)。
该排列码P(实际上，排列码的序列)可用于混洗(例如，旋转)比较器随时间的顺序。虽然本实施例中示出三个比较器，本系统和智能控制/混洗可以扩展到比较器的任意数量。通过随时间适当和定期控制到比较器的连接(例如，任何时候闪速ADC采样新的输入Vin)，所有的比较器可随时间遇到的整个比较器均衡压力，以及可能的相反(或大小相等，方向相反)老化条件。在应力条件横跨比较器均衡(或平均)的情况下，偏移量累积可以被限制或减轻，以及可能地，比较器可以漂移在一起，使得它会导致更少或没有非线性。在相反或相等且相反的老化条件强加的情况下，偏移堆积可以定期反转，通过老化引入的失配(和线性导致的损失)基本上限制，在某些情况下减轻或完全消除。
在一个例子中，排列码序列可以实现“圆形”旋转，其中第一连接网络1102和第二连接网络1104可以在三个各自的时间段短接X1到Y1，然后向I2，然后对Y3，然后再次短接X1到Y1，然后到Y2，然后到Y3，等，和关于进一步各自的时间段，以循环方式X1到三个输出。时间段可以是时间相等，这可以保证顶端比较器(例如，比较器802)在相同的时间量被连接到所有参考电压。在一个示例中，假定Vin的平均电压居中在VR3和VR1之间，顶端比较器在一个方向上的可能偏移积聚可最终相等且相反堆积。由相等和相反堆积或偏移的抵消可以完全或部分取消初始参数偏移。更一般的例子是相对于图13和14说明，其中Vin的平均电压可以不必居中在VR3和VR1之间。
示例：限制差分放大器的阵列中的老化效应(折叠ADC)
图12示出根据本公开的一些实施例说明示例性电路1200的示例性电路框图，适于限制差分放大器阵列上的老化效应。在所示的例子中，图12的M个差分电路包括具有各自的第一可变输出节点(例如，out1…M)和相应的第二可变输出节点(例如，out*1…M)的M差分放大电路。在该折叠结构中，电路(例如，final_out1…M)的第一输出被连接到第一负载线，和电路的第二输出端(例如，final_out*1…M)被连接到第二负载线。第一和第二负载线连接到比较器，以产生电路的另一输出(例如，过零点的集合表示所述模拟输入Vin的量化版本的输出)。电路1200包括在电阻梯(例如，ref1…M)的参考抽头和图9所示的差分对/放大器的参考输入之间引入的第一输入连接网络1202(例如，ref_in1…M)。电路1200进一步包括在差分对/放大器的输出线和对之前图9中示出的电路的右手侧执行模拟折叠功能的负载线之间引入的第一输出连接网络1204和第二输出连接网络1206。根据第一时间段的相同的第一一至一映射以及在第二时间段相同的第二个一至一映射，第二输出连接网络1206连接电路的第二输出端(例如，final_out*1…M)到第二可变输出节点(如，out*1…M)。
类似于图11，输入/输出连接网络由相同的排列码P控制，和该左侧的输入连接网络的取向和两个输出连接网络的定向被反转或逆转。因此，排列码P确定其中在图的中心阵列的每个差分对连接到每个参考梯形的抽头和右边的相应折叠连接的顺序。一般地，输入连接网络1202、输出连接网络1204和输出连接网络1206保持/保留电路的输入输出关系，如同连接网络不存在。电路1200中的信号路径被控制/混洗，但仍保留了参考信号和最终输出之间的关系(例如，final_outm和final_out*m仍然依赖refm)。
先前针对图11中示出方案关于控制通过排列码序列驱动的连接的所有考虑也适用于在图12示出的方案。例如，旋转可以被应用。在一些情况下，系统和智能控制方案通过差分对/放大器定期混洗或旋转信号路径，以确保每个差分对的/放大器经历相同量的老化条件(均值/均衡)。在一些情况下，系统和智能控制方案通过差分对/放大器定期混洗或旋转信号路径，以确保每个差分对/放大器从一个时间周期到另一时间段经历相对的老化条件，优选基本上相同的量但方向相反的应力条件(因此相对的偏移累积)。
用于限制偏移堆积的变化
如前面所解释的，差分电路可遇到不同量的老化。例如，老化的量或压力可取决于平均可变的输入和固定的参考信号之间的差异。当有一系列的参考电压，例如，VP>ref1>ref2>…>refM>VN，差分电路可以体验不同量老化或压力(VP为正电源轨，和VN为负电压轨)。在其中Vin的平均电压可居中ref1和refM之间的基本示例，连接到较高基准电压的差分电路将具有正偏移堆积(参考电压越大，正偏移堆积较高)和差分被连接到所述下参考电压的电路将具有负偏移堆积(基准电压越低，负偏移堆积越大)。此基本实施例具有相等且相反的应力条件，可通过应用排列抵消扭转随时间的偏移累积，可以交换具有随时间相等且相反应力条件的成对差分电路，以允许在相反方向上堆积完全取消。
在一些情况下，Vin的平均电压可以不居中在ref1和refM之间。有可不总是经受相等且相反应力条件的成对差分电路。
在一个例子中，Vin位于VP，以及所有的差分电路可具有不同量的应力，但在负方向上所有。因此，没有相反应力条件可扭转抵消堆积。一些差分电路可比其他经历体验到更大的压力。使用连接网络，它可以控制差分电路正在经历不同应力条件中的任何一个的时间量，相应地在任何给定微分电路的应力总量可以被限制。代替无界偏移(最坏情况)，跨越差分电路均衡应力条件可结合/限制偏移以平均应力条件(时间积分)。边界是非常有用的，因为偏移补偿(这是经常限制在他们的范围)的两倍难以实施两次偏移。除了界定偏移，可使用输入和输出连接以混洗到差分电路的连接，以平衡或平均跨越所有元件的应力，以修正非线性(通过确保它们在相同方向漂移同一量)。
在另一个例子中，有多个参考信号ref1…M，其中M>2，和Vin的平均位于ref1用和ref2之间(即，Vin的平均不在ref1和refM中间。该差分电路将经历不同量的压力，一个差分电路(连接到ref1)经历正应力和其它差分电路(连接到ref2…M)经历不同量的负压力。在这种情况下，不可能完全使用相等且相反的应力条件的成对差分电路抵消偏移，因为有具有负应力的多个差分电路和具有正应力的仅一个差分电路。但是，如果有额外的差分电路，可使用额外的差分电路来抵消偏移量。假设连接网络可以使用最大量的负应力切换差分电路(例如，连接到refM)对于多个时钟周期，并用冗余/额外元件替换。然后连接到ref1的差分电路可以积累足够的正压力，以抵消连接refM的差分电路的负应力，假定应力的量随时间增长。使用额外的差分电路，当一个差分电路被强调了很多，可以切换出来一段时间。
相应地，代替具有1：1映射方案的连接网络，可以使用具有M：L连接方案的连接网络，以适应额外的差分电路。在这种情况下，有K个附加的差分电路，并它们中的任何一个可用于在给定时间段帮助或者均衡通过差分电路的应力条件和/或施加相反或相等且相反的应力条件。使用另外的差分电路，可“切换入”或者“切换出”某些差分电路用于减少或反转老化的目的。通过“切换出”特定差分电路，可减少特定差分电路上的应力量。这可用于帮助均衡通过各个差分电路的应力量，或者甚至帮助向差分电路施加相反或相等且相反的量的压力。
图13示出根据本公开的一些实施例，说明用于限定差分电路的阵列上老化效应的示例性电路的示例性电路框图。在这个例子中，有：L＝M+K差分电路(示为diff_cir1，…L＝M+K)。在给定的时间段，只有这些差分电路的子集(从L＝M+K差分电路选定的M差分电路)用于处理所述M个基准信号(例如，ref1，…M)，并产生M个最终输出(例如，final_out1…M)。因此，被施加的排列将是子集排列，其路由M个基准信号(例如，ref11…M)至M所选差分电路的输入节点，和路由M选择差分电路的可变输出节点到M最终输出(例如，final_out1…M)。
用于限制差分电路的阵列上老化作用的电路1300(例如，diff_cir1,2，…L＝M+K)，可以包括：输入连接网络1302，用于连接基准信号(例如，ref1,2,…M)到差分电路的阵列的参考输入节点。电路1300还包括：输出连接网络1304，用于连接差分电路的阵列的输出节点到最终输出的。电路1300还包括控制电路1312，用于在第一时间段期间输出第一排列码到输入连接网络和输出连接网络，在第二时间段输出一第二排列码到输入连接网络和输出连接网络。第一排列码和通第二排列码控制过差分电路的阵列的信号路径，以随时间限制对差分电路中的至少一个应力条件，同时保持基准信号和最终输出之间的关系。当有额外的差分电路是，该输入连接网络1302连接基准信号到选定的差分电路的参考输入节点(基于用于特定时间周期的特定排列)，和输出连接网络1304连接差分电路的选定的可变输出节点到最终输出(基于用于特定时间周期的特定排列)。
类似于前面的例子中，参考信号(例如，ref1…M)非对称地在第一时间段强调差分电路的阵列(或当其他的差分电路可用时，差分电路的阵列的子集)。具体地，依赖于排列，参考信号可以向差分电路中选定的施加不同的应力条件。差分电路的阵列(例如，diff_cir1,2，…L＝M+K)包括各可变输入节点，用于接收可变的输入信号，并且可变的输入信号和各自的参考信号之间的差异可向差分电路施加不同的应力条件。
在一些实施例中，控制电路1312观察最终输出的输出代码，和/或所述差分电路的输出节点，和基于所述输出代码输出第一排列码和第二排列码。输出代码可以提供每个差分电路正在经历多少应力的指示(从而提供反馈信息)，并且控制电路1302确定适当的排列，以均衡压力条件和/或施加相反或相等且相反的应力条件，以限制和可扭转抵消堆积。这可以提供动态控制。
图14示出根据本公开的一些实施例说明用于限制在具有差分电路的阵列上电路老化效应的方法的流程图。该方法的一个或多个部分可以由控制电路来执行，其可包括或连接到一个或多个存储器元件，用于存储与应力条件和/或排列相关联的信息。该方法的一个或多个部分可以通过本文所述的连接网络来执行。
该方法可以包括：确定与差分电路(任务1402)的阵列上的老化相关的应力条件。在某些情况下，应力条件可以根据其中变量输入的平均位于的位置而变化。当不同的排列用于在一段时间，施加在电路的应力条件下也将随时间改变。保持跟踪应力条件从而辅助确定如何控制信号路径以均衡随时间的压力条件和/或施加相反的应力条件，以减少或取消偏移积聚。该方法还包括：基于所述压力条件，确定不同时间段的排列(任务1404)。例如，该方法可包括：确定所述差分电路的选择的第一组在第一时间段的第一排列和所述差分电路的选定第二组在第二时间周期的第二排列，其中所述第一和第二排列限制至少一个差分电路随时间的应力条件。该方法还包括：基于所述排列控制输入和输出连接(任务1406)。例如，该方法可以包括：在第一时间段，基于所述第一排列控制差分电路的阵列的输入和输出连接，同时保持电路的输入输出的关系，并在第二时间段，基于第二排列控制差分电路的阵列的输入和输出连接，同时维持电路的相同的输入-输出关系。
在一些实施例中，确定应力条件包括：确定差分电路的阵列相对于差分电路的阵列的参考信号的平均输入。这可是用于限制老化效应的输入定向控制方案。在一些实施例中，确定应力条件包括：使用该电路的输出码(最终输出或差分电路的输出节点)来推导差分电路的阵列上的应力条件。这可以是用于限制老化效应的输出定向控制方案。
该第一排列、第二排列以及进一步的排列控制通过差分电路的阵列的信号路径，以基本上相等跨越至少一些差分电路的应力条件，使得与应力条件相关联的偏移量累积随时间界定。在某些情况下，如果可能，第一排列、第二排列以及进一步的排列控制通过差分电路的阵列的信号路径，以向至少一些所述差分电路施加相反(并且在某些情况下，相对且相等)的应力条件，使得与该应力状况相关的偏移堆积是相反的。
由于差分电路的阵列的变量输入信号和参考信号之间的差异，该应力条件包括差分电路的阵列上的非对称应力。因此，差分电路经受不同量的压力，在某些情况下，该偏移可在不同方向建立。
基于所述应力条件确定第一排列和第二排列可以包括：选择用于第一排列的差分电路中的一个，以在第一时间周期经历第一应力量，并且选择用于第二排列的差分电路中的同一个，以在第二时间周期经受第二应力量，其中所述第二量小于第一量。这减轻了最坏情况下的偏移建立，并且可以潜在地界定偏移累积至平均。
基于所述应力条件确定第一排列和第二排列可以包括：选择用于第一排列的差分电路中的一个，以在第一时间周期经历第一应力量，并且选择用于第二排列的差分电路中的同一个，以在第二时间周期经受第二应力量，其中所述第二量相对于第一量。这有助于反转偏移建立。
当其他的差分电路可用时，所述差分电路的选择的第一组是差分电路的第一子集，并且所述差分电路的选定第二组是差分电路的第二子集。所述第一子集和第二子集可以是相同的(但第一排列和第二排列仍然不同)，或第一子集和第二子集可以是不同(组成第一和第二子集的差分电路的不同选定的)。具有不同子集有效地允许某些差分电路来“切换出”，从而可以减小应力的量，并可通过电路中应力的另一相对量被抵消。在一个例子中，基于所述应力条件确定第一排列和第二排列包括：选择用于第一排列的差分电路中的第一个，以在第一时间周期向差分电路中的第一个施加第一应力量，和不选择所述差分电路的第一个作为第二排列的一部分，以减少对所述差分电路的第一个的应力条件。在某些情况下，可选择所述差分电路的第一个用于进一步排列，以在进一步的时间段对差分电路中的第一个施加第二应力量，其中第二应力量基本上相反于第一应力量。
示例
示例1是用于限制具有M(差分)电路、M(差分)电路各自的参考输入节点(ref_in1…M)、连接到该电路的输入端的各可变输入节点阵列(in1…M)以及各自的可变输出节点(out1…M)的电路的老化效应的方法，该方法包括：在第一时间周期，根据第一个一对一映射，使用输入连接网络连接参考信号(ref1…M)至参考输入节点(ref_in1…M)；根据在第一时间周期相同的第一个一对一映射，使用输出连接网络连接电路的输出端(final_out1…M)至可变输出节点(out1…M)；根据在第二时间周期的第二个一对一映射，使用输入连接网络连接参考信号(ref1…M)至参考输入节点(ref_in1…M)；根据在第二时间周期相同的第二单一对一映射，使用输出连接网络连接电路(final_out1…M)至可变输出节点(out1…M)的输出端；和使用控制电路，选择第一个一对一映射和第二个一对一映射以在与老化有关的相对应力的条件下强调至少一些M(差分)电路。
在示例2中，示例1的方法可以进一步包括：由控制电路提供对应于输入连接网络和输出连接网络的一个对一映射的排列码序列，其混洗在多个时间段的连接以大致平衡M(微分)电路阵列的相反应力条件。
在示例3中，示例1或2的方法可以进一步包括：由控制电路提供，对应于输入连接网络和输出连接网络的一对一映射的排列码序列，其环形旋转在多个时间段的连接以大致平衡M(微分)电路阵列的相反应力条件。
在示例4中，示例1-3中任一项的方法，可进一步包括：和M(差分)电路的阵列上的应力条件相关联的偏移堆积随时间界定。
在示例5中，示例1-4中任一项所述的方法，可进一步包括：基准信号(ref1…M)非对称地在所述第一时间周期强调M(差分)电路阵列。
在示例6中，示例1-5中任一项所述的方法，还可以包括基于所述参考信号被(ref1…M)选择的第一个一对一映射和第二个对一映射。
在示例7中，示例1-6中任一项的方法，还可以包括可变输出节点的状态(out1…M)非对称地在所述第一时间周期强调M(差分)电路的阵列(或在第一时间段指示M(微分)电路的阵列上的非对称应力条件)。
在示例8中，示例1-7中任一项所述的方法，还可以包括第二个一对一映射或另外的一对一的映射，用于控制基于可变输出节点(out1…M)的状态作为反馈选择输入连接网络和第一输出连接网络。
示例9包括用于限制老化效应的电路，包括：M(差分)电路的阵列，其中所述的M(差分)的电路具有相应的参考输入节点(ref_in1…M)，连接到所述电路的输入端的各可变输入节点(in1…M)，以及各自的第一可变输出节点(out1…M)；根据在第一时间周期中的第一个对一映射和在第二时间周期第二个一对一映射，输入连接网络被配置为将参考信号(ref1…M)连接到参考输入节点(ref_in1…M)；第一输出连接网络，配置为根据在第一时间周期的相同第一个对一映射和在第二时间周期的第二个一对一映射，连接电路的第一输出端(final_out1…M)至第一可变输出节点(out1…M)；以及控制电路，配置成选择第一个一对一映射和第二个一对一映射，以强调至少一些M(差分)电路在与老化相关的相对应力条件下。
在示例10中，示例9的电路，可进一步包括对M(差分)电路，包括M个比较电路，被配置为比较可变输入节点(in1…M)的状态与参考输入节点的状态(ref_in1…M)，并在第1可变输出节点输出比较(out1…M)。
在示例11中，示例9或10的电路，进一步包括：包括具有各自的第一可变输出节点(out 1…M)和相应的第二可变输出节点的M(差分)放大器电路的M(差分)电路(out*1…M)。示例9或10的电路进一步可以包括：第二输出连接网络，配置为将电路(final_out*1…M)的第二输出端连接到第二可变输出节点(out*1…M)根据第一时间段的相同的第一个一对一映射和在第二时间周期的相同第二个一对一映射。
在示例12，示例9-11中任一项所述的电路，还可以包括：被捆绑到第一负载线的电路(final_out1…M)的第一输出端和被连接到一第二负载线电路的第二输出端(final_out*1…M)；在第一和第二负载线连接到比较器，以产生电路的另一输出。
在示例13，示例9-12中任一项所述的电路，还可以包括控制电路，进一步配置为提供的对应于输入连接网络和输出连接网络的一对一映射的排列码的序列，其混洗在多个时间段的连接，以大致相等M(微分)电路阵列的相反应力条件。
在示例14，示例9-13中任一项所述的电路，还可以包括控制电路，进一步配置为提供对应于输入连接网络和输出连接网络的一对一映射的排列码的序列，其环形旋转在多个时间段的连接，以大致相等M(微分)电路阵列相反应力条件。
在示例15，示例9-14中任一项的电路，可进一步包括具有M(差分)电路的阵列上的应力条件相关联的偏移堆积随时间界定。
在示例16，示例9-15中任一项的电路，可进一步包括参考信号(ref1…M)非对称地在所述第一时间周期强调M(差分)电路阵列。
在示例17，示例9-16中任一项的电路，进一步可以包括基于所述参考信号选择的第一个一对一映射和第二个一对一映射(ref1…M)。
在示例18，示例9-17中任一项的电路，还可以包括可变输出节点的状态(out1…M)，非对称地在所述第一时间周期强调M(微分)电路阵列(或在第一时间段指示M(微分)电路的阵列上的非对称应力条件)。
在示例19，示例9-18中任一项的电路，进一步可以包括第二个一对一映射或另外的一对一的映射，用于控制基于可变输出节点(out1…M)作为反馈的状态选择的输入连接网络和第一输出连接网络。
在示例20，示例9-19中任一项的电路，进一步可包括：所述电路是快速模拟数字转换器；各可变输入节点(in1…M)连接到模拟输入；和M(差分)电路的阵列，在各自的第一可变输出节点产生模拟输入的数字表示(out1…M)。
变化、应用和实施
可以预想，本文所公开的任何实施例不同的混洗和旋转序列可施加具有相等和相反的老化效果的偏压或应力条件到均衡电路的阵列，因而限制所需的范围内的参数漂移/偏移堆积。
术语“偏移”用作电路失配的示例。这里所描述的示例适用反转/限制所造成的各种不匹配，包括偏移、驱动强度的差异、输出电流差异、带宽差异、不同增益等建设。
虽然示出闪速转换器的两个例子，这种技术可以适用于在任何闪速ADC的任何比较阵列，或(微分)电路阵列中的任何合适的转换器，以限制和可反转老化效应。本文所描述的时间段可以是在一段时间(即，周期性的混洗)相同，但如果改变时间周期可以相等相对应力的条件，时间周期也可以是非周期性或部分非周期性。
在一些实施例中，模数转换器包括差分电路的阵列，其中所述差分电路具有相应的参考输入节点，连接到模拟的模数转换器的输入各可变输入节点，以及相应第一可变输出节点，输入连接网络，被配置为将参考信号连接到参考输入节点，第一输出连接网络，配置为连接第一可变输出节点到第一输出端，和控制电路，被配置以使用不同的时间段的不同排列码序列(至少两个，优选多种，例如，数百或数千的时间段的)控制输入连接网络和第一输出连接网络，以限制与至少一些差分电路的老化相关联的偏移堆积。控制电路可以控制输入连接网络和第一输出连接网络，以反转与至少一些差分电路的老化相关联的偏移堆积。
在一些情况下，差分电路包括比较器电路，被配置来比较各可变输入节点的状态和各个参考输入节点的状态，并输出在第1可变输出节点的比较，以产生所述模拟输入的数字表示。
在一些情况下，差分电路包括具有相应第一可变输出节点和相应第二可变输出节点的差分放大电路，以及模数转换器还包括第二输出连接网络，配置为连接第二可变输出节点至第二输出。电路的第一输出端可连接到第一负载线，和电路的第二输出端可连接到第二负载线。第一和第二负载线连接到比较器，以产生电路的另一输出。
虽然在许多实施例本文所用的实施例在相对于差分电路(即，具有两个输入端的电路)中描述，本公开设想，它是由这里的实施例可以用来为具有三个、四个或更多的输入的其他电路反转/限制偏移堆积(或失配累积)。
各种电路的部分(例如，控制电路)可以在处理器来实现(在电路的其余部分的相同芯片上)，或者是通过用于选择排列码专门配置的处理器控制(即，一对一映射)。例如，该处理器可以包括一个或多个专用部件，或者可以包括可编程逻辑门，被配置为执行功能，例如选择排列码，如本文描述。该电路可以在模拟域、数字域或混合信号域操作。在一些情况下，通过执行存储在非临时性计算机介质上的一个或多个指令，所述处理器可经配置以执行在此描述的功能。
一般来说，本文所描述的技术适用于数据转换器，它可以用于在设备的相对长的寿命需要性能的许多不同应用，尤其是与亚微米工艺制造的设备。应用程序可包括医疗系统、科学仪器、无线和有线通信、雷达、工业过程控制、音频和视频设备、电流检测、仪器仪表、基于转换器的系统。此外，上述讨论的某些实施例可以应用与具有与医疗成像数字信号处理、病人监护、医疗仪器和家庭医疗保健连接的ADC应用中置备。这可包括肺监测器、加速度计、心脏速率监视器、起搏器等。其他应用程序可以包括安全系统的汽车技术(例如，稳定控制系统、驾驶辅助系统、制动系统、信息娱乐和任何类型的内部应用)。此外，动力系统(例如，混合动力汽车和电动汽车)可以使用在电池监测、控制系统、报告控制、维护活动等中的高精度数据转换产品。在又其他示例方案中，本公开的教导可适用于那些连接过程控制系统的ADC的工业市场，以帮助提高生产力、能效和可靠性。在消费者应用中，以上所讨论的信号处理电路的教导可在具有与信号处理技术连接的ADC应用中使用，例如图像处理、自动对焦以及图像稳定(例如，对于数字静态相机，摄像机，等等)。其他消费应用可以包括家庭影院系统、DVD录像机和高清电视的音频和视频处理器。然而其他消费应用可以涉及先进的触摸屏控制器(例如，对于任何类型的便携式媒体设备)。因此，这种技术可以很容易的成为智能手机、平板电脑、安防系统、个人电脑、游戏技术、虚拟现实、模拟训练等的一部分。
另外，在上述各实施例的讨论中，电容器、时钟、DFF、分频器、电感器、电阻器、放大器、开关、数字核心、晶体管和/或其它组件可容易地被替换，取代，或以其它方式修改，以适应特定的电路需求。此外，应该指出，使用互补的电子设备、硬件、软件等提供用于实现本公开的教导的同样可行选择。
在一个示例实施例中，任何数量的图的电路的可在相关联的电子设备的电路板来实现。该板可以是一般的电路板，可以装在电子设备的内部电子系统的各种组件，并进一步为其他外围设备提供连接器。更具体地，电路板可以提供电连接，通过其该系统的其它部件可电通信。根据特定的配置需求、处理需求、计算机设计等，任何合适的处理器(包括数字信号处理器、微处理器、支撑芯片组等)、计算机可读非临时性存储元件等可以被适当地联接到所述板。其他组件(诸如，外部存储、另外的传感器、用于音频/视频显示器的控制器以及外围设备)可以通过电缆被连接到电路板插入式卡，或集成到板本身。在各种不同的实施例中，本文中所描述的功能可以在仿真形式的软件或固件内布置，其在支持这些功能的结构的一个或多个可配置(如可编程)元件运行来实现。软件或固件提供仿真可以提供在包括指令的非临时性计算机可读存储介质上以允许处理器执行这些功能。
在另一示例实施例中，图的电路可以被实现为单独的模块(例如，具有相关联的部件和电路被配置为执行特定的应用程序或功能的设备)或实现为插件模块到应用电子设备的特定硬件。需要注意，本公开的具体实施例可以容易地包括在芯片上(SOC)包的系统中，无论是在部分或全部。SOC表示计算机或其它电子系统的组件集成到单个芯片的IC。它可以包含数字、模拟、混合信号以及经常射频功能：所有这些都可以在单个芯片衬底上提供。其他实施例可以包括多芯片模块(MCM)，具有多个位于单一的电子封装内并配置成彼此通过电子封装密切相互作用独立的IC。在各种其它实施例中，控制电路可以在一个或多个硅芯，被实现在专用集成电路(ASIC)、现场可编程门阵列(FPGA)和其他的半导体芯片。
此外，还必须要注意，所有的规格、尺寸以及且本文所概述的关系(例如，处理器，逻辑运算，数量等)只被提供用于示例的目的，仅教学。这样的信息可以变化相当大，而不脱离本公开的精神，或实施例和所附权利要求的范围。规格只适用于非限制性示例，因此，它们应被理解为这样。在前面的描述中，示例实施例已经参考特定的处理器和/或部件安排描述。可以对这样的实施方式进行各种修改和改变，而不脱离示例和所附权利要求的范围。说明书和附图相应地应被视为说明性的而不是限制性的意义。
注意，利用本文提供的许多例子，相互作用可以在两个、三个、四个或更多个电部件来描述。然而，这已只为清楚和示例的目的进行。但是应当理解，该系统可以以任何合适的方式合并。沿着类似的设计方案，任何示出的组件、模块和图的元件可以以各种可能的配置相结合，所有这些显然在本说明书的范围之内。在某些情况下，可能会更容易通过只引用电元件的有限数量来描述一个或多个一组给定流的功能。但是应当理解的是，图和其教导的电路是容易可扩展的，并且可以容纳大量的组件，以及更复杂/精密的安排和配置。因此，提供的示例不应该限制范围或抑制电路的广泛教导为可能应用于其它架构无数。
注意，在本说明书中，包含在“一个实施例”、示例实施例”、“实施例”、“另一实施例”、“一些实施例”、“各种实施例”、“其他实施例”、“替代实施例”等中引用的各种特征(例如，元件、结构、模块、组件、步骤、操作、特性等)旨在表示，任何这样的功能都包含在本公开内容的一个或多个实施例，而是可或可以在相同的实施例被组合。
同样重要的是要注意，限制老化效应的功能只示出了一些可能由图中所示电路中进行或内的可能功能。其中的一些操作可在适当情况下被删除或移除，或这些操作可以相当被修改或改变，而不脱离本公开的范围。另外，这些操作的定时可以大大改变。前面的操作流程已经提供了用于示例和讨论的目的。极大的灵活性通过在此描述的实施例提供，可以提供任何合适的布置、年表、配置和定时机制，而不脱离本公开的教导。
许多其它改变、替代、变化、改变和修改可以领域技术人员确定，它的目的是，本发明包括落入实施例和所附的权利要求的范围内的所有这样的改变、替换、变化、改变和修改。需要注意，上面描述的装置的所有可选特征也可以相对于该方法或本文中所描述，并且可以在任何地方被使用在一个或多个实施例在实施例中具体过程中实施。

Claims (20)

1.一种用于限制具有电路阵列的电路系统上的老化效应的方法，该方法包括：
确定与电路阵列上的老化相关的应力条件；
基于应力条件，确定选择的电路中的第一多个电路对于第一时间段的第一排列以及选择的电路中的第二多个电路对于第二时间段的第二排列，其中所述第一排列和第二排列限制对电路中的至少一个电路的随时间的应力条件；和
在第一时间段期间，基于所述第一排列控制电路阵列的输入和输出连接，同时保持电路系统的输入-输出关系；和
在第二时间段期间，基于所述第二排列控制电路阵列的输入和输出连接，同时保持电路系统的相同的输入-输出关系。
2.如权利要求1所述的方法，其中：
确定所述应力条件包括：确定电路阵列的相对于电路阵列的参考信号的平均输入。
3.如权利要求1所述的方法，其中：
确定所述应力条件包括：使用电路系统的输出码以获得电路阵列上的应力条件。
4.如权利要求1所述的方法，其中，所述第一排列、所述第二排列，和进一步的排列控制通过电路阵列的信号路径，以基本上平衡跨越至少一些电路的应力条件，使得与压力条件相关联的失配累积随时间界定。
5.如权利要求1所述的方法，其中，所述第一排列、所述第二排列，和进一步的排列控制通过电路阵列的信号路径，以对至少一些电路实施相反的应力条件，使得与应力条件相关联的失配累积反转。
6.如权利要求1所述的方法，其中，由于可变的输入信号和到电路的阵列的参考信号之间的差异，所述应力条件包括电路阵列上的非对称应力。
7.如权利要求1所述的方法，其中，基于所述应力条件确定第一排列和第二排列包括：
在第一时间段期间，选择用于第一排列的电路中的一个电路，以经历第一应力量；和
在第二时间段期间，选择用于第二排列的电路中的相同的一个电路，以经历第二应力量，其中所述第二量小于第一量。
8.如权利要求1所述的方法，其中，基于所述应力条件确定第一排列和第二排列包括：
在第一时间段期间，选择用于第一排列的电路中的一个电路，以经历第一应力量；和
在第二时间段期间，选择用于第二排列的电路中的同一个电路，以经历第二应力量，其中所述第二量相反于第一量。
9.如权利要求1所述的方法，其中：
选择的电路中的第一多个电路是电路的第一子集，并且选择的电路中的第二多个电路是所述电路的第二不同子集。
10.如权利要求9所述的方法，其中，基于所述应力条件确定第一排列和第二排列包括：
在第一时间段期间，选择用于第一排列的电路中的第一电路，以对电路中的第一电路施加第一应力量；和
不选择电路中的第一电路作为第二排列的一部分，以减少对电路中的第一电路的应力条件。
11.如权利要求10所述的方法，进一步包括：
在进一步的时间段期间，选择电路中的第一电路用于进一步的排列，以对电路中的第一电路施加第二应力量，其中，第二应力量基本上相反于第一应力量。
12.一种用于限制差分电路的阵列上的老化效应的电路系统，该电路系统包括：
输入连接网络，用于连接参考信号到差分电路的阵列的参考输入节点；
输出连接网络，用于连接差分电路的阵列的输出节点到最终输出；和控制电路，用于输出第一时间段期间的第一排列码到输入连接网络和输出连接网络，以及输出第二时间段期间的第二排列码到输入连接网络和输出连接网络；
其中，第一排列码和第二排列码控制通过差分电路的阵列的信号路径，以随着时间限制对差分电路中的至少一个的应力条件，同时保持参考信号和最终输出之间的关系。
13.如权利要求12所述的电路系统，其中：
在第一时间段期间，参考信号不对称地加应力于差分电路的阵列。
14.如权利要求12所述的电路系统，其中：
差分电路的阵列包括用于接收可变输入信号的相应的可变输入节点；知
可变输入信号和相应的参考信号之间的差异对差分电路施加不同的应力条件。
15.如权利要求12所述的电路系统 ，其中，控制电路观察最终输出的输出代码，并基于所述输出代码输出所述第一排列码和第二排列码。
16.一种模数转换器，包括：
差分电路的阵列，其中所述差分电路具有相应的参考输入节点，连接到模数转换器的模拟输入的相应的可变输入节点，以及相应的第一可变输出节点；
输入连接网络，配置为连接参考信号到参考输入节点；
第一输出连接网络，配置为连接第一可变输出节点到第一输出；和
控制电路，被配置为在不同时间段使用不同排列码的序列控制输入连接网络和第一输出连接网络，以限制与至少一些差分电路的老化相关联的失配累积。
17.如权利要求16所述的模数转换器，其中，所述控制电路控制所述输入连接网络和第一输出连接网络，以反转与至少一些差分电路的老化相关联的失配累积。
18.如权利要求16所述的模数转换器，其中，所述差分电路包括比较器电路，被配置为比较相应的可变输入节点的状态和相应的参考输入节点的状态，以及在第一可变输出节点输出比较，用于生成模拟输入的数字表示。
19.如权利要求16所述的模数转换器，其中：
差分电路包括具有相应的第一可变输出节点和相应的第二可变输出节点的差分放大器电路；
模数转换器还包括第二输出连接网络，被配置为将第二可变输出节点连接到第二输出。
20.如权利要求19所述的模数转换器：
电路系统的第一输出被连接到第一负载线，并且电路的第二被连接到第二负载线；
第一负载线和第二负载线连接到比较器，以产生电路系统的另一输出。
CN201610134720.6A 2015-03-11 2016-03-10 限制模拟差分电路的老化效应 Active CN105978564B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562131725P 2015-03-11 2015-03-11
US62/131,725 2015-03-11
US15/042,675 US9531398B2 (en) 2015-03-11 2016-02-12 Limiting aging effects in analog differential circuits
US15/042,675 2016-02-12

Publications (2)

Publication Number Publication Date
CN105978564A CN105978564A (zh) 2016-09-28
CN105978564B true CN105978564B (zh) 2019-07-19

Family

ID=55453100

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610134720.6A Active CN105978564B (zh) 2015-03-11 2016-03-10 限制模拟差分电路的老化效应

Country Status (3)

Country Link
US (1) US9531398B2 (zh)
EP (1) EP3070485B1 (zh)
CN (1) CN105978564B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11073551B2 (en) * 2018-08-16 2021-07-27 Taiwan Semiconductor Manufacturing Company Ltd. Method and system for wafer-level testing
US11099231B2 (en) 2019-09-30 2021-08-24 Nxp Usa, Inc. Stress test on circuit with low voltage transistor
US11038522B1 (en) * 2020-02-03 2021-06-15 Nxp B.V. Offset compensation in ADC circuitry
CN115801009B (zh) * 2023-01-30 2023-05-09 上海芯炽科技集团有限公司 一种补偿tiadc并行采集系统时间偏移误差的方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5621339A (en) 1993-09-14 1997-04-15 Crystal Semiconductor Method and apparatus for removing trapped oxide charge from a differential input stage
US6661365B1 (en) 2001-04-30 2003-12-09 Engim, Incorporated Circuit architectures and methods for A/D conversion
US7315178B1 (en) 2002-04-16 2008-01-01 Transmeta Corporation System and method for measuring negative bias thermal instability with a ring oscillator
WO2006053098A1 (en) 2004-11-08 2006-05-18 Elder J Scott Method and apparatus for calibrating analog circuits using statistical techniques
JP2007213706A (ja) 2006-02-09 2007-08-23 Renesas Technology Corp 半導体装置
FR2900479B1 (fr) 2006-04-27 2008-10-17 St Microelectronics Crolles 2 Circuit d'horloge pour circuit integre et procede d'elaboration d'une valeur de comptage d'un tel circuit d'horloge
US8578137B2 (en) 2006-11-03 2013-11-05 Intel Corporation Reducing aging effect on registers
KR100904962B1 (ko) 2007-05-31 2009-06-26 삼성전자주식회사 스트레스 검출 회로, 이를 포함하는 반도체 칩 및 스트레스검출 방법
US8248353B2 (en) * 2007-08-20 2012-08-21 Au Optronics Corporation Method and device for reducing voltage stress at bootstrap point in electronic circuits
JP5234333B2 (ja) * 2008-05-28 2013-07-10 Ｎｌｔテクノロジー株式会社 ゲート線駆動回路、アクティブマトリクス基板及び液晶表示装置
US8436659B1 (en) * 2008-06-24 2013-05-07 Marvell International Ltd. Circuits and methods for reducing electrical stress on a transistor
US20100220514A1 (en) 2009-03-02 2010-09-02 Lyric Semiconductor, Inc. Storage devices with soft processing
US8330632B2 (en) 2011-02-11 2012-12-11 University Of Florida Research Foundation, Inc. Self-healing analog-to-digital converters with background calibration
WO2012131425A1 (en) * 2011-03-25 2012-10-04 Freescale Semiconductor, Inc. Integrated circuit and method for reducing an impact of electrical stress in an integrated circuit
DE102012223245A1 (de) * 2011-12-16 2013-06-20 Lear Corporation Vorrichtung und Verfahren zum Bewerten der Integrität eines Analog-Digital-Wandlers
EP2629428A1 (en) 2012-02-16 2013-08-21 Imec A/D Converter and Method for Calibrating the Same

Also Published As

Publication number Publication date
EP3070485A2 (en) 2016-09-21
EP3070485B1 (en) 2020-02-12
US9531398B2 (en) 2016-12-27
EP3070485A3 (en) 2016-11-09
US20160269038A1 (en) 2016-09-15
CN105978564A (zh) 2016-09-28

Similar Documents

Publication Publication Date Title
CN105978564B (zh) 限制模拟差分电路的老化效应
CN104052479B (zh) 数模转换器中的时钟信号误差校正
CN107026622A (zh) 具有分离反馈的双端口互阻抗放大器
WO2011145152A1 (ja) デジタル－アナログ変換器及びデジタル－アナログ変換装置
US7308044B2 (en) Technique for receiving differential multi-PAM signals
DE102015121472A1 (de) Sar-adcs mit dediziertem referenzkondensator für jeden bit-kondensator
CN104821827B (zh) 改进的模数转换器和操作模数转换器的方法
JP6756287B2 (ja) ニューラルネットワーク回路
WO2013090851A1 (en) Techniques for pga linearity
JP2009081749A (ja) 低オフセット入力回路
US20100102870A1 (en) Wideband switched current source
CN103986432B (zh) 可变增益放大器及其操作方法
CN108540135A (zh) 一种数模转换器及转换电路
US20150358008A1 (en) Linearity of Phase Interpolators using Capacitive Elements
US7501863B2 (en) Voltage margining with a low power, high speed, input offset cancelling equalizer
CN106548742B (zh) 面板驱动电路
US8830100B2 (en) Digital-analog converter and control method thereof
TWI430563B (zh) 信號產生裝置及方法
TWI783245B (zh) 運算放大器的降電容方案
RU2441316C1 (ru) Дифференциальный усилитель с малым напряжением питания
Herencsar et al. Single UCC-N1B 0520 device as a modified CFOA and its application to voltage-and current-mode universal filters
CN108959757B (zh) 一种线性分组排序方法及装置
TWI650937B (zh) 驅動電路
KR101723624B1 (ko) 싸이클릭 디지털-아날로그 변환기의 코어 회로 및 이를 포함하는 디지털-아날로그 변환기
US9455619B1 (en) System and method for implementing current sharing between packaged power supplies

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant