CN105976024A - 基于rbf的模式分类器及其工作方法 - Google Patents

基于rbf的模式分类器及其工作方法 Download PDF

Info

Publication number
CN105976024A
CN105976024A CN201610556919.8A CN201610556919A CN105976024A CN 105976024 A CN105976024 A CN 105976024A CN 201610556919 A CN201610556919 A CN 201610556919A CN 105976024 A CN105976024 A CN 105976024A
Authority
CN
China
Prior art keywords
transistor
colelctor electrode
base stage
outfan
rbf
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610556919.8A
Other languages
English (en)
Other versions
CN105976024B (zh
Inventor
魏榕山
王智宇
刘欢
陈林城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuzhou University
Original Assignee
Fuzhou University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuzhou University filed Critical Fuzhou University
Publication of CN105976024A publication Critical patent/CN105976024A/zh
Application granted granted Critical
Publication of CN105976024B publication Critical patent/CN105976024B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G06N3/065—Analogue means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Computational Linguistics (AREA)
  • Data Mining & Analysis (AREA)
  • Artificial Intelligence (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Neurology (AREA)
  • Amplifiers (AREA)

Abstract

本发明提出了一种基于RBF的模式分类器及其工作方法，通过并联适当数量的模式分类器，给定适当的外界偏置电压，可实现模式分类的功能。本发明可集成为专用的神经网络芯片，具有体积小、方便携带、可嵌入等优点，可以实现高度的并行计算，克服了软件实现模式分类器的体积大、不易携带、不易嵌入、运算速度慢的缺陷。本发明还可以通过适当增加RBF神经元电路模块的数目或通过将本发明进行并联的方式，来扩展电路的功能，使其解决更复杂的模式分类问题。本发明凭借其可嵌入性、便携性、高速性、可扩展等优点，有望在模式分类等人工智能领域得到广泛的应用。

Description

基于RBF的模式分类器及其工作方法
技术领域
本发明涉及一种模式分类器，具体涉及一种基于RBF的模式分类器。
背景技术
RBF(径向基函数，Radial Basic Function)神经网络的理论模型在模式分类、函数逼近等人工智能领域得到了广泛的应用，但目前还主要集中在传统的计算机的软件模拟实现上。RBF神经网络在软件上的实现都是采用通用CPU处理器，不方便嵌入到别的应用系统中去，并且依靠体积巨大的通用计算机系统完成学习运算，不具备便携性。在运算过程中，CPU往往是要等到RBF的神经元一个接一个地计算完之后，再计算总的结果，采用的是串行计算方式，速度较慢。因此，RBF神经网络的软件实现难以满足其在人工智能应用领域高速、便携、可嵌入等方面的要求。
RBF神经网络的硬件实现，可以集成为专用的神经网络芯片，具有体积小、携带方便的特点，容易嵌入到其它系统中实现专用功能。此外，它还可以实现高度的并行计算，克服了在软件上实现RBF神经网络的缺陷。因此，RBF神经网络的硬件实现研究具有重要意义。
发明内容
本发明提出了一种基于RBF的模式分类器的模拟电路实现方案，通过并联适当数量的模式分类器，给定适当的外界偏置电压，可实现将一个空间内的不可划分的点映射到另一个空间，从而将原本不可划分的点进行简单地线性划分，实现模式分类的功能。
本发明通过以下技术方案实现：一种基于RBF的模式分类器，其特征在于：包括第一至第四RBF神经元电路模块、第一至第四电阻及第一至第五Gilbert乘法器；所述第一至第五Gilbert乘法器的电流输出端依次连接作为分类器的输出端Iout；第一RBF神经元电路的输出分别接第一电阻一端及第一Gilbert乘法器的第一输入；第一电阻另一端分别接地及第一Gilbert乘法器第二输入；第二RBF神经元电路的输出分别接第二电阻一端及第二Gilbert乘法器的第一输入；第二电阻另一端分别接地及第二Gilbert乘法器第二输入；第三RBF神经元电路的输出分别接第三电阻一端及第四Gilbert乘法器第一输入；第三电阻另一端分别接地及第四Gilbert乘法器第二输入；第四RBF神经元电路的输出分别接第四电阻一端及第五Gilbert乘法器；第四电阻另一端分别接地及第五Gilbert乘法器第二输入；所述第一RBF神经元电路模块的第一输出端为Vx，第二输出端为Vx0，第三输出端为Vy，第四输出端为Vy0；所述第二RBF神经元电路模块的第一输出端为Vx，第二输出端为Vx0'，第三输出端为Vy，第四输出端为Vy0'；所述第三RBF神经元电路模块的第一输出端为Vx，第二输出端为Vx0”，第三输出端为Vy，第四输出端为Vy0”；所述第四RBF神经元电路模块的第一输出端为Vx，第二输出端为Vx0”'，第三输出端为Vy，第四输出端为Vy0”'；第一Gilbert乘法器第一输出端为Vw1，第二输出端为Vw2，第二Gilbert乘法器第一输出端为Vw1'，第二输出端为Vw2'；第三Gilbert乘法器第一输出端为Vw1”，第二输出端为Vw2”；第四Gilbert乘法器第一输出端为Vw1”'，第二输出端为Vw2”'；第五Gilbert乘法器第一输出端为Vw1””，第二输出端Vw2””，第三Gilbert乘法器的第三端为Vb。
在本发明一实施例中，Gilbert乘法器均包括第一至第十七晶体管M1～M17；第一晶体管至第六晶体管M1～M6的发射极连接在一起接高电平；第一晶体管M1的基极接第二晶体管M2的基极；第一晶体管M1的集电极接分别接第九晶体管M9的发射极及第十晶体管M10的发射极；第二晶体管M2的基极接第二晶体管的集电极；第二晶体管M2的集电极接第七晶体的管M7的集电极；第三晶体管M3的基极接第四晶体管M4的基极；第三晶体管M3的基极接第三晶体管M3的集电极；第三晶体管M3的集电极接第八晶体管M8的集电极；第四晶体管M4的集电极极分别接第十一晶体管M11的发射极及第十二晶体管M12的发射极；第五晶体管M5的基极接第六晶体管M6的基极；第五晶体管M5的基极接第五晶体管M5的集电极；第五晶体管M5的集电极接第十四晶体管M14的集电极；第六晶体管M6的集电极分别接第十七晶体管M17的集电极及输出Iout1；第七晶体管M7的基极接Vw1；第七晶体管M7的发射极分别接第八晶体管的发射极及第十三晶体管M13的集电极；第八晶体管M8的基极接Vw2；第九晶体管M9的基极接第十二晶体管M12的基极；第九晶体管M9的集电极分别接第十一晶体管M11的集电极及第十五晶体管M15的集电极；第十晶体管M10的基极接第十一晶体管M11的基极；第十晶体管M10的集电极分别接第十二晶体管M12的集电极及第十六晶体管M16的集电极；第九晶体管M9和第十晶体管M10的基极分别接Vin的正负极；第十三晶体管M13的基极接偏置电压Vbias；第十四晶体管M14的基极第十五晶体管M15的基极；第十五晶体管M15的基极接其集电极；第十六晶体管M16的基极接第十七管M17基极；第十六晶体管M16的基极接其集电极；第十三至第十七晶体管的发射极连接一起接地。
在本发明一实施例中，所述开平方根电路包括第十八至第二十六晶体管M18～M26；所述第十八晶体管M18集电极及第十九晶体管M19基极连接作为开平方根电路输入端Iin；第十八晶体管M18基极分别接第二十六晶体管M26基极、第十九晶体管M19发射极及第二十四晶体管M24集电极；第十九晶体管M19基极接第二十一晶体管M21基极；第二十晶体管M20基极接其集电极；第二十一晶体管M21发射极接第二十晶体管M20集电极；第二十一晶体管M21集电极接第二十二晶体管M22集电极；第二十二晶体管M22基极接第二十三晶体管基极；第十九晶体管M19集电极、第二十二晶体管M22发射极及第二十三晶体管M23发射极连接在一起接高电平；第二十三晶体管M23集电极分别接第二十五晶体管M25集电极及输出Iout2；第二十四晶体管M24基极分别接第二十五晶体管M25基极与输出端Vb；第二十六晶体管M26集电极接输出Iout2；第十八晶体管M18集电极及第二十四第二十六晶体管M24～M26发射极连接在一起接地。
在本发明一实施例中，所述类高斯函数产生电路包括第二十七至第五十二晶体管M27～M52；第二十七晶体管M27发射极、第二十八晶体管M28发射极及第三十五至第第四十二晶体管M35～M42发射极连接在一起接高电平；所述第二十七晶体管M27基极分别接第二十七晶体管M27的集电极及第二十八晶体管M28基极；第二十七晶体管M27的集电极接第二十九晶体管M29的发射极；第二十八晶体管M28集电极接第三十晶体管M30发射极；第二十九晶体管M29基极分别接第二十九晶体管M29集电极接第三十晶体管M30基极；第二十九晶体管M29集电极接第三十一晶体管M31集电极；第三十晶体管M30集电极接第四十七晶体管M47集电极；第三十一晶体管M31集电极接其基极；第三十一晶体管M31基极分别接第三十一晶体管M31集电极及第三十二晶体管M32基极；第三十一晶体管M31发射极接第三十三M33集电极；第三十二晶体管M32集电极接第三十五M35集电极；第三十二晶体管M32发射极接第三十四晶体管M34集电极；第三十三晶体管M33基极分别接第三十三晶体管M33集电极及第三十四晶体管M34基极；第三十三晶体管M33发射极、第三十四晶体管M34发射极、第五十至第五十二晶体管发射极连接在一起接地；第三十五晶体管M35基极分别连接第三十五晶体管M35集电极、第三十六晶体管M36基极、第四十一晶体管M41基极及第四十二晶体管M42基极；第三十六晶体管M36集电极接第三十七晶体管M37基极；第三十七晶体管M37集电极分别接第四十三晶体管M43集电极及接第四十五晶体管M45集电极；第三十七晶体管M37基极接第三十八晶体管M38基极；第三十八晶体管M38基极、第三十九晶体管M39集电极、第四十二晶体管M42集电极连接在一起接输出Iout3；第三十九晶体管M39基极分别接第四十晶体管M40基极及第四十一晶体管M41集电极；第四十晶体管M40集电极分别接第四十四晶体管M44集电极及第四十六晶体管M46集电极；第四十三晶体管M43基极与第四十六晶体管M46基极一起接输入Vin，第四十三晶体管M43发射极分别接第四十四晶体管M44发射极及第四十八晶体管M48集电极；第四十四晶体管M44基极接V1；第四十五晶体管M45基极接V2；第四十五晶体管M45发射极分别接第四十六晶体管M46发射极及第四十九晶体管M49集电极；第四十七晶体管M47基极分别第四十七晶体管M47集电极、第四十八晶体管M48基极、第四十九晶体管M49基极；第四十七晶体管M47发射极接第五十晶体管M50集电极；第四十八晶体管M48集电极接第五十一晶体管M51集电极；第四十九晶体管M49发射极接第五十二晶体管M52集电极；第五十晶体管M50基极分别接第五十晶体管M50集电极、第五十一晶体管M51基极、第五十二晶体管M52基极。
本发明还提供一种基于上述RBF的模式分类器的工作方法，其特征在于：二维平面上的点的数据由(Vx，Vy)输入，该模式分类器通过判断将平面上某些点归为Type1，此时网络输出Iout为1；而将平面上另外一些点归为Type2，此时网络输出Iout为0；其中该模式分类器的判断过程包括以下步骤：其中输入端Vx和Vy将数据输入该模式分类器，完成RBF神经网络中输入层的功能；(Vx0，Vy0)，(Vx0'，Vy0')，(Vx0”，Vy0”)，(Vx0”'，Vy0”')分别表示四个类高斯函数的中心即控制输入-隐含层权值，(Vw1，Vw2)，(Vw1'，Vw2')，(Vw1”，Vw2”)，(Vw1”'，Vw2”')，(Vw1””，Vw2””)分别用来控制五个隐含-输出层权值，(Vw1”，Vw2”)控制的隐含-输出层权值默认为1，Vb用来控制隐含-输出层阈值；第一至第四RBF神经元电路模块实现Iout＝bexp(-((Vx-Vx0)2+(Vy-Vy0)2)/d)的计算形式，b和d为大于零的为常数，完成RBF神经网络中隐含层功能；第一至第五Gilbert乘法器可对隐含层输出进行加权求和运算，即Iout＝k1y1+k2y2+k3y3+k4y4+k5，k1，k2，k3，k4，k5为常数，y1,y2,y3,y4分别为第一、第二、第三、第四RBF神经元电路模块的输出和RBF神经元电路模块的输出，最终由输出端Iout输出分类结果，完成RBF神经网络中输出层的功能。
在本发明一实施例中，Gilbert乘法器包括第一至第十七晶体管M1～M17，其中第七晶体管M7和第八晶体管M8具有相同的宽长比，第九晶体管M9、第十晶体管M10、第十一晶体管M11和第十二M12具有相同的宽长比，用W表示晶体管沟道宽度，L表示晶体管沟道长度，Cox表示晶体管单位面积栅氧电容，μp和μn分别表示空穴和电子的沟道迁移率，则该电路的输出电流为：
将Vw1与Vin的正端相连，用Vx表示，将Vw2与Vin的负端相连，用Vx0表示，则可得到：
即Iout1＝k(Vx-Vx0)2，其中
在本发明一实施例中，所述开平方根电路的M20管和M21管的宽长比是M18管和M19管的宽长比的4倍，对输入电流开平方根即
在本发明一实施例中，所述类高斯函数产生电路包括第二十七至第五十二晶体管M27～M52，假设第三十六至第第四十一晶体管M36～M41具有相同的宽长比，且是第三十五晶体管M35的a倍，第四十二晶体管M42的宽长比是第三十五晶体管M35的c倍，第四十八晶体管M48、第四十九晶体管M49、第五十一晶体管M51、第五十为晶体管M52具有相同的宽长比，并且是第四十七晶体管M47、第五十晶体管M50的a倍，得到输出电流为：
其中 Cox为晶体管单位面积栅氧电容，μ为沟道迁移率，W为晶体管沟道宽度，L为晶体管沟道长度，通过调整两个差分对的输入电压V1和V2，调整Vinwc和Vw，从而调整该电路输出的类高斯函数的形状；所需的特定高斯函数为取所需的特定高斯函数一些离散的点，通过CADENCE软件仿真，在公式(2)的指导下调整电路参数，从而使类高斯函数对应的点逼近这些离散的点，最终获得逼近的类高斯函
Iout＝bexp(-((Vx-Vx0)2+(Vy-Vy0)2)/d)。
本发明提出了一种基于RBF的模式分类器的模拟电路实现方案，通过并联适当数量的模式分类器，给定适当的外界偏置电压，可实现模式分类的功能。本发明可集成为专用的神经网络芯片，具有体积小、方便携带、可嵌入等优点，可以实现高度的并行计算，克服了软件实现模式分类器的体积大、不易携带、不易嵌入、运算速度慢的缺陷。本发明还可以通过适当增加RBF神经元电路模块的数目或通过将本发明进行并联的方式，来扩展电路的功能，使其解决更复杂的模式分类问题。本发明凭借其可嵌入性、便携性、高速性、可扩展等优点，有望在模式分类等人工智能领域得到广泛的应用。
附图说明
图1为模式分类器的示意图。
图2为模式分类器的原理图。
图3为Gilbert乘法器的晶体管级电路图。
图4为开平方根电路的晶体管级电路图。
图5类高斯函数产生电路的晶体管级电路图。
图6类高斯函数产生电路的仿真图。
图7类高斯函数产生电路的仿真波形与理想高斯函数对比图。
图8五个点的分布图。
图9模式分类器的功能仿真图。
具体实施方式
下面结合附图和具体实施方式对本发明做进一步说明。
本发明利用Gilbert乘法器，开平方根电路，类高斯函数产生电路这些基本电路单元设计了一个基于RBF的模式分类器。如图1所示，该模式分类器有两个输入端(Vx，Vy)，一个输出端(Iout)，以及二十一个控制端(其中(Vx0，Vy0)，(Vx0'，Vy0')，(Vx0”，Vy0”)，(Vx0”'，Vy0”')分别表示四个类高斯函数的中心(即控制输入-隐含层权值)，V1和V2用来控制类高斯函数的形状(即控制输入-隐含层阈值)，(Vw1，Vw2)，(Vw1'，Vw2')，(Vw1”，Vw2”)，(Vw1”'，Vw2”')，(Vw1””，Vw2””)分别用来控制五个隐含-输出层权值(图2中(Vw1”，Vw2”)控制的隐含-输出层权值默认为1)，Vb用来控制隐含-输出层阈值)。通过在控制端加载适当的偏置电压，便可实现将二维平面上的几个点进行正确分类的功能。即二维平面上的点的数据由(Vx，Vy)输入，该模式分类器将平面上某些点归为Type1，此时网络输出Iout为1；而将平面上另外一些点归为Type2，此时网络输出Iout为0。
本发明的原理图如图2所示，该分类器包括第一至第四RBF神经元电路模块、第一至第四电阻及第一至第五Gilbert乘法器；所述第一至第五Gilbert乘法器的电流输出端依次连接作为分类器的输出端Iout；第一RBF神经元电路的输出分别接第一电阻一端及第一Gilbert乘法器的第一输入；第一电阻另一端分别接地及第一Gilbert乘法器第二输入；第二RBF神经元电路的输出分别接第二电阻一端及第二Gilbert乘法器的第一输入；第二电阻另一端分别接地及第二Gilbert乘法器第二输入；第三RBF神经元电路的输出分别接第三电阻一端及第四Gilbert乘法器第一输入；第三电阻另一端分别接地及第四Gilbert乘法器第二输入；第四RBF神经元电路的输出分别接第四电阻一端及第五Gilbert乘法器；第四电阻另一端分别接地及第五Gilbert乘法器第二输入；所述第一RBF神经元电路模块的第一输出端为Vx，第二输出端为Vx0，第三输出端为Vy，第四输出端为Vy0；所述第二RBF神经元电路模块的第一输出端为Vx，第二输出端为Vx0'，第三输出端为Vy，第四输出端为Vy0'；所述第三RBF神经元电路模块的第一输出端为Vx，第二输出端为Vx0”，第三输出端为Vy，第四输出端为Vy0”；所述第四RBF神经元电路模块的第一输出端为Vx，第二输出端为Vx0”'，第三输出端为Vy，第四输出端为Vy0”'；第一Gilbert乘法器第一输出端为Vw1，第二输出端为Vw2，第二Gilbert乘法器第一输出端为Vw1'，第二输出端为Vw2'；第三Gilbert乘法器第一输出端为Vw1”，第二输出端为Vw2”；第四Gilbert乘法器第一输出端为Vw1”'，第二输出端为Vw2”'；第五Gilbert乘法器第一输出端为Vw1””，第二输出端Vw2””，第三Gilbert乘法器的第三端为Vb。
图3为Gilbert乘法器的晶体管级电路图，它在神经网络中被广泛用于实现大规模处理Σ的功能。折叠式Gilbert乘法器的动态范围大、乘法运算的精度高。Gilbert乘法器均包括第一至第十七晶体管M1～M17；第一晶体管至第六晶体管M1～M6的发射极连接在一起接高电平；第一晶体管M1的基极接第二晶体管M2的基极；第一晶体管M1的集电极接分别接第九晶体管M9的发射极及第十晶体管M10的发射极；第二晶体管M2的基极接第二晶体管的集电极；第二晶体管M2的集电极接第七晶体的管M7的集电极；第三晶体管M3的基极接第四晶体管M4的基极；第三晶体管M3的基极接第三晶体管M3的集电极；第三晶体管M3的集电极接第八晶体管M8的集电极；第四晶体管M4的集电极极分别接第十一晶体管M11的发射极及第十二晶体管M12的发射极；第五晶体管M5的基极接第六晶体管M6的基极；第五晶体管M5的基极接第五晶体管M5的集电极；第五晶体管M5的集电极接第十四晶体管M14的集电极；第六晶体管M6的集电极分别接第十七晶体管M17的集电极及输出Iout1；第七晶体管M7的基极接Vw1；第七晶体管M7的发射极分别接第八晶体管的发射极及第十三晶体管M13的集电极；第八晶体管M8的基极接Vw2；第九晶体管M9的基极接第十二晶体管M12的基极；第九晶体管M9的集电极分别接第十一晶体管M11的集电极及第十五晶体管M15的集电极；第十晶体管M10的基极接第十一晶体管M11的基极；第十晶体管M10的集电极分别接第十二晶体管M12的集电极及第十六晶体管M16的集电极；第九晶体管M9和第十晶体管M10的基极分别接Vin的正负极；第十三晶体管M13的基极接偏置电源Vbias(因为是外接电压因此图中未标出)；第十四晶体管M14的基极第十五晶体管M15的基极；第十五晶体管M15的基极接其集电极；第十六晶体管M16的基极接第十七管M17基极；第十六晶体管M16的基极接其集电极；第十三至第十七晶体管的发射极连接一起接地。Gilbert乘法器的晶体管尺寸参见表1。
表1
管子名称 宽长比(W/L) 管子名称 宽长比(W/L)
M1 60/1 M10 15/1
M2 60/1 M11 15/1
M3 60/1 M12 15/1
M4 60/1 M13 100/1
M5 60/1 M14 40/1
M6 60/1 M15 40/1
M7 5/1 M16 40/1
M8 5/1 M17 40/1
M9 15/1
开平方根电路的晶体管级电路图如图4所示，其核心部分是由M18，M19，M20以及M21构成的translinear结构，M20管和M21管的宽长比是M18管和M19管的宽长比的4倍，该电路可实现对电流开平方根。具体的在本发明一实施例中，所述开平方根电路包括第十八至第二十六晶体管M18～M26；所述第十八晶体管M18集电极及第十九晶体管M19基极连接作为开平方根电路输入端Iin；第十八晶体管M18基极分别接第二十六晶体管M26基极、第十九晶体管M19发射极及第二十四晶体管M24集电极；第十九晶体管M19基极接第二十一晶体管M21基极；第二十晶体管M20基极接其集电极；第二十一晶体管M21发射极接第二十晶体管M20集电极；第二十一晶体管M21集电极接第二十二晶体管M22集电极；第二十二晶体管M22基极接第二十三晶体管基极；第十九晶体管M19集电极、第二十二晶体管M22发射极及第二十三晶体管M23发射极连接在一起接高电平；第二十三晶体管M23集电极分别接第二十五晶体管M25集电极及输出Iout2；第二十四晶体管M24基极分别接第二十五晶体管M25基极与输出端Vb；第二十六晶体管M26集电极接输出Iout2；第十八晶体管M18集电极及第二十四第二十六晶体管M24～M26发射极连接在一起接地。开平方根电路的晶体管尺寸参见表2。
表2
管子名称 宽长比(W/L)
M1 25/1
M2 25/1
M3 50/1
M4 50/1
M5 100/1
M6 100/1
M7 30/1
M8 30/1
M9 25/1
类高斯函数电路的晶体管级电路图如图5所示，所述类高斯函数产生电路包括第二十七至第五十二晶体管M27～M52；第二十七晶体管M27发射极、第二十八晶体管M28发射极及第三十五至第第四十二晶体管M35～M42发射极连接在一起接高电平；所述第二十七晶体管M27基极分别接第二十七晶体管M27的集电极及第二十八晶体管M28基极；第二十七晶体管M27的集电极接第二十九晶体管M29的发射极；第二十八晶体管M28集电极接第三十晶体管M30发射极；第二十九晶体管M29基极分别接第二十九晶体管M29集电极接第三十晶体管M30基极；第二十九晶体管M29集电极接第三十一晶体管M31集电极；第三十晶体管M30集电极接第四十七晶体管M47集电极；第三十一晶体管M31集电极接其基极；第三十一晶体管M31基极分别接第三十一晶体管M31集电极及第三十二晶体管M32基极；第三十一晶体管M31发射极接第三十三M33集电极；第三十二晶体管M32集电极接第三十五M35集电极；第三十二晶体管M32发射极接第三十四晶体管M34集电极；第三十三晶体管M33基极分别接第三十三晶体管M33集电极及第三十四晶体管M34基极；第三十三晶体管M33发射极、第三十四晶体管M34发射极、第五十至第五十二晶体管发射极连接在一起接地；第三十五晶体管M35基极分别连接第三十五晶体管M35集电极、第三十六晶体管M36基极、第四十一晶体管M41基极及第四十二晶体管M42基极；第三十六晶体管M36集电极接第三十七晶体管M37基极；第三十七晶体管M37集电极分别接第四十三晶体管M43集电极及接第四十五晶体管M45集电极；第三十七晶体管M37基极接第三十八晶体管M38基极；第三十八晶体管M38基极、第三十九晶体管M39集电极、第四十二晶体管M42集电极连接在一起接输出Iout3；第三十九晶体管M39基极分别接第四十晶体管M40基极及第四十一晶体管M41集电极；第四十晶体管M40集电极分别接第四十四晶体管M44集电极及第四十六晶体管M46集电极；第四十三晶体管M43基极与第四十六晶体管M46基极一起接输入Vin，第四十三晶体管M43发射极分别接第四十四晶体管M44发射极及第四十八晶体管M48集电极；第四十四晶体管M44基极接V1；第四十五晶体管M45基极接V2；第四十五晶体管M45发射极分别接第四十六晶体管M46发射极及第四十九晶体管M49集电极；第四十七晶体管M47基极分别第四十七晶体管M47集电极、第四十八晶体管M48基极、第四十九晶体管M49基极；第四十七晶体管M47发射极接第五十晶体管M50集电极；第四十八晶体管M48集电极接第五十一晶体管M51集电极；第四十九晶体管M49发射极接第五十二晶体管M52集电极；第五十晶体管M50基极分别接第五十晶体管M50集电极、第五十一晶体管M51基极、第五十二晶体管M52基极。电路晶体管尺寸如表3所示。
表3
管子名称 宽长比(W/L) 管子名称 宽长比(W/L) 管子名称 宽长比(W/L)
M27 14/1 M36 100/1 M44 30/1
M28 14/1 M37 100/1 M45 30/1
M29 14/1 M38 100/1 M46 100/1
M30 14/1 M39 100/1 M47 100/1
M31 9/1 M40 100/1 M48 100/1
M32 9/1 M41 100/1 M49 100/1
M33 9/1 M42 100/1 M50 100/1
M34 9/1 M43 30/1 M51 100/1
M35 100/1 M44 30/1
上述RBF的模式分类器的工作方法为：二维平面上的点的数据由(Vx，Vy)输入，该模式分类器通过判断将平面上某些点归为Type1，此时网络输出Iout为1；而将平面上另外一些点归为Type2，此时网络输出Iout为0；其中该模式分类器的判断过程包括以下步骤：其中输入端Vx和Vy将数据输入该模式分类器，完成RBF神经网络中输入层的功能；(Vx0，Vy0)，(Vx0'，Vy0')，(Vx0”，Vy0”)，(Vx0”'，Vy0”')分别表示四个类高斯函数的中心即控制输入-隐含层权值，(Vw1，Vw2)，(Vw1'，Vw2')，(Vw1”，Vw2”)，(Vw1”'，Vw2”')，(Vw1””，Vw2””)分别用来控制五个隐含-输出层权值，(Vw1”，Vw2”)控制的隐含-输出层权值默认为1，Vb用来控制隐含-输出层阈值；第一至第四RBF神经元电路模块实现Iout＝bexp(-((Vx-Vx0)2+(Vy-Vy0)2)/d)的计算形式，b和d为大于零的为常数，完成RBF神经网络中隐含层功能；第一至第五Gilbert乘法器可对隐含层输出进行加权求和运算，即Iout＝k1y1+k2y2+k3y3+k4y4+k5，k1，k2，k3，k4，k5为常数，，y1,y2,y3,y4分别为第一、第二、第三、第四RBF神经元电路模块的输出和RBF神经元电路模块的输出，最终由输出端Iout输出分类结果，完成RBF神经网络中输出层的功能。
在本发明一实施例中，Gilbert乘法器包括第一至第十七晶体管M1～M17，其中第七晶体管M7和第八晶体管M8具有相同的宽长比，第九晶体管M9、第十晶体管M10、第十一晶体管M11和第十二M12具有相同的宽长比，用W表示晶体管沟道宽度，L表示晶体管沟道长度，Cox表示晶体管单位面积栅氧电容，μp和μn分别表示空穴和电子的沟道迁移率，则该电路的输出电流为：
将Vw1与Vin的正端相连，用Vx表示，将Vw2与Vin的负端相连，用Vx0表示，则可得到：
即Iout1＝k(Vx-Vx0)2，其中
在本发明一实施例中，所述开平方根电路的M20管和M21管的宽长比是M18管和M19管的宽长比的4倍，对输入电流开平方根即
在本发明一实施例中，所述类高斯函数产生电路包括第二十七至第五十二晶体管M27～M52，假设第三十六至第第四十一晶体管M36～M41具有相同的宽长比，且是第三十五晶体管M35的a倍，第四十二晶体管M42的宽长比是第三十五晶体管M35的c倍，第四十八晶体管M48、第四十九晶体管M49、第五十一晶体管M51、第五十为晶体管M52具有相同的宽长比，并且是第四十七晶体管M47、第五十晶体管M50的a倍，得到输出电流为：
其中Vinwc＝Vin-Vw，Cox为晶体管单位面积栅氧电容，μ为沟道迁移率，W为晶体管沟道宽度，L为晶体管沟道长度，通过调整两个差分对的输入电压V1和V2，调整Vinwc和Vw，从而调整该电路输出的类高斯函数的形状；所需的特定高斯函数为取特定高斯函数上一些离散的点，通过CADENCE软件仿真，在公式(2)的指导下调整电路参数，从而使类高斯函数对应的点逼近这些离散的点，最终获得逼近的类高斯函Iout＝bexp(-((Vx-Vx0)2+(Vy-Vy0)2)/d)。
在本发明一实施例中，通过调整两个差分对的输入电压V1和V2，可以调整Vinwc和Vw，从而调整该电路输出的类高斯函数的形状，如图6所示。图7为b＝40，d＝0.02时的理想高斯函数和调整得到的类高斯函数，在-0.4～0.4范围内以0.01为步长，对两条曲线取相同的离散点，分别构成向量A和B，在MATLAB软件中利用R2＝(A*B)2/A2*B2可计算得到拟合优度为R2＝0.99775，因此，该电路仿真波形与理想高斯函数能够进行很好的拟合。对于所需的特定高斯函数(b和d为常数)，我们可以取一些离散的点，通过CADENCE软件仿真，在公式(2)的指导下调整电路参数，从而使类高斯函数对应的点逼近这些离散的点，最终获得逼近的类高斯函数。例如，在图7中b＝40，d＝0.02，通过仿真可得类高斯函数产生电路参数为V1＝-0.13V，V2＝0.13V，
在本发明一具体实施例中，利用MATLAB软件和CADENCE软件对基于RBF的模式分类器进行功能的仿真验证。该电路是基于SMIC 0.18μm CMOS工艺参数完成的，电源电压Vdd为1.8V，Vss为-1.8V。如图8所示，在一个平面内存在着(0，1)，(1，0)，(0，0)，(1，0.9)，(0.9，1)五个不可线性划分的点(即无法用一条直线将这五个点分成(0，0)，(1，0.9)，(0.9，1)和(1，0)，(0，1)两组)，我们可以利用四个高斯函数X1＝G1(X,Y)，X2＝G2(X,Y)，X3＝G3(X,Y)和X4＝G4(X,Y)的作用将其映射到另一个四维平面P(X1,X2,X3,X4)，使得原来不可分的四个点在新平面P(X1，X2，X3，X4)内重新分布，从而实现线性划分。本发明通过解决这样一个五个点的模式分类问题来验证该模式分类器的功能，即利用该模式分类器对二维平面上输入的点进行分类，二维平面上的点的数据由(Vx，Vy)输入，该模式分类器将平面上的点(1，0.9)，(0.9，1)和(0，0)归为Type1，这时网络输出Iout为1；而将平面上的点(1，0)和(0，1)归为Type2，这时网络输出Iout为0。
本发明需要通过MATLAB软件对相应的RBF神经网络进行训练，从而得到神经网络的参数，接着将神经网络的参数转化为该模式分类器所需的偏置参数，加载到电路中以实现特定的模式分类功能。要实现不同的模式分类功能需要编写不同的训练程序进行训练，为了使本发明实现五个点的模式分类功能，编写的训练代码如下所示。该程序调用MATLAB软件中的神经网络工具箱函数net＝newrb(P,T,eg,sc)来对神经网络进行训练。在训练过程中，当神经网络的输入为P向量时，输出向量不断逼近期望向量T，直到逼近的均方差精度小于eg＝0.0001时，神经网络停止训练，此时得到一个均方差精度eg<0.0001，散布常数sc＝1的RBF神经网络，接着利用最后的4条命令来显示训练后的神经网络参数。
RBF神经网络训练代码：
经过MATLAB仿真，得到了神经网络参数如表4所示。
表4
将通过MATLAB训练所得到的神经网络的参数转化为该并联模式分类器所需的偏置参数，用0V表示输入0，用0.3V表示输入1，则可以通过计算得到所需要的电路参数值，其中经过仿真可得V1和V2分别为0.13V和-0.13V，确定了类高斯函数的形状。将所需参数直接加载到该并联模式分类器电路上，用CADENCE进行仿真，其仿真结果如图9所示(其中0V表示输入0，0.3V表示输入1，0.27V表示输入0.9)。从该仿真结果可以看出，当输入为点(1，0.9)，(0.9，1)或(0，0)时，输出为1；当输入为点(1，0)或(0，1)时，输出为0，正确地实现将五个点进行模式分类，验证了该模式分类器具有良好的模式分类功能。
以上是本发明的较佳实施例，凡依本发明技术方案所作的改变，所产生的功能作用未超出本发明技术方案的范围时，均属于本发明的保护范围。

Claims (8)

1.一种基于RBF的模式分类器，其特征在于：包括第一至第四RBF神经元电路模块、第一至第四电阻及第一至第五Gilbert乘法器；
所述第一至第五Gilbert乘法器的电流输出端依次连接作为分类器的输出端Iout；第一RBF神经元电路的输出分别接第一电阻一端及第一Gilbert乘法器的第一输入；第一电阻另一端分别接地及第一Gilbert乘法器第二输入；第二RBF神经元电路的输出分别接第二电阻一端及第二Gilbert乘法器的第一输入；第二电阻另一端分别接地及第二Gilbert乘法器第二输入；第三RBF神经元电路的输出分别接第三电阻一端及第四Gilbert乘法器第一输入；第三电阻另一端分别接地及第四Gilbert乘法器第二输入；第四RBF神经元电路的输出分别接第四电阻一端及第五Gilbert乘法器；第四电阻另一端分别接地及第五Gilbert乘法器第二输入
所述第一RBF神经元电路模块的第一输出端为Vx，第二输出端为Vx0，第三输出端为Vy，第四输出端为Vy0；所述第二RBF神经元电路模块的第一输出端为Vx，第二输出端为Vx0′，第三输出端为Vy，第四输出端为Vy0′；所述第三RBF神经元电路模块的第一输出端为Vx，第二输出端为Vx0″，第三输出端为Vy，第四输出端为Vy0″；所述第四RBF神经元电路模块的第一输出端为Vx，第二输出端为Vx0″′，第三输出端为Vy，第四输出端为Vy0″′；第一Gilbert乘法器第一输出端为Vw1，第二输出端为Vw2，第二Gilbert乘法器第一输出端为Vw1′，第二输出端为Vw2′；第三Gilbert乘法器第一输出端为Vw1″，第二输出端为Vw2″；第四Gilbert乘法器第一输出端为Vw1″′，第二输出端为Vw2″′；第五Gilbert乘法器第一输出端为Vw1″″，第二输出端Vw2″″，第三Gilbert乘法器的第三端为Vb。
2.根据权利要求1所述的基于RBF的模式分类器，其特征在于：Gilbert乘法器均包括第一至第十七晶体管M1～M17；第一晶体管至第六晶体管M1～M6的发射极连接在一起接高电平；第一晶体管M1的基极接第二晶体管M2的基极；第一晶体管M1的集电极接分别接第九晶体管M9的发射极及第十晶体管M10的发射极；第二晶体管M2的基极接第二晶体管的集电极；第二晶体管M2的集电极接第七晶体的管M7的集电极；第三晶体管M3的基极接第四晶体管M4的基极；第三晶体管M3的基极接第三晶体管M3的集电极；第三晶体管M3的集电极接第八晶体管M8的集电极；第四晶体管M4的集电极极分别接第十一晶体管M11的发射极及第十二晶体管M12的发射极；第五晶体管M5的基极接第六晶体管M6的基极；第五晶体管M5的基极接第五晶体管M5的集电极；第五晶体管M5的集电极接第十四晶体管M14的集电极；第六晶体管M6的集电极分别接第十七晶体管M17的集电极及输出Iout1；第七晶体管M7的基极接Vw1；第七晶体管M7的发射极分别接第八晶体管的发射极及第十三晶体管M13的集电极；第八晶体管M8的基极接Vw2第九晶体管M9的基极接第十二晶体管M12的基极；第九晶体管M9的集电极分别接第十一晶体管M11的集电极及第十五晶体管M15的集电极；第十晶体管M10的基极接第十一晶体管M11的基极；第十晶体管M10的集电极分别接第十二晶体管M12的集电极及第十六晶体管M16的集电极；第九晶体管M9和第十晶体管M10的基极分别接Vin的正负极；第十三晶体管M13的基极接Vbias；Vbias为偏置电压；第十四晶体管M14的基极第十五晶体管M15的基极；第十五晶体管M15的基极接其集电极；第十六晶体管M16的基极接第十七管M17基极；第十六晶体管M16的基极接其集电极；第十三至第十七晶体管的发射极连接一起接地。
3.根据权利要求1所述的基于RBF的模式分类器，其特征在于：所述开平方根电路包括第十八至第二十六晶体管M18～M26；所述第十八晶体管M18集电极及第十九晶体管M19基极连接作为开平方根电路输入端Iin；第十八晶体管M18基极分别接第二十六晶体管M26基极、第十九晶体管M19发射极及第二十四晶体管M24集电极；第十九晶体管M19基极接第二十一晶体管M21基极；第二十晶体管M20基极接其集电极；第二十一晶体管M21发射极接第二十晶体管M20集电极；第二十一晶体管M21集电极接第二十二晶体管M22集电极；第二十二晶体管M22基极接第二十三晶体管基极；第十九晶体管M19集电极、第二十二晶体管M22发射极及第二十三晶体管M23发射极连接在一起接高电平；第二十三晶体管M23集电极分别接第二十五晶体管M25集电极及输出Iout2；第二十四晶体管M24基极分别接第二十五晶体管M25基极与输出端Vb；第二十六晶体管M26集电极接输出Iout2；第十八晶体管M18集电极及第二十四第二十六晶体管M24～M26发射极连接在一起接地。
4.根据权利要求1所述的基于RBF的模式分类器，其特征在于：所述类高斯函数产生电路包括第二十七至第五十二晶体管M27～M52；第二十七晶体管M27发射极、第二十八晶体管M28发射极及第三十五至第第四十二晶体管M35～M42发射极连接在一起接高电平；所述第二十七晶体管M27基极分别接第二十七晶体管M27的集电极及第二十八晶体管M28基极；第二十七晶体管M27的集电极接第二十九晶体管M29的发射极；第二十八晶体管M28集电极接第三十晶体管M30发射极；第二十九晶体管M29基极分别接第二十九晶体管M29集电极接第三十晶体管M30基极；第二十九晶体管M29集电极接第三十一晶体管M31集电极；第三十晶体管M30集电极接第四十七晶体管M47集电极；第三十一晶体管M31集电极接其基极；第三十一晶体管M31基极分别接第三十一晶体管M31集电极及第三十二晶体管M32基极；第三十一晶体管M31发射极接第三十三M33集电极；第三十二晶体管M32集电极接第三十五M35集电极；第三十二晶体管M32发射极接第三十四晶体管M34集电极；第三十三晶体管M33基极分别接第三十三晶体管M33集电极及第三十四晶体管M34基极；第三十三晶体管M33发射极、第三十四晶体管M34发射极、第五十至第五十二晶体管发射极连接在一起接地；第三十五晶体管M35基极分别连接第三十五晶体管M35集电极、第三十六晶体管M36基极、第四十一晶体管M41基极及第四十二晶体管M42基极；第三十六晶体管M36集电极接第三十七晶体管M37基极；第三十七晶体管M37集电极分别接第四十三晶体管M43集电极及接第四十五晶体管M45集电极；第三十七晶体管M37基极接第三十八晶体管M38基极；第三十八晶体管M38基极、第三十九晶体管M39集电极、第四十二晶体管M42集电极连接在一起接输出Iout3；第三十九晶体管M39基极分别接第四十晶体管M40基极及第四十一晶体管M41集电极；第四十晶体管M40集电极分别接第四十四晶体管M44集电极及第四十六晶体管M46集电极；第四十三晶体管M43基极与第四十六晶体管M46基极一起接输入Vin，第四十三晶体管M43发射极分别接第四十四晶体管M44发射极及第四十八晶体管M48集电极；第四十四晶体管M44基极接V1；第四十五晶体管M45基极接V2；第四十五晶体管M45发射极分别接第四十六晶体管M46发射极及第四十九晶体管M49集电极；第四十七晶体管M47基极分别第四十七晶体管M47集电极、第四十八晶体管M48基极、第四十九晶体管M49基极；第四十七晶体管M47发射极接第五十晶体管M50集电极；第四十八晶体管M48集电极接第五十一晶体管M51集电极；第四十九晶体管M49发射极接第五十二晶体管M52集电极；第五十晶体管M50基极分别接第五十晶体管M50集电极、第五十一晶体管M51基极、第五十二晶体管M52基极。
5.一种基于权利要求1所述的基于RBF的模式分类器的工作方法，其特征在于：二维平面上的点的数据由(Vx，Vy)输入，该模式分类器通过判断将平面上某些点归为Type1，此时网络输出Iout为1；而将平面上另外一些点归为Type2，此时网络输出Iout为0；其中该模式分类器的判断过程包括以下步骤：其中输入端Vx和Vy将数据输入该模式分类器，完成RBF神经网络中输入层的功能；(Vx0，Vy0)，(Vx0′，Vy0′)，(Vx0″，Vy0″)，(Vx0″′，Vy0″′)分别表示四个类高斯函数的中心即控制输入-隐含层权值，(Vw1，Vw2)，(Vw1′，Vw2′)，(Vw1″，Vw2″)，(Vw1″′，Vw2″′)，(Vw1″″，Vw2″″)分别用来控制五个隐含-输出层权值，(Vw1″，Vw2″)控制的隐含输出层权值默认为1，Vb用来控制隐含-输出层阈值；第一至第四RBF神经元电路模块实现Iout＝bexp(-((Vx-Vx0)2+(Vy-Vy0)2)/d)的计算形式，b和d为大于零的为常数，完成RBF神经网络中隐含层功能；第一至第五Gilbert乘法器可对隐含层输出进行加权求和运算，即Iout＝k1y1+k2y2+k3y3+k4y4+k5，k1，k2，k3，k4，k5为常数，y1，y2，y3，y4分别为第一、第二、第三、第四RBF神经元电路模块的输出和RBF神经元电路模块的输出，最终由输出端Iout输出分类结果，完成RBF神经网络中输出层的功能。
6.根据权利要求5所述的基于RBF的模式分类器的工作方法，其特征在于：Gilbert乘法器包括第一至第十七晶体管M1～M17，其中第七晶体管M7和第八晶体管M8具有相同的宽长比，第九晶体管M9、第十晶体管M10、第十一晶体管M11和第十二M12具有相同的宽长比，用W表示晶体管沟道宽度，L表示晶体管沟道长度，Cox表示晶体管单位面积栅氧电容，μp和μn分别表示空穴和电子的沟道迁移率，则该电路的输出电流为：公式(1)，将Vw1与Vin的正端相连，用Vx表示，将Vw2与Vin的负端相连，用Vx0表示，则可得到：
即Iout1＝k0(Vx-Vx0)2，其中
7.根据权利要求5所述的基于RBF的模式分类器的工作方法，其特征在于：所述开平方根电路的M20管和M21管的宽长比是M18管和M19管的宽长比的4倍，对输入电流开平方根即
8.根据权利要求5所述的基于RBF的模式分类器的工作方法，其特征在于：所述类高斯函数产生电路包括第二十七至第五十二晶体管M27～M52，假设第三十六至第第四十一晶体管M36～M41具有相同的宽长比，且是第三十五晶体管M35的a倍，第四十二晶体管M42的宽长比是第三十五晶体管M35的c倍，第四十八晶体管M48、第四十九晶体管M49、第五十一晶体管M51、第五十为晶体管M52具有相同的宽长比，并且是第四十七晶体管M47、第五十晶体管M50的a倍，得到输出电流为：
其中Vinwc＝Vin-Vw，Cox为晶体管单位面积栅氧电容，μ为沟道迁移率，W为晶体管沟道宽度，L为晶体管沟道长度，通过调整两个差分对的输入电压V1和V2，调整Vinwc和Vw，从而调整该电路输出的类高斯函数的形状；所需的特定高斯函数为取所需的特定高斯函数的一些离散的点，通过CADENCE软件仿真，在公式(2)的指导下调整电路参数，从而使类高斯函数对应的点逼近这些离散的点，最终获得逼近的类高斯函
Iout＝bexp(-((Vx-Vx0)2+(Vy-Vy0)2)/d)。
CN201610556919.8A 2016-06-03 2016-07-15 基于rbf的模式分类器及其工作方法 Active CN105976024B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN2016103906892 2016-06-03
CN201610390689 2016-06-03

Publications (2)

Publication Number Publication Date
CN105976024A true CN105976024A (zh) 2016-09-28
CN105976024B CN105976024B (zh) 2018-12-25

Family

ID=56952463

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610556919.8A Active CN105976024B (zh) 2016-06-03 2016-07-15 基于rbf的模式分类器及其工作方法

Country Status (1)

Country Link
CN (1) CN105976024B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107807819A (zh) * 2017-07-20 2018-03-16 上海寒武纪信息科技有限公司 一种支持离散数据表示的用于执行人工神经网络正向运算的装置及方法
WO2018153112A1 (zh) * 2017-02-24 2018-08-30 华为技术有限公司 用于图像处理的装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018153112A1 (zh) * 2017-02-24 2018-08-30 华为技术有限公司 用于图像处理的装置
US10827102B2 (en) 2017-02-24 2020-11-03 Huawei Technologies Co., Ltd Image processing apparatus
CN107807819A (zh) * 2017-07-20 2018-03-16 上海寒武纪信息科技有限公司 一种支持离散数据表示的用于执行人工神经网络正向运算的装置及方法
CN107807819B (zh) * 2017-07-20 2021-06-25 上海寒武纪信息科技有限公司 一种支持离散数据表示的用于执行人工神经网络正向运算的装置及方法

Also Published As

Publication number Publication date
CN105976024B (zh) 2018-12-25

Similar Documents

Publication Publication Date Title
CN107239446B (zh) 一种基于神经网络与注意力机制的情报关系提取方法
CN203675093U (zh) 基于浮栅技术的动态异或门设计
CN106656458B (zh) 超混沌隐藏吸引子产生电路及其构建方法
CN105976024A (zh) 基于rbf的模式分类器及其工作方法
CN105005029B (zh) 一种基于数据场层次聚类的多模雷达信号分选方法
CN106067064B (zh) 基于rbf的函数逼近器系统
CN205788258U (zh) 基于rbf的函数逼近器
CN104764987B (zh) 一种电力电子开关器件igbt高频模型寄生参数的获取方法
CN106067063B (zh) Rbf神经元电路及其工作方法
CN206003142U (zh) Rbf神经元电路
CN206480025U (zh) 基于rbf的模式分类器
Somerville The predictability of weather and climate
CN105843971A (zh) 一种基于rlid3的增量集成学习的数据分类方法
CN206282337U (zh) 脉冲神经电路
CN112285541B (zh) 一种电流频率转换电路的故障诊断方法
CN203154825U (zh) 幼儿记数读数玩具
Ohmori et al. Shape modeling using homotopy
Li et al. A new classification arithmetic for multi-image classification in genetic programming
Adler The changes taking place in mathematics
Ljajko et al. The hyperbola and Geogebra in high-school instruction
Chiou et al. Exploring Virtual Reality for Student Learning Enhancement on Environmentally Sustainable Manufacturing with Renewable Energy
CN204348189U (zh) 交互式模电实验平台
Howard Nonlinear system simulation
Chible Experimental results of an analog VLSI multiplier/synapse/transconductance circuit
CN206074700U (zh) 一种智能车竞赛电磁检测电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant