CN105931360B - 膜厚的检测装置 - Google Patents

Abstract

本申请提供了一种膜厚的检测装置。该检测装置包括公共电极与检测芯片，检测芯片包括：检测电极阵列，与公共电极在第一方向上相对且间隔设置，包括多个依次排列的检测电极，公共电极与检测电极阵列之间的间隔构成待测膜的传输通道；检测电路，与检测电极阵列电连接，用于检测各检测电极的感应电信号；检测芯片由结构膜层形成，结构膜层包括：基板与绝缘膜，基板设置于基板的表面上，绝缘膜包括与基板接触设置的第一绝缘层，第一绝缘层为氧化绝缘层，检测电极阵列设置在绝缘膜的远离基板的表面上。该检测装置使用方便，且检测精度高。

Description

膜厚的检测装置

技术领域

本申请涉及膜厚的检测领域，具体而言，涉及一种膜厚的检测装置。

背景技术

在金融领域中，验钞机、ATM机与清分机通过各种方式对纸币的真伪进行鉴别并筛选，其中，很多都是通过对纸币的厚度的检测来辨别纸币的真伪。而纸币厚度的检测大多都采用压轮的检测方式，即纸币通过压轮时，测量压轮的间隙，进而通过间隙来判断纸币的厚度。这种检测方式存在检测结构庞大与检测精度较低的缺陷。

发明内容

本申请的主要目的在于提供一种膜厚的检测装置，以解决现有技术中检测结构庞大的问题。

为了实现上述目的，根据本申请的一个方面，提供了一种膜厚的检测装置，该检测装置包括公共电极与检测芯片，其中，上述检测芯片包括：检测电极阵列，与上述公共电极在第一方向上相对且间隔设置，上述检测电极阵列包括多个依次排列的检测电极，上述公共电极与上述检测电极阵列之间的间隔构成待测膜的传输通道；检测电路，与上述检测电极阵列电连接，用于检测各上述检测电极的感应电信号；上述检测芯片由结构膜层形成，上述结构膜层包括：基板与绝缘膜，上述基板设置于上述基板的表面上，上述绝缘膜包括与上述基板接触设置的第一绝缘层，上述第一绝缘层为氧化绝缘层，上述检测电极阵列设置在上述绝缘膜的远离上述基板的表面上。

进一步地，上述检测电极为窄条状电极，上述窄条状电极在第二方向上的最大宽度小于在第三方向上的最大宽度，上述第二方向和上述第三方向均与上述第一方向垂直，且上述第三方向为上述待测膜的移动方向。

进一步地，至少一个上述检测电极包括多个顶电极与底电极区域，上述底电极区域设置在上述绝缘膜中，上述底电极区域与上述基板不接触设置，上述绝缘膜的远离上述基板的表面开设有多个过孔，上述顶电极与上述过孔一一对应，各上述顶电极与上述底电极区域通过对应的过孔电连接。

进一步地，上述绝缘膜包括：第二绝缘层，设置在上述第一绝缘层的远离上述基板的表面上；第三绝缘层，设置于上述第二绝缘层的远离上述第一绝缘层的表面上。

进一步地，上述底电极区域设置在上述第三绝缘层中，多个上述过孔开设于上述第三绝缘层的远离上述第二绝缘层的表面。

进一步地，各上述结构膜层芯片还包括：保护层，覆盖各上述检测电极的裸露表面与上述绝缘膜的裸露表面。

进一步地，上述检测电极为铝电极。

进一步地，上述检测电路包括初始放大单元，包括多个初始放大器，上述初始放大器与上述检测电极一一对应，上述初始放大器的输入端与对应的检测电极电连接，用于放大对应的各上述检测电极的感应电信号：移位控制单元，包括移位输入端与移位输出端，上述移位输入端与上述初始放大单元电连接，用于控制各上述检测电极的感应电信号的输出顺序；扫描位总线，与上述移位输出端电连接，用于接收上述各初始放大器的输出信号；逻辑控制单元，用于接收外界的输入信号、产生控制上述检测芯片的控制信号与输出检测信号。

进一步地，上述移位控制单元包括：移位开关阵列，包括多个移位开关，上述移位开关与上述初始放大器一一对应，各上述移位开关包括移位开关第一端、移位开关第二端与移位关第三端，上述移位开关第一端与对应的初始放大器的输出端电连接；移位控制电路，与各上述移位开关电连接，用于控制各上述移位开关的接通与关断。

应用本申请的技术方案，检测装置将检测电极阵列与检测电路集成在一个检测芯片上，使得用于检测的检测电极的体积较小，能够提高检测装置的分辨率，进而能够提高检测精度，且该检测装置使用方便，且检测电极设置在绝缘膜的远离基板的表面上，这样的检测电极能够更加灵敏地感应电信号，并且，与基板接触设置的为氧化绝缘层，该氧化绝缘层能够隔离检测电极与基板之间的电连接，使检测电极上感应的电荷不易流失，提高了检测精度。

附图说明

构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1示出了本申请一种典型实施方式提供的检测芯片的局部剖面结构示意图；

图2示出了本申请又一种实施例提供的检测芯片的局部剖面结构示意图；

图3示出了本申请另一种实施例提供的检测芯片的局部俯视图；

图4示出了图3所示的局部检测芯片的剖面结构示意图；

图5示出了本申请再一种实施例提供的检测芯片的局部俯视图；

图6示出了图5所示的局部检测芯片的剖面结构示意图；

图7示出了本申请又一种实施例提供的检测芯片的局部正视图；

图8示出了图7所示的局部检测芯片的剖面结构示意图；

图9示出了本申请又一种实施例提供的检测装置的局部电路结构示意图；

图10示出了本申请另一种实施例提供的检测装置的局部电路结构示意图；以及

图11示出了本申再一种请实施例提供的检测装置的局部电路结构示意图。

其中，上述附图包括以下附图标记：

01、扫描位总线；011、扫描位总线钳位开关；02、复位位总线；021、复位位总线钳位开关；11、检测电极；12、绝缘膜；20、复位开关；30、初始放大器；40、移位开关；41、移位控制电路；42、第一移位开关；43、第二移位开关；50、扫描存储开关；60、扫描存储电容；70、复位存储开关；80、复位存储电容；91、增益放大器；92、基准电压取样电路；93、输出缓冲电路；100、公共电极；101、基板；102、第一绝缘层；103、第二绝缘层；104、第三绝缘层；105、底电极区域；106、过孔；107、顶电极；108、保护层。

具体实施方式

应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。

需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。

正如背景技术所介绍的，现有技术中的膜厚的检测装置体积庞大与检测精度较低，为了解决如上的技术问题，本申请提出了一种膜厚的检测装置。

本申请一种典型的实施方式中，提供了一种膜厚的检测装置，上述检测装置包括公共电极100与检测芯片，其中，上述检测芯片包括检测电极阵列与检测电路，检测电极阵列与上述公共电极100在第一方向上相对且间隔设置，上述检测电极阵列包括多个依次排列的检测电极11，上述公共电极100与各上述检测电极阵列之间的间隔构成待测膜的传输通道；检测电路与上述检测电极阵列电连接，用于检测各上述检测电极11的感应电信号，上述检测芯片由结构膜层形成，如图1所示，上述结构膜层包括：基板101与绝缘膜12，其中，绝缘膜12设置于上述基板101的表面上，上述绝缘膜12包括与上述基板101接触设置的第一绝缘层102，上述第一绝缘层102为氧化绝缘层；检测电极阵列设置于上述绝缘膜12的远离上述基板101的表面上，图1中只示出了一个检测电极11设置在第一绝缘层102的表面上。

上述的检测电极11也是结构膜层中的一层，集成的检测芯片中的检测电路也是由结构膜层形成的，形成检测电路的结构膜层不仅包括基板101与绝缘膜12，还包括其他的本领域技术人员知晓的结构膜层，这里就不再阐述了。

上述的检测装置将检测电极阵列与检测电路集成在一个检测芯片上，使得用于检测的检测电极11的体积较小，能够提高检测装置的分辨率，进而能够提高检测精度，且该检测装置使用方便，且检测电极11设置在绝缘膜12的远离基板101的表面上，这样的检测电极11能够更加灵敏地感应电信号，并且，与基板101接触设置的为氧化绝缘层，该氧化绝缘层能够隔离检测电极11与基板101之间的电连接，使检测电极11上感应的电荷不易流失。

为了进一步降低此检测电极11的面积，进而降低其寄生容量，提高扫描时检测电极11上电压复位速度，进而提高整个检测装置的检测速度，如图3与图4所示，本申请优选上述检测电极11为窄条状电极，且上述窄条状电极在第二方向上的最大宽度小于在第三方向上的最大宽度，上述第二方向和上述第三方向均与上述第一方向垂直，且上述第三方向为待测膜的移动方向，

本申请的另一种实施例中，如图5至图8所示，至少一个检测电极11包括多个顶电极107与底电极区域105，底电极区域105设置在上述绝缘膜12中，上述底电极区域105与上述基板101不接触设置，上述绝缘膜12的远离上述基板101的表面开设有多个过孔106，上述顶电极107与上述过孔106一一对应，各上述顶电极107与上述底电极区域105通过对应的上述过孔106电连接。这种结构的顶电极107相当于将原来一个大的检测电极分割成长条状(长方体)或方块(正方体)阵列的顶电极107，增加了检测电极11与外界电场的接触面积，进一步提高检测电极11感度。

由图3、图5或图7所示，检测电极11或者底电极区域105不是严格的长方体或正方体，而是在一面具有一个小突起，小突起利于电荷集中，便于与其他的结构进行电气连接的。这个小突起也可以没有的，本领域技术人员可以根据实际情况设置检测电极或者底电极区域的形状。

为了进一步保证检测电极11的与其他电路之间的绝缘性与其简化其制备工艺，如图2、图4、图6与或8所示(图6与图8的检测芯片的结构本身不相同，但是，剖面结构图是相同的)，本申请优选上述绝缘膜12包括第二绝缘层103与第三绝缘层104，其中，第二绝缘层103设置在上述第一绝缘层102的远离上述基板101的表面上；第三绝缘层104设置于上述第二绝缘层103的远离上述第一绝缘层102的表面上。

本申请的再一种实施例中，如图6与图8所示，上述底电极区域105设置在上述第三绝缘层104中，多个上述过孔106开设于上述第三绝缘层104的远离上述第二绝缘层103的表面上。

为了保护检测电极11不受外界因素影响，如图2、图4、图6与图8所示，本申请优选上述结构膜层还包括保护层108，该保护层108覆盖上述检测电极11的裸露表面与上述绝缘膜12的裸露表面。

上述的每一种检测电极11的结构可以应用到上述不同的检测芯片中。本领域技术人员可以根据具体的情况，将检测芯片中的检测电极11设置为合适的结构。

本申请的再一种实施例中，上述检测电极为铝电极。

本申请的又一种实施例中，上述检测电路包括：初始放大单元、移位控制单元、扫描位总线01与逻辑控制单元。其中，初始放大单元包括多个初始放大器30，上述初始放大器30与上述检测电极11一一对应，上述初始放大器30的输入端与对应的上述检测电极11电连接，用于放大对应的各上述检测电极11的感应电信号；移位控制单元包括移位输入端与移位输出端，上述移位输入端与上述初始放大单元电连接，用于控制各上述检测电极11的感应电信号的输出顺序；扫描位总线01与上述移位输出端电连接，用于接收上述各初始放大器30的输出信号；逻辑控制单元用于接收外界的输入信号、产生控制上述检测芯片的控制信号与输出检测信号。

上述提到的“上述复位开关20与上述检测电极11一一对应”表示复位开关阵列中的复位开关20的个数与检测电极11的个数是相同的，且复位开关20与检测电极11一一对应连接。本申请凡是类似的表述，均表示二者的个数相同，且一一对应。

该检测装置中的公共电极100用于在扫描时提供一个恒定电场，数量可以是一个或者多个，检测芯片也可以是一个或者多个，当公共电极100是一个时，检测芯片可以是一个也可以是级联的多个；当公共电极100是多个时，检测芯片可以是级联的多个也可以是一个。无论是一个还是多个，公共电极100均需要覆盖所有的检测电极阵列。本领域技术人员可以根据实际情况确定检测芯片与公共电极100的个数。

为了能够更好地控制各上述检测电极11的感应电信号的输出顺序，本申请优选上述移位控制单元包括移位开关阵列，移位开关阵列包括多个移位开关40与移位控制电路41，且上述移位开关40与上述初始上述放大器一一对应，各上述移位开关40包括移位开关40第一端、移位开关40第二端与移位开关40第三端，上述移位开关40第一端与对应的上述初始放大器30的输出端电连接，移位开关40第三端与扫描位总线01电连接；移位控制电路41与各上述移位开关40第二端电连接，用于控制各上述移位开关40的接通与关断。

本申请的另一种实施例中，该实施例的局部示意图为图9。该检测电路中还包括复位开关阵列与增益放大单元。其中，复位开关阵列包括多个复位开关，上述复位开关20与上述检测电极11一一对应，各上述复位开关20包括复位开关第一端、复位开关第二端与复位开关第三端，上述复位开关第一端连接固定电压(即对应图9中的Vreset)，上述复位开关第二端接入复位信号(即Sr信号)，上述复位开关第三端与对应的上述检测电极11电连接，上述复位信号控制上述复位开关20接通，将对应的上述检测电极11的电压进行复位。

增益放大单元包括第一输入端与第二输入端，上述第一输入端与上述扫描位总线01的一个扫描连接点电连接；且该增益放大单元包括：增益放大器91、基准电压取样电路92与输出缓冲电路93。其中，增益放大器91包括两个输入端与一个输出端，两个输入端分别对应上述第一输入端与上述第二输入端，上述第一输入端与上述扫描位总线01电连接，上述第二输入端与基准电压VREF电连接；基准电压取样电路92用于调节上述增益放大器91的输出电压；上述输出缓冲电路93的输入端与上述基准电压取样电路92电连接，用于增大上述增益放大器91的输出信号驱动能力。

且该实施例中，逻辑控制单元包括输入引脚与输出引脚，其中，上述输出引脚为扫描结束信号引脚，当上述扫描信号结束时，用于输出脉冲信号。上述输入引脚包括：时钟信号引脚、扫描启动信号引脚、第一芯片选择引脚与分辨率选择引脚。

图9示出了该检测装置的局部结构示意图，矩形虚线框中表示与一个检测电极11连接的电路单元，在实际的检测装置中，包括多个同样的电路单元。

图9代表的检测装置中，公共检测电极11的控制信号为电极脉冲信号，检测芯片的扫描启动信号到来时，电极脉冲信号为低电平，复位信号(即Sr信号)为高电平时，各复位开关接通若干个时钟信号周期，初始化对应连接的检测电极11上的电压(即复位)后断开；电极脉冲信号为高电平，复位信号为低电平时，各复位开关关断，检测电极阵列开始实时地检测外界电场变化，当纸币通过芯片表面时，纸币厚度的不同会影响对向脉冲电极和芯片检测电极阵列之间的电场，进而导致检测电极阵列的检测电极11上电压值发生变化。各检测电极11上的电压值经过对应的初级放大器放大后实时输出，移位控制电路41控制各移位开关40依次接通，将各初级放大器的输出值依次输送到扫描位总线01，再经过增益放大单元进行放大，输出一行代表纸币厚度的电压值。检测芯片在逻辑控制单元的控制下高速扫描一行检测电极阵列上的电压，连续扫描多行即可完成整幅纸币厚度的检测。

图9代表的检测装置将检测电极阵列、复位开关阵列、初始放大器30阵列、移位开关阵列、移位控制电路41、扫描位总线01、增益放大单元与逻辑控制单元集成在一个检测芯片上，使得膜厚的检测装置体积较小，避免了现有技术中的检测装置体积庞大导致的检测不便和分辨率低的问题，并且，该检测芯片中包括复位开关阵列，进行纸币检测前，即检测各检测电极11的电压值前，该复位开关阵列将各检测电极11的电压值复位，避免检测前，检测电极11上的电压值会影响检测值，进而避免检测结果不精确，提高了检测装置的检测精度。

再一种实施例中，如图10所示(检测装置的局部示意图)，在图9代表的检测装置的基础上，增加了扫描存储开关阵列、扫描存储电容阵列、扫描位总线钳位开关011。

扫描存储开关阵列包括多个扫描存储开关50，上述扫描存储开关50与上述初始放大器30一一对应，各上述扫描存储开关50包括扫描存储开关第一端、扫描存储开关第二端与扫描存储开关第三端，上述扫描存储开关第一端与上述初始放大器30的输出端电连接，上述扫描存储开关第二端接入扫描开关信号(也称St信号)；扫描存储电容阵列包括多个扫描存储电容60，上述扫描存储电容60包括扫描电容第一端与扫描电容第二端，上述扫描存储电容60与上述扫描存储开关50一一对应，各上述扫描电容第一端电连接在对应的上述扫描存储开关第三端与对应的各上述移位开关40的上述移位开关40第一端之间，上述扫描电容第二端接地，各上述扫描存储电容60用于存储对应的上述初始放大器30在扫描对应的上述检测电极11时的输出电压。图10示出了该检测装置的局部结构示意图，矩形虚线框中表示与一个检测电极11连接的电路单元，在实际的检测装置中，包括多个同样的电路单元。

扫描位总线钳位开关011包括扫描钳位开关第一端、扫描钳位开关第二端与扫描钳位开关第三端，上述扫描钳位开关第一端电连接在上述扫描位总线01与上述增益放大单元的上述第一输入端之间，上述扫描钳位开关第三端接入固定电压Vc，上述扫描钳位开关第二端与钳位开关信号(也称Sc信号)电连接，在读取各上述扫描存储电容60的电压前，上述钳位开关信号控制上述扫描位总线钳位开关011接通，将上述扫描位总线01的电压钳位到电压Vc。并且，钳位开关信号与移位控制电路41的信号相反，即当钳位开关信号控制扫描位总线钳位开关011接通时，移位控制电路41控制各移位开关40关断。

图10的矩形虚线框中仅示出了与一个检测电极11连接的单元电路，与图9比较，该电路仅增加了一个扫描存储开关50、一个扫描存储电容60与扫描位总线钳位开关011，该检测芯片中一共有多个此类单元电路；在读取每个扫描存储电容60前，扫描位总线钳位开关011接通，将扫描位总线01的电压钳位到Vc，通常Vc和基准电压引脚的基准电压VREF等电位。

图10所示的检测装置一行扫描工作的时序如下，检测芯片的扫描启动信号到来时，电极脉冲信号为低电平时，复位信号为高电平时，各复位开关20接通若干个时钟信号周期，初始对应化各检测电极11上的电压后断开；电极脉冲信号为高电平，复位信号为低电平，扫描开关信号为高电平时，各检测电极11开始实时检测外界电场变化，各检测电极11上的检测电压实时由对应的初始放大器30阵列放大；扫描存储开关阵列接通若干时钟信号周期，将初始放大器30阵列放大的电压存储到对应的扫描存储电容60中，然后，扫描存储开关50关断。移位控制电路41控制各移位开关40依次接通，将扫描存储电容60上的电压依次输送到扫描位总线01，扫描位总线01上的电压经过增益放大器91与基准电压(由基准电压取样电路92提供)依次进行差分放大，最后经过输出缓冲电路93输出一行电压信号。此实施例采用扫描存储电容阵列，将检测芯片一行检测电压同时存储后再依次读出，避免了边扫描边读取方式产生的偏差，且在每次读取扫描电容电压前，扫描位总线钳位开关011接通，使得扫描位总线01被钳位到Vc，减小了位总线寄生电容造成的影响，提高扫描精度。

又一种实施例中，如图11所示(检测装置的局部示意图)，在图10代表的检测装置的基础上，增加了复位存储开关阵列、复位存储电容阵列、复位位总线02与复位位总线钳位开关021。

其中，复位存储开关阵列包括多个复位存储开关70，上述复位存储开关70与上述初始放大器30一一对应，各上述复位存储开关70包括复位存储开关第一端、复位存储开关第二端与复位存储开关第三端，上述复位存储开关第一端与上述初始放大器30的输出端电连接，上述复位存储开关第二端接入复位开关信号(也称Sd信号)；复位存储电容阵列包括多个复位存储电容80，上述复位存储电容80与上述复位存储开关70一一对应，各上述复位存储电容80包括复位电容第一端与复位电容第二端，上述复位电容第一端电连接在对应的上述复位存储开关第三端与对应的上述第二移位开关43第一端之间，上述复位电容第二端接地，各上述复位存储电容80用于存储对应的上述初始放大器30在复位对应的上述检测电极11时的输出电压；复位位总线02包括多个复位连接点，一个上述复位连接点电连接在对应的上述第二移位开关的第三端与上述增益放大单元的上述第二输入端，或者一个上述复位连接点与对应的上述第二移位开关的第三端电连接，另一个上述复位连接点与上述增益放大单元的上述第二输入端电连接。

复位位总线钳位开关021包括复位钳位开关第一端、复位钳位开关第二端与复位钳位开关第三端，上述复位钳位开关第一端电连接在上述复位位总线02与上述增益放大单元的上述第二输入端之间，上述复位钳位开关第三端接入固定电压Vc，上述复位钳位开关第二端接入上述钳位开关信号，在读取各上述复位存储电容80前，上述钳位开关信号控制上述复位位总线钳位开关021接通，将上述复位位总线02的电压钳位到电压Vc。

图11的矩形虚线框中仅示出了与一个检测电极11连接的单元电路，检测芯片中一共有多个此类单元电路；与图10相比，该图中增加了一个第二移位开关43(第一移位开关42相当于图10中的移位开关40)、一个为复位存储开关70、一个为复位存储电容80、复位位总线02与复位位总线钳位开关021，复位位总线02连接到增益放大器91的第二输入端。复位位总线钳位开关021，用于在读取每一个复位存储电容80前将复位位总线02钳位到Vc，复位位总线钳位开关021和扫描位总线钳位开关011同时通断。本实施例中的第一移位开关42和第二移位开关43由移位控制电路41同时接通、断开，用于同时将扫描存储电容60的电压和复位存储电容80的电压传送到扫描位总线01和复位位总线02。

图11的检测装置的一行扫描工作时序如下，检测芯片的扫描启动信号到来时，电极脉冲信号为低电平，且复位信号为高电平，复位开关阵列接通若干时钟信号周期，初始化对应各检测电极11上的电压，复位存储开关阵列接通，复位存储电容阵列存储此时各初始放大器30的放大电压，随后复位存储开关70断开，各复位开关20断开。电极脉冲信号为高电平，复位信号为低电平，扫描开关信号为高电平，检测电极阵列开始实时检测外界电场变化，各检测电极11上的检测电压实时由初始放大器30阵列放大；若干时钟信号周期后扫描存储开关阵列接通，将各初始放大器30此时放大的电压一同存储到对应的各扫描存储电容60中，扫描存储开关阵列关断。

扫描存储电容阵列存储电极脉冲信号为高电平时，初始放大器30阵列输出的扫描电压，复位存储电容阵列存储电极脉冲信号为低电平时，初始放大器30阵列输出的复位电压。移位控制电路41控制移位开关阵列依次接通，依次将扫描存储电容60上的电压和复位存储电容80上的电压同时输送到扫描位总线01和复位位总线02上；在每对移位开关40接通前，可由逻辑控制电路控制钳位开关接通，将扫描位总线01和复位位总线02电压同时钳位到Vc。扫描位总线01上的电压与复位位总线02上的电压经过增益放大器91依次进行差分放大，最后，经缓冲电路输出一行电压信号。

此实施例采用复位存储电容阵列，各单元电路存储复位状态下初始放大器30电压，在后续增益放大时，各单元电路的扫描存储电容60电压减去复位存储电容80电压后进行放大，消除了各单元电路之间的离散性，进一步提高厚度检测精度。

本申请中的检测电路可以与任意一种结构的检测电极11相结合。本领域技术人员可以根据实际情况选择合适的检测电路与合适的检测电极11结构。

该检测装置中检测芯片是集成电路芯片，其制备可以通过集成电路工艺实现，此处就不再赘述了。

并且，上述提到的移位开关40与复位开关20均是MOSFET，本申请中提到的其它开关在没有特殊说明的情况下，均是MOSFET。但是上述所有的开关并不限于MOSFET，本领域技术人员可以根据实际情况选择合适的开关。

本申请的电信号没有特殊说明均指电压信号。但是并不限于电压信号，不同的情况中，该电压信号也可以是电流信号等。本领域技术人员可以根据具体的情况将上述的电信号设置为具体的电压或电流信号。

为了使得本领域技术人员可以更加清楚地了解本申请的技术方案，以下将结合具体的实施例说明本申请的技术方案。

实施例1

检测装置中的检测芯片由结构膜层形成，如图2所示，其结构膜层由下至上依次包括基板101、氧化绝缘层(第一绝缘层102)、第二绝缘层103、第三绝缘层104、检测电极11与保护层108。且检测电极11为铝电极。该检测电极11此结构是固定分辨率下面积最大的一种检测电极11结构。

实施例2

如图3与图4所示，结构膜层由下至上依次包括基板101、氧化绝缘层(第一绝缘层102)、第二绝缘层103、第三绝缘层104、检测电极11与保护层108。且检测电极11为铝电极。且检测电极11为窄条状电极。此类型检测电极11由于面积较小，其寄生容量小，在高速扫描时检测电极11上电压复位速度很快。

实施例3

如图5与图6所示，结构膜层由下至上依次包括基板101、氧化绝缘层(第一绝缘层102)、第二绝缘层103、第三绝缘层104、检测电极11与保护层108。且检测电极11包括多个顶电极107与底电极区域105，顶电极107为铝电极。且顶电极107为窄条状电极。其中，底电极区域105设置在第三绝缘层104中，并且，在第三绝缘层104的远离第二绝缘层103的表面沿同第二方向开设多个过孔106，每个过孔106上都设置有顶电极107。如图5所示，这种结构的各检测电极11包括多个窄条状电极，增加了与外界电场的接触面积，进一步提高检测电极11感度。

实施例4

如图7与图8所示，结构膜层由下至上依次包括基板101、氧化绝缘层(第一绝缘层102)、第二绝缘层103、第三绝缘层104、检测电极11与保护层108。且检测电极11包括多个顶电极107与底电极区域105，顶电极107为铝电极，且顶电极107为方块状电极。底电极区域105设置在第三绝缘层104中，并且，在第三绝缘层104的远离第二绝缘层103的表面沿第二方向与第三方向均开设多个过孔106，每个过孔106上都设置有顶电极107。如图7所示，这种结构的各检测电极11包括多个在第一方向上的截面为正方形的顶电极107，该检测电极11中，多个顶电极107进一步增加了与外界电场的接触面积，进一步提高检测电极11感度。

从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：

本申请的检测装置将检测电极阵列与检测电路集成在一个检测芯片上，使得用于检测的检测电极的体积较小，能够提高检测装置的分辨率，进而能够提高检测精度，且该检测装置使用方便，且该检测电极包括由下至上依次为基板、绝缘膜与顶电极，这样的检测电极能够更加灵敏地感应电信号，并且，与基板接触设置的为氧化绝缘层，该绝缘层能够隔离检测电极与基板之间的电连接，使检测电极上感应的电荷不易流失。

以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (7)

1.一种膜厚的检测装置，其特征在于，所述检测装置包括公共电极与检测芯片，其中，所述检测芯片包括：

检测电极阵列，与所述公共电极在第一方向上相对且间隔设置，所述检测电极阵列包括多个依次排列的检测电极，所述公共电极与所述检测电极阵列之间的间隔构成待测膜的传输通道；

检测电路，与所述检测电极阵列电连接，用于检测各所述检测电极的感应电信号；

所述检测芯片由结构膜层形成，所述结构膜层包括：

基板；

绝缘膜，设置于所述基板的表面上，所述绝缘膜包括与所述基板接触设置的第一绝缘层，所述第一绝缘层为氧化绝缘层，所述检测电极阵列设置在所述绝缘膜的远离所述基板的表面上，

所述检测电极为窄条状电极，所述窄条状电极在第二方向上的最大宽度小于在第三方向上的最大宽度，所述第二方向和所述第三方向均与所述第一方向垂直，且所述第三方向为所述待测膜的移动方向，

至少一个所述检测电极包括多个顶电极与底电极区域，所述底电极区域设置在所述绝缘膜中，所述底电极区域与所述基板不接触设置，所述绝缘膜的远离所述基板的表面开设有多个过孔，所述顶电极与所述过孔一一对应，各所述顶电极与所述底电极区域通过对应的过孔电连接。

2.根据权利要求1中所述的检测装置，其特征在于，所述绝缘膜包括：

第二绝缘层，设置在所述第一绝缘层的远离所述基板的表面上；以及

第三绝缘层，设置于所述第二绝缘层的远离所述第一绝缘层的表面上。

3.根据权利要求2所述的检测装置，其特征在于，所述底电极区域设置在所述第三绝缘层中，多个所述过孔开设于所述第三绝缘层的远离所述第二绝缘层的表面。

4.根据权利要求1至3中任一项所述的检测装置，其特征在于，各所述结构膜层还包括：

保护层，覆盖各所述检测电极的裸露表面与所述绝缘膜的裸露表面。

5.根据权利要求4所述的检测装置，其特征在于，所述检测电极为铝电极。

6.根据权利要求1所述的检测装置，其特征在于，所述检测电路包括：

初始放大单元，包括多个初始放大器，所述初始放大器与所述检测电极一一对应，所述初始放大器的输入端与对应的检测电极电连接，用于放大对应的各所述检测电极的感应电信号；

移位控制单元，包括移位输入端与移位输出端，所述移位输入端与所述初始放大单元电连接，用于控制各所述检测电极的感应电信号的输出顺序；

扫描位总线，与所述移位输出端电连接，用于接收所述各初始放大器的输出信号；

以及

逻辑控制单元，用于接收外界的输入信号、产生控制所述检测芯片的控制信号与输出检测信号。

7.根据权利要求6所述的检测装置，其特征在于，所述移位控制单元包括：

移位开关阵列，包括多个移位开关，所述移位开关与所述初始放大器一一对应，各所述移位开关包括移位开关第一端、移位开关第二端与移位关第三端，所述移位开关第一端与对应的初始放大器的输出端电连接；以及

移位控制电路，与各所述移位开关电连接，用于控制各所述移位开关的接通与关断。