CN105914143A - 一种化学机械抛光的平坦化方法 - Google Patents
一种化学机械抛光的平坦化方法 Download PDFInfo
- Publication number
- CN105914143A CN105914143A CN201610299202.XA CN201610299202A CN105914143A CN 105914143 A CN105914143 A CN 105914143A CN 201610299202 A CN201610299202 A CN 201610299202A CN 105914143 A CN105914143 A CN 105914143A
- Authority
- CN
- China
- Prior art keywords
- material layer
- lapping liquid
- layer
- mechanical polishing
- liquid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 50
- 238000005498 polishing Methods 0.000 title claims abstract description 42
- 239000000126 substance Substances 0.000 title abstract description 11
- 239000000463 material Substances 0.000 claims abstract description 112
- 239000007788 liquid Substances 0.000 claims abstract description 69
- 238000000227 grinding Methods 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims description 31
- 239000002184 metal Substances 0.000 claims description 20
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 239000010949 copper Substances 0.000 claims description 16
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 15
- 229910052802 copper Inorganic materials 0.000 claims description 15
- 125000006850 spacer group Chemical group 0.000 claims description 10
- 238000003801 milling Methods 0.000 claims description 4
- 239000011344 liquid material Substances 0.000 claims 1
- 239000012530 fluid Substances 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 117
- 238000005516 engineering process Methods 0.000 description 10
- 230000008569 process Effects 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 230000007547 defect Effects 0.000 description 6
- 239000012212 insulator Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- FRIKWZARTBPWBN-UHFFFAOYSA-N [Si].O=[Si]=O Chemical compound [Si].O=[Si]=O FRIKWZARTBPWBN-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000004630 atomic force microscopy Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种化学机械抛光的平坦化方法，包括：提供第一材料层，第一材料层中形成有开口；在开口及第一材料层上形成第二材料层；采用第一研磨液进行第二材料层的化学机械抛光，以第一材料层为停止层，第一研磨液对第一材料层具有更高的选择比；采用第二研磨液进行第一材料层的化学机械抛光，第二研磨液对第二材料层具有更高的选择比。该方法可以有效减小或者消除碟陷，提高平坦度。
Description
技术领域
本发明涉及半导体器件制造领域，特别涉及一种化学机械抛光的方法。
背景技术
化学机械抛光(CMP，Chemical Mechanical Polish)是半导体制造中一种精密的抛光工艺，其在机械抛光的过程中加进了化学反应，综合了化学抛光和机械抛光的优势，大大提高了抛光精度和抛光速度，从而提高了抛光的质量和生产效率。
化学机械抛光是用于全局平坦化的技术，在抛光过程中碟陷(dishing)最常出现的缺陷，尤其是对于较大尺寸的图形，碟陷情形更为严重，这会降低芯片表面的平整度，进而导致影响后续工艺质量，例如会影响光刻工艺中的聚焦，降低图形的成像质量，同时也会影响该抛光层的形貌，进而影响器件的性能。
发明内容
有鉴于此，本发明的目的在于提供一种化学机械抛光的平坦化方法，减小碟陷缺陷的发生，提高平坦度。
为实现上述目的，本发明有如下技术方案：
一种化学机械抛光的平坦化方法，包括：
提供第一材料层，第一材料层中形成有开口；
在开口及第一材料层上形成第二材料层；
采用第一研磨液进行第二材料层的化学机械抛光，以第一材料层为停止层，第一研磨液对第一材料层具有更高的选择比；
采用第二研磨液进行第一材料层的化学机械抛光，第二研磨液对第二材料层具有更高的选择比。
可选地，第一材料层为衬底，第二材料层为隔离材料层。
可选地，第一研磨液选用介质材料研磨液，第二研磨液选用衬底研磨液。
可选地，第一材料层为金属间介质层，第二材料层为铜互联层。
可选地，第一研磨液选用金属研磨液，第二研磨液选用介质研磨液。
可选地，采用第二研磨液进行第一材料层的化学机械抛光的时间范围为1-10s。
本发明实施例提供的化学机械抛光的平坦化方法，通过两次化学机械抛光实现填充材料的平坦化，首先进行填充材料第二材料层的化学机械抛光，该次抛光中，采用第一研磨液，第一研磨液对第一材料层具有更高的选择比，主要是进行第二材料层的平坦化，在停止到第一材料层之后，通常会出现有碟陷，此时，采用第二研磨液继续进行针对第一材料层的平坦化，由于第二研磨液对第二材料层具有更高的选择比，会更多的去除掉第一材料层，从而有效减小或者消除碟陷，提高平坦度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出了根据本发明实施例的化学机械抛光的平坦化方法的流程图；
图2-5示出了根据本发明实施例一的方法形成器件的各个过程中的器件的剖面结构示意图；
图6-9示出了根据本发明实施例二的方法形成器件的各个过程中的器件的剖面结构示意图；
图10和图11分别示出了根据本发明的方法进行第一次平坦化之后和第二次平坦化之后的器件表面的AFM测试结果示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
正如背景技术的描述，化学机械抛光是用于全局平坦化的技术，在抛光过程中碟陷(dishing)最常出现的缺陷，尤其是对于较大尺寸的图形，碟陷情形更为严重，这会降低芯片表面的平整度，进而导致影响后续工艺质量。为了减小碟陷缺陷，本发明提出了一种化学机械抛光的平坦化方法，参考图1所示，该方法包括：
S01，提供第一材料层，第一材料层中形成有开口；
S02，在开口及第一材料层上形成第二材料层；
S03，采用第一研磨液进行第二材料层的化学机械抛光，以第一材料层为停止层，第一研磨液对第一材料层具有更高的选择比；
S04，采用第二研磨液进行第一材料层的化学机械抛光，第二研磨液对第二材料层具有更高的选择比。
在本发明的技术方案中，通过两次化学机械抛光实现填充材料的平坦化，首先进行填充材料第二材料层的化学机械抛光，该次抛光中，采用第一研磨液，第一研磨液对第一材料层具有更高的选择比，主要是进行第二材料层的平坦化，在停止到第一材料层之后，通常会出现有碟陷，此时，采用第二研磨液继续进行针对第一材料层的平坦化，由于第二研磨液对第二材料层具有更高的选择比，会更多的去除掉第一材料层，从而减小或者消除碟陷，提高平坦度。
该平坦化的方法尤其适用于主流CMOS的集成工艺中，尤其是浅沟槽隔离(STI,Shallow Trench Isolation)的平坦化以及铜互联工艺中的平坦化，为了更好地理解本发明的技术方案和技术效果，以下将结合具体的实施例进行详细的说明。
实施例一
在该实施例中，将以CMOS集成工艺中的浅沟槽隔离的平坦化方法进行详细的描述。
首先，在步骤S101，提供第一材料层100，第一材料层100中形成有开口110，参考图2所示。
在该实施例中个，第一材料层100为衬底，所述衬底为半导体衬底，可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，Silicon On Insulator)或GOI(绝缘体上锗，Germanium On Insulator)等，在其他实施例中，所述衬底还可以为包括其他元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe等，还可以其他外延结构，例如SGOI(绝缘体上锗硅)等。
在衬底中形成的开口110用于填充隔离材料，以将衬底上形成的器件的有源区的材料分隔开。在具体的实施例中，可以先在衬底上形成硬掩膜层，而后图案化硬掩膜层，并进一步刻蚀衬底，在衬底中形成开口，开口用于形成隔离。
而后，在步骤S102，在开口110及第一材料层100上形成第二材料层120，参考图3所示。
在本实施例中，第二材料层120为隔离材料层，隔离材料层为可以分开器件的有源区的材料，例如可以为氧化硅、氮氧化硅或氮化硅等介质材料，第二材料层可以为单层或多层。在具体的实施例中，先通过热氧化工艺形成线形氧化层，以修补开口刻蚀时造成的衬底损伤，将尖角圆化，提高隔离的效果，接着，进行沟槽氧化硅的沉积，在开口以及衬底上形成氧化硅层，从而，在开口中填充隔离材料层，该具体的实施例中，第二材料层为线形氧化层和沟槽氧化硅的叠层。
接着，在步骤S103，采用第一研磨液进行第二材料层120的化学机械抛光，以第一材料层100为停止层，第一研磨液对第一材料层100具有更高的选择比，参考图4所示。
此步骤中进行第一次平坦化工艺，其化学机械抛光主要是针对隔离材料层120的平坦化，第一研磨液选择针对该隔离材料层120的去除的研磨液，对衬底具有更高的选择比，在平坦化到衬底100时停止此次平坦化工艺，这样，如图3所示，由于第一研磨液对衬底具有更高的选择比，会去除掉较少的衬底材料，而对于开口中的隔离材料层会去除掉较多，此时，会产生碟陷130。为了减少该缺陷，为此，继续进行第二次平坦化工艺。
在具体的实施例中，第一研磨液选用氧化硅研磨液等介质研磨液。
而后，在步骤S104，采用第二研磨液进行第一材料层100的化学机械抛光，第二研磨液对第二材料层120具有更高的选择比，参考图5所示。
此步骤中进行第二次平坦化工艺，其化学机械抛光主要是针对衬底100进行的，第二研磨液选择针对衬底100的去除的研磨液，对隔离材料层120具有更高的选择比，该步骤可以进行较短的时间，例如可以为几秒钟。这样，如图5所示，可以去除一部分的衬底，使得碟陷减小或消除，从而提高平坦度。
在具体的实施例中，第二研磨液选用衬底硅研磨液。
以上对本发明实施例一对浅沟槽隔离的CMP的平坦化方法进行了详细的描述，在该实施例中，进行了两次平坦化，两次平坦化中采用不同的研磨液，先针对隔离材料层进行去除，而对衬底具有高选择比，而后，针对衬底进行去除，而对隔离材料层具有高选择比，从而减小或消除碟陷，提高整体的平坦度。
实施例二
在该实施例中，将以CMOS集成工艺中的铜互联的平坦化方法进行详细的描述，该方法可以用于任一层铜互联的平坦化。
首先，在步骤S102，提供第一材料层202，第一材料层202中形成有开口210，参考图6所示。
在本实施例中，第一材料层202为金属间介质层，金属间介质层(IMD，Inter Metal Dielectric)形成在衬底200之上，在形成该金属间介质层202之前在衬底上已经形成有所需的器件结构(图未示出)，如衬底上的栅介质层、栅极和源漏区，以及覆盖器件的层间介质层(ILD，Inter Layer Dielectric)，层间介质层中的接触，该金属间介质层可以为形成任一层金属互联层的介电层，金属间介质层通常为多层结构。
在具体的实施例中，可以通过不同的工艺形成含有不同掺杂的金属间介质层202，如SRO(富氧二氧化硅)、HDP-FSG(高密度等离子体的掺氟硅玻璃)或PE-FSG(等离子体增强的掺氟硅玻璃)等。在金属间介质层中的开口210用于形成铜互联，开口可以为形成连通孔(Via)和/或金属层的孔。目前的铜互联工艺为大马士革镶嵌工艺，单大马士革或双大马士革工艺，即先形成图案化的开口，而后，进行镀铜工艺并进行平坦化，在开口中形成铜互联结构。该实施例为双大马士革镶嵌工艺，如图6所示，先图案化形成包括连通孔和金属层的开口210，而后进行后续电镀铜的工艺。
接着，在步骤S202，在开口210及第一材料层202上形成第二材料层220，参考图7所示。
在本实施例中，第二材料层220为铜互联层，铜互联层包括铜材料层和铜材料层之下的TaN和Ta的金属层，在形成铜互联层时，通常先淀积TaN和Ta的金属层和铜种子，而后，采用电化学镀铜的方法并进行退火，形成铜互联层的第二材料层220。
而后，在步骤S203，采用第一研磨液进行第二材料层220的化学机械抛光，以第一材料层202为停止层，第一研磨液对第一材料层202具有更高的选择比，参考图8所示。
此步骤中进行第一次平坦化工艺，其化学机械抛光主要是针对金属互联层220的平坦化，第一研磨液选择针对该金属互联层220的去除的研磨液，对金属间介质层202具有更高的选择比，在平坦化到金属间介质层202时停止此次平坦化工艺，这样，如图8所示，由于第一研磨液对金属间介质层202具有更高的选择比，会去除掉较少的金属间介质层材料，而对于开口210中的金属互联层会去除掉较多，此时，会产生碟陷230。为了减少该缺陷，为此，继续进行第二次平坦化工艺。
在具体的实施例中，第一研磨液选用金属研磨液。
而后，在步骤S204，采用第二研磨液进行第一材料层202的化学机械抛光，第二研磨液对第二材料层220具有更高的选择比，参考图9所示。
此步骤中进行第二次平坦化工艺，其化学机械抛光主要是针对金属间介质层202进行的，第二研磨液选择针对金属间介质层202的去除的研磨液，对金属互联层具有更高的选择比，该步骤可以进行较短的时间，例如可以为几秒钟。这样，如图8所示，可以去除一部分的金属间介质层202，使得碟陷减小或消除，从而提高平坦度。
在具体的实施例中，第二研磨液选用介质研磨液。
以上对本发明实施例二对金属互联的CMP的平坦化方法进行了详细的描述，在该实施例中，进行了两次平坦化，两次平坦化中采用不同的研磨液，先针对金属互联层进行去除，而对金属间介质层具有高选择比，而后，针对金属间介质层进行去除，而对金属互联层具有高选择比，从而减小或消除碟陷，提高整体的平坦度。
参照图图10和图11所示，图10和图11分别示出了根据本发明的方法进行第一次平坦化之后和第二次平坦化之后的器件表面的AFM(原子力显微镜)测试结果示意图，AFM(原子力显微镜)测试为显示抛光面平整度的测试，在一个具体的实施例中，采用了本发明的平坦化方法，分别采用两种不同的研磨液进行两次平坦化，从图10中可以看到在第一次平坦化之后，在填充的第二材料层内产生了较大的碟陷，从图11中可以看到在第二次平坦化之后，产生的碟陷基本被消除，提高器件结构整体的平整度，满足器件性能的要求。
以上所述仅是本发明的优选实施方式，虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (6)
1.一种化学机械抛光的平坦化方法，其特征在于，包括：
提供第一材料层，第一材料层中形成有开口；
在开口及第一材料层上形成第二材料层；
采用第一研磨液进行第二材料层的化学机械抛光，以第一材料层为停止层，第一研磨液对第一材料层具有更高的选择比；
采用第二研磨液进行第一材料层的化学机械抛光，第二研磨液对第二材料层具有更高的选择比。
2.根据权利要求1所述的方法，其特征在于，第一材料层为衬底，第二材料层为隔离材料层。
3.根据权利要求2所述的形成方法，其特征在于，第一研磨液选用介质材料研磨液，第二研磨液选用衬底研磨液。
4.根据权利要求1所述的方法，其特征在于，第一材料层为金属间介质层，第二材料层为铜互联层。
5.根据权利要求4所述的方法，其特征在于，第一研磨液选用金属研磨液，第二研磨液选用介质研磨液。
6.根据权利要求1-5中任一项所述的方法，其特征在于，采用第二研磨液进行第一材料层的化学机械抛光的时间范围为1-10s。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610299202.XA CN105914143A (zh) | 2016-05-06 | 2016-05-06 | 一种化学机械抛光的平坦化方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610299202.XA CN105914143A (zh) | 2016-05-06 | 2016-05-06 | 一种化学机械抛光的平坦化方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105914143A true CN105914143A (zh) | 2016-08-31 |
Family
ID=56748577
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610299202.XA Pending CN105914143A (zh) | 2016-05-06 | 2016-05-06 | 一种化学机械抛光的平坦化方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105914143A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106430080A (zh) * | 2016-10-13 | 2017-02-22 | 重庆中科渝芯电子有限公司 | 一种mems宽槽低台阶结构的制作方法 |
| CN110596929A (zh) * | 2019-08-29 | 2019-12-20 | 深圳市科创数字显示技术有限公司 | 硅基液晶器件及其制作方法与波长选择开关 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1755901A (zh) * | 2004-09-29 | 2006-04-05 | 联华电子股份有限公司 | 化学机械研磨工艺 |
| CN101371339A (zh) * | 2003-05-12 | 2009-02-18 | 高级技术材料公司 | 用于步骤ⅱ的铜衬里和其他相关材料的化学机械抛光组合物及其使用方法 |
| CN102294648A (zh) * | 2010-06-23 | 2011-12-28 | 中芯国际集成电路制造(上海)有限公司 | 化学机械研磨金属的方法 |
| CN102646580A (zh) * | 2011-02-18 | 2012-08-22 | 联华电子股份有限公司 | 应用于半导体元件工艺中的平坦化方法以及栅极构造 |
-
2016
- 2016-05-06 CN CN201610299202.XA patent/CN105914143A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101371339A (zh) * | 2003-05-12 | 2009-02-18 | 高级技术材料公司 | 用于步骤ⅱ的铜衬里和其他相关材料的化学机械抛光组合物及其使用方法 |
| CN1755901A (zh) * | 2004-09-29 | 2006-04-05 | 联华电子股份有限公司 | 化学机械研磨工艺 |
| CN102294648A (zh) * | 2010-06-23 | 2011-12-28 | 中芯国际集成电路制造(上海)有限公司 | 化学机械研磨金属的方法 |
| CN102646580A (zh) * | 2011-02-18 | 2012-08-22 | 联华电子股份有限公司 | 应用于半导体元件工艺中的平坦化方法以及栅极构造 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106430080A (zh) * | 2016-10-13 | 2017-02-22 | 重庆中科渝芯电子有限公司 | 一种mems宽槽低台阶结构的制作方法 |
| CN110596929A (zh) * | 2019-08-29 | 2019-12-20 | 深圳市科创数字显示技术有限公司 | 硅基液晶器件及其制作方法与波长选择开关 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8691664B2 (en) | Backside process for a substrate | |
| TWI809574B (zh) | 半導體記憶體元件及其製備方法 | |
| US6429134B1 (en) | Method of manufacturing semiconductor device | |
| JPH1174229A (ja) | 半導体装置 | |
| CN102412140A (zh) | 半导体平坦化中降低非均匀性 | |
| CN102615584A (zh) | 一种化学机械研磨的方法 | |
| US8871103B2 (en) | Process of planarizing a wafer with a large step height and/or surface area features | |
| US8334190B2 (en) | Single step CMP for polishing three or more layer film stacks | |
| CN113053806B (zh) | 键合结构及其形成方法、晶圆键合结构及晶圆的键合方法 | |
| KR100692472B1 (ko) | 반도체 장치의 제조 방법과 반도체 장치 | |
| CN102054683B (zh) | 铜互连工艺中化学机械抛光的返工方法 | |
| CN105914143A (zh) | 一种化学机械抛光的平坦化方法 | |
| US20150140819A1 (en) | Semiconductor process | |
| JP2005203394A (ja) | 半導体装置の製造方法 | |
| Moon | Chemical and physical mechanisms of dielectric chemical mechanical polishing (CMP) | |
| KR102152705B1 (ko) | 반도체 구조물 제조 방법 | |
| US20160372364A1 (en) | Bulk Layer Transfer Wafer with Multiple Etch Stop Layers | |
| CN109285773B (zh) | 半导体器件的制造方法 | |
| CN109727919B (zh) | 一种半导体器件及其制造方法和电子装置 | |
| Rhoades et al. | Advances in CMP for TSV Reveal | |
| US20070062910A1 (en) | Complex CMP process and fabricating methods of STI structure and interconnect structure | |
| CN105280545A (zh) | 半导体装置的浅沟槽隔离结构与其制造方法 | |
| US20080045018A1 (en) | Method of chemical-mechanical polishing and method of forming isolation layer using the same | |
| US20120264300A1 (en) | Method of fabricating semiconductor component | |
| US20240021470A1 (en) | Semiconductor device and manufacturing method therefor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160831 |