CN105872430A - 图像格式转换器及方法 - Google Patents
图像格式转换器及方法 Download PDFInfo
- Publication number
- CN105872430A CN105872430A CN201610210379.8A CN201610210379A CN105872430A CN 105872430 A CN105872430 A CN 105872430A CN 201610210379 A CN201610210379 A CN 201610210379A CN 105872430 A CN105872430 A CN 105872430A
- Authority
- CN
- China
- Prior art keywords
- data
- converted
- buffer
- even number
- lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
- H04N7/012—Conversion between an interlaced and a progressive signal
Landscapes
- Engineering & Computer Science (AREA)
- Computer Graphics (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Systems (AREA)
- Image Processing (AREA)
Abstract
本发明提供了一种图像格式转换器及方法,图像格式转换器包括位宽扩展器,多个缓存器,状态机,输出控制器以及异步FIFO寄存器。待转换的图像数据每行中的奇数列组成一行数据,即奇数行数据,每行中的偶数列数据组成一行数据,即偶数行数据,然后对所述奇数行数据和偶数行数据分别进行处理和传输,并且,所述奇数行数据和偶数行数据传输的控制信号的频率大于等于所述待转换的图像数据传输频率的两倍,以保证对于任何时序的待转换V2格式的图像数据,均可保证数据传输的安全以及传输速度。
Description
技术领域
本发明涉及图像处理领域,尤其是一种图像格式转换器及方法。
背景技术
在图像处理过程中,通常需要将原始的图像进行处理来达到特定的效果。有些图像处理的算法为了达到提高图像处理的效率并降低功耗的目的,需要同时输入一帧图像中的两行像素,即通过一定的图像处理算法后获得一种格式的图像,该种格式的图像在每个时钟同时输出两个相邻行的同样位置上的像素,该种格式即为V2格式。以原始图像VGA(VideoGraphicArray,显示绘图阵列)格式的640*480图像为例,与其对应的V2格式的图像就是1280*240。而有些图像处理的算法需要逐行逐点的输入,即每个时钟只传输一个像素以保证图像处理的质量,这种格式为D1格式。
当在图像处理过程中,需要先将原始图像转换为V2格式以提高图像处理效率及降低功耗之后,还需要以D1格式传输以保证图像处理的质量时,就需要将V2格式的图像转换为D1格式的图像。
当前,在将V2格式的图像转换为D1格式的图像过程中,转换前的时钟信号(V2格式的图像的时钟信号)的频率与转换后的时钟信号(D1格式的图像的时钟信号)的频率相同,利用一个缓存器,将V2格式的图像中一行像素中的奇数列像素按照转换后的时钟信号直接输出,然后将该行像素中的偶数列像素存储在该缓存器中,当该行像素中的奇数列像素全部输出后,再按照转换后的时钟信号输出该寄存器存储的该行像素中的偶数列像素。V2格式的图像中的行与行之间的空白时间为HBlank时间,当该HBlank时间不够长时,下一行的像素数据开始传输时,当前行的像素数据还没有传输结束,会造成像素数据累积,从而导致数据丢失。为了避免数据丢失,就需要在将V2格式的图像转换为D1格式的图像之前,调整V2格式的图像的HBlank时间,增大了使用时调试的难度,而且并不能完全解决由此而导致的数据丢失的问题。
发明内容
本发明的目的在于提供一种图像格式转换器及方法,以解决V2格式图像转换为D1格式的图像过程中数据丢失的问题。
为了达到上述目的,本发明提供了一种图像格式转换器及方法,其中,所述图像格式转换方法,包括:
将待转换的图像数据逐行存储至异步FIFO寄存器中;
位宽扩展器对存储在所述异步FIFO寄存器中的待转换的图像数据进行位数扩展;
扩展后的图像数据中的奇数列数据组成一行数据,即奇数行数据,偶数列数据组成一行数据,即偶数行数据;
在输出控制器的控制下对所述奇数行数据和偶数行数据分别处理,所述奇数行数据和偶数行数据传输的控制信号的频率大于等于所述待转换的图像数据传输频率的两倍。
优选的,在上述的图像格式转换方法中,对所述奇数行数据和偶数行数据分别处理的步骤包括:
对于第一行待转换的图像数据,将奇数行数据直接输出,将偶数行数据存储至多个缓存器中的一第二个缓存器中,直至所述异步FIFO寄存器接收到第二行待转换的图像数据。
优选的,在上述的图像格式转换方法中,所述第二个缓存器包括单端口存储器。
优选的,在上述的图像格式转换方法中,对所述奇数行数据和偶数行数据分别处理的步骤还包括:
对于第二行至倒数第二行待转换的图像数据,输出所述第二个缓存器中存储的上一行待转换的图像数据的偶数行数据,同时将当前行的待转换的图像数据的奇数行数据存储至所述多个缓存器中的一第一个缓存器中,将当前行的待转换的图像数据的偶数行数据存储至所述第二个缓存器中。
优选的,在上述的图像格式转换方法中,对第二行至倒数第二行待转换的图像数据处理的步骤还包括:
当所述第二个缓存器中存储的上一行待转换的图像数据的偶数行数据传输完毕时,开始传输所述第一个缓存器中存储的数据。
优选的,在上述的图像格式转换方法中,对所述奇数行数据和偶数行数据分别处理的步骤还包括:
对于最后一行待转换的图像数据,输出所述第二个缓存器中存储的倒数第二行待转换的图像数据的偶数行数据,同时将所述最后一行的待转换的图像数据的奇数行数据存储至所述第一个缓存器中,将最后一行的待转换的图像数据的偶数行数据存储至所述第二个缓存器中;当所述第二个缓存器中存储的所述倒数第二行待转换的图像数据的偶数行数据传输完毕时,开始传输所述第一个缓存器中存储的数据;当所述第一个缓存器中存储的数据传输完毕时,开始传输所述第二个缓存器中存储的数据。
优选的,在上述的图像格式转换方法中,所述第一个缓存器包括单端口存储器。
本发明还提供了一种图像格式转换器,包括:
异步FIFO寄存器,用于存储待转换的图像数据,并进行跨时钟域处理;
位宽扩展器,用于对存储在所述异步FIFO寄存器中的待转换的图像数据进行位数扩展;
多个缓存器,用于存储奇数行数据或偶数行数据;
状态机,用于控制所述多个缓存器的状态;以及
输出控制器,用于产生所述奇数行数据和偶数行数据传输的控制信号,所述奇数行数据和偶数行数据传输的控制信号的频率大于或等于待转换的图像数据的时钟信号的频率的两倍。
优选的,在上述的图像格式转换器中,所述多个缓存器为单端口存储器。
在本发明提供的图像格式转换器及方法中,将待转换的图像数据每行中的奇数列组成一行数据,即奇数行数据,每行中的偶数列数据组成一行数据,即偶数行数据,然后对所述奇数行数据和偶数行数据分别进行处理和传输,并且,所述奇数行数据和偶数行数据传输的控制信号的频率大于等于所述待转换的图像数据传输频率的两倍,以保证对于任何时序的待转换V2格式的图像数据,均可保证数据传输的安全以及传输速度。
附图说明
图1为本发明实施例中图像格式转换器的示意图;
图2为本发明实施例中图像格式转换方法的流程图;
图中:
101-异步FIFO寄存器;102-位宽扩展器;103-缓存器;104-状态机;105-输出控制器。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明实施例提供了一种图像格式转换器,如图1所示,包括:位宽扩展器102,多个缓存器103,状态机104,输出控制器105以及异步FIFO(First InFirst Out,先进先出)寄存器101,具体的,所述异步FIFO寄存器101用于存储待转换的图像数据,并进行跨时钟域处理,从而可以使用单端口存储器实现同时读写的功能。所述位宽扩展器102用于对存储在所述异步FIFO寄存器101中的待转换的图像数据进行位数扩展,所述多个缓存器103用于存储转换后的存储奇数行数据或偶数行数据,所述状态机104用于控制所述多个寄存器103的状态,例如控制所述多个寄存器103是处于读状态还是写状态,所述输出控制器105用于产生所述奇数行数据和偶数行数据传输的控制信号,所述奇数行数据和偶数行数据传输的控制信号的频率大于或等于待转换的图像数据的时钟信号的频率的两倍。
进一步的,所述多个缓存器103为单端口存储器,以降低成本。
本发明实施例还提供了一种使用上述图像格式转换器对图像进行格式转换的方法,具体的,如图2所示,包括以下步骤:将待转换的图像数据逐行存储至异步FIFO寄存器中;位宽扩展器对存储在所述异步FIFO寄存器中的待转换的图像数据进行位数扩展;扩展后的图像数据中的奇数列数据组成一行数据,即奇数行数据,偶数列数据组成一行数据,即偶数行数据;在输出控制器的控制下对所述奇数行数据和偶数行数据分别处理。
具体的,步骤S1:将待转换的图像数据逐行存储至异步FIFO寄存器中。
在本实施例中,待转换的图像数据为V2格式,以原始图像VGA格式的640*480(其中640为列数,480为行数)像素的图像为例,与其对应的V2格式的图像的像素就是1280*240(1280为列数,240为行数),将该V2格式的图像数据逐行的存储至异步FIFO寄存器中,即每次存储至所述异步FIFO寄存器中1280个像素数据。
步骤S2:位宽扩展器对存储在所述异步FIFO寄存器中的待转换的图像数据进行位数扩展。
接上例,对存储在所述异步FIFO寄存器中的1280个像素数据进行位数扩展。例如,当所述异步FIFO寄存器处理的数据的位数为16位时,将其扩展为32位,所述异步FIFO寄存器处理的数据的位数为16位时,将其扩展为32位。这样就可以使用单端口存储器实现同时读写的功能,比如当输入数据是连续时,是不可以读的,只有当全部写结束才可以读,如果扩展位宽后,每两笔数据才需要写入一次,这样就可以边读边写了。
步骤S3:扩展后的图像数据中的奇数列数据组成一行数据作为奇数行数据,偶数列数据组成一行数据作为偶数行数据。
具体的,接上例,将1280个像素数据中的奇数列像素数据形成一行数据,该行像素数据的个数为640个,即为奇数行数据。同样,1280个像素中的偶数列像素数据形成一行数据,即为偶数行数据,该偶数行像素数据的个数也为640个,与转换为V2格式前的原始图像中每行的像素数据个数相同,再对所述奇数行数据和偶数行数据分别以此即可获得与原始图像像素个数相同的D1格式的图像。
步骤S4:在输出控制器的控制下对所述奇数行数据和偶数行数据分别处理。
对待转换的V2格式的图像数据的不同行的处理方法有所不同,具体的,可以分为三种不同的处理方法,即第一行图像数据的处理方法,第二行至倒数第二行图像数据的处理方法以及最后一行图像数据的处理方法。
进一步的,对于待转换的V2格式的图像数据的第一行,将第一行的奇数行数据直接输出,将偶数行数据存储至多个缓存器中的一第二个缓存器中,直至所述异步FIFO寄存器接收到第二行待转换的V2格式的图像数据。所述多个缓存器为行缓存器。
较佳的,所述第二个缓存器为一单端口存储器,该单端口存储器的面积小,成本低以节约成本。
对于第二行至倒数第二行待转换的V2格式的图像数据,输出所述第二个缓存器中存储的上一行待转换的图像数据的偶数行数据,同时将当前行的待转换的图像数据的奇数行数据存储至所述多个缓存器中的一第一个缓存器中,将当前行的待转换的图像数据的偶数行数据存储至所述第二个缓存器中。
当所述第二个缓存器中存储的上一行待转换的图像数据的偶数行数据传输完毕时,根据设定开始传输所述第一个缓存器中存储的数据。
所述第一个缓存器和所述第二个缓存器相同,均采用单端口存储器,以节约成本。当然,在本发明的其他实施例中,所述多个缓存器也可以是双端口寄存器,使得数据处理更加简单,可以同时进行读写。
对于最后一行待转换的V2格式的图像数据,输出所述第二个缓存器中存储的倒数第二行待转换的图像数据的偶数行数据,同时将所述最后一行的待转换的V2格式的图像数据的奇数行数据存储至所述第一个缓存器中,将最后一行的待转换的V2格式的图像数据的偶数行数据存储至所述第二个缓存器中;当所述第二个缓存器中存储的所述倒数第二行待转换的图像数据的偶数行数据传输完毕时,根据设定开始传输所述第一个缓存器中存储的数据;当所述第一个缓存器中存储的数据传输完毕时,根据设定开始传输所述第二个缓存器中存储的数据。
在上述的传输过程中,所述奇数行数据和偶数行数据传输的控制信号的频率大于等于所述待转换的图像数据传输频率的两倍。以保证在所述第二个缓存器中不会产生数据累积,防止数据丢失,并且对于任何时序的待转换V2格式的图像数据,均可保证数据传输的安全以及传输速度。
综上,在本发明实施例提供的图像格式转换器及方法中,将待转换的图像数据每行中的奇数列组成一行数据,即奇数行数据,每行中的偶数列数据组成一行数据,即偶数行数据,然后对所述奇数行数据和偶数行数据分别进行处理和传输,并且,所述奇数行数据和偶数行数据传输的控制信号的频率大于等于所述待转换的图像数据传输频率的两倍,以保证对于任何时序的待转换V2格式的图像数据,均可保证数据传输的安全以及传输速度。
上述仅为本发明的优选实施例而已,并不对本发明起到任何限制作用。任何所属技术领域的技术人员,在不脱离本发明的技术方案的范围内,对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动,均属未脱离本发明的技术方案的内容,仍属于本发明的保护范围之内。
Claims (9)
1.一种图像格式转换方法,其特征在于,包括:
将待转换的图像数据逐行存储至异步FIFO寄存器中;
位宽扩展器对存储在所述异步FIFO寄存器中的待转换的图像数据进行位数扩展;
扩展后的图像数据中的奇数列数据组成一行数据作为奇数行数据,偶数列数据组成一行数据作为偶数行数据;
在输出控制器的控制下对所述奇数行数据和偶数行数据分别处理,所述奇数行数据和偶数行数据传输的控制信号的频率大于或等于所述待转换的图像数据传输频率的两倍。
2.如权利要求1所述的图像格式转换方法,其特征在于,对所述奇数行数据和偶数行数据分别处理的步骤包括:
对于第一行待转换的图像数据,将奇数行数据直接输出,将偶数行数据存储至多个缓存器中的第二个缓存器中,直至所述异步FIFO寄存器接收到第二行待转换的图像数据。
3.如权利要求2所述的图像格式转换方法,其特征在于,所述第二个缓存器包括单端口存储器。
4.如权利要求2所述的图像格式转换方法,其特征在于,对所述奇数行数据和偶数行数据分别处理的步骤还包括:
对于第二行至倒数第二行待转换的图像数据,输出所述第二个缓存器中存储的上一行待转换的图像数据的偶数行数据,同时将当前行的待转换的图像数据的奇数行数据存储至所述多个缓存器中的一第一个缓存器中,将当前行的待转换的图像数据的偶数行数据存储至所述第二个缓存器中。
5.如权利要求4所述的图像格式转换方法,其特征在于,对第二行至倒数第二行待转换的图像数据处理的步骤还包括:
当所述第二个缓存器中存储的上一行待转换的图像数据的偶数行数据传输完毕时,开始传输所述第一个缓存器中存储的数据。
6.如权利要求5所述的图像格式转换方法,其特征在于,对所述奇数行数据和偶数行数据分别处理的步骤还包括:
对于最后一行待转换的图像数据,输出所述第二个缓存器中存储的倒数第二行待转换的图像数据的偶数行数据,同时将所述最后一行的待转换的图像数据的奇数行数据存储至所述第一个缓存器中,将最后一行的待转换的图像数据的偶数行数据存储至所述第二个缓存器中;当所述第二个缓存器中存储的所述倒数第二行待转换的图像数据的偶数行数据传输完毕时,开始传输所述第一个缓存器中存储的数据;当所述第一个缓存器中存储的数据传输完毕时,开始传输所述第二个缓存器中存储的数据。
7.如权利要求6所述的图像格式转换方法,其特征在于,所述第一个缓存器包括单端口存储器。
8.一种图像格式转换器,其特征在于,包括:
异步FIFO寄存器,用于存储待转换的图像数据,并进行跨时钟域处理;
位宽扩展器,用于对存储在所述异步FIFO寄存器中的待转换的图像数据进行位数扩展;
多个缓存器,用于存储奇数行数据或偶数行数据;
状态机,用于控制所述多个缓存器的状态;以及
输出控制器,用于产生所述奇数行数据和偶数行数据传输的控制信号,所述奇数行数据和偶数行数据传输的控制信号的频率大于或等于待转换的图像数据的时钟信号的频率的两倍。
9.如权利要求8所述的图像格式转换器,其特征在于,所述多个缓存器为单端口存储器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610210379.8A CN105872430B (zh) | 2016-04-06 | 2016-04-06 | 图像格式转换器及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610210379.8A CN105872430B (zh) | 2016-04-06 | 2016-04-06 | 图像格式转换器及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105872430A true CN105872430A (zh) | 2016-08-17 |
CN105872430B CN105872430B (zh) | 2019-03-08 |
Family
ID=56636039
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610210379.8A Active CN105872430B (zh) | 2016-04-06 | 2016-04-06 | 图像格式转换器及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105872430B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115348432A (zh) * | 2022-08-15 | 2022-11-15 | 上海壁仞智能科技有限公司 | 数据处理方法及装置、图像处理方法、电子设备及介质 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN2613019Y (zh) * | 2003-04-22 | 2004-04-21 | 海信集团有限公司 | 显示器数字图像向上缩放和向下缩放的行存储器控制电路 |
US20070002167A1 (en) * | 2005-06-29 | 2007-01-04 | Cheertek, Inc. | Frame rate adjusting method and apparatus for displaying video on interlace display devices |
US20080024671A1 (en) * | 2006-07-27 | 2008-01-31 | Samsung Electronics Co., Ltd | Image display device and image display method |
CN104183223A (zh) * | 2014-07-04 | 2014-12-03 | 京东方科技集团股份有限公司 | 一种显示装置、驱动装置和驱动方法 |
-
2016
- 2016-04-06 CN CN201610210379.8A patent/CN105872430B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN2613019Y (zh) * | 2003-04-22 | 2004-04-21 | 海信集团有限公司 | 显示器数字图像向上缩放和向下缩放的行存储器控制电路 |
US20070002167A1 (en) * | 2005-06-29 | 2007-01-04 | Cheertek, Inc. | Frame rate adjusting method and apparatus for displaying video on interlace display devices |
US20080024671A1 (en) * | 2006-07-27 | 2008-01-31 | Samsung Electronics Co., Ltd | Image display device and image display method |
CN104183223A (zh) * | 2014-07-04 | 2014-12-03 | 京东方科技集团股份有限公司 | 一种显示装置、驱动装置和驱动方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115348432A (zh) * | 2022-08-15 | 2022-11-15 | 上海壁仞智能科技有限公司 | 数据处理方法及装置、图像处理方法、电子设备及介质 |
CN115348432B (zh) * | 2022-08-15 | 2024-05-07 | 上海壁仞科技股份有限公司 | 数据处理方法及装置、图像处理方法、电子设备及介质 |
Also Published As
Publication number | Publication date |
---|---|
CN105872430B (zh) | 2019-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69432886T2 (de) | Datenverarbeitungssystem | |
CN107924666A (zh) | 显示控制装置、显示装置、显示控制装置的控制方法以及控制程序 | |
CN103237157B (zh) | 一种实时高清视频图像转置器 | |
CN103377030B (zh) | 图像旋转控制方法及装置 | |
CN104902193A (zh) | 一种基于fpga对图像数据进行分割处理和显示的方法 | |
CN109858622B (zh) | 深度学习神经网络的数据搬运电路和方法 | |
CN104717485A (zh) | 一种基于fpga的vga接口裸眼3d显示系统 | |
CN106297621A (zh) | 栅极驱动电路、触控显示装置及其驱动方法 | |
US20050052386A1 (en) | Method of processing image signals for improved image quality | |
CN109992234A (zh) | 图像数据读取方法、装置、电子设备及可读存储介质 | |
US5414666A (en) | Memory control device | |
CN101599167B (zh) | 存储器的存取方法 | |
CN105654419A (zh) | 一种图像的运算处理系统及运算处理方法 | |
CN105872430A (zh) | 图像格式转换器及方法 | |
CN101308646A (zh) | 定时控制器及其操作方法和具有该控制器的液晶显示装置 | |
CN102831872A (zh) | 基于fpga的lcd信号转vga信号的实现方法 | |
CN104268098A (zh) | 一种用于超高清视频帧率上变换的片上缓存系统 | |
TWI449043B (zh) | 高速記憶體系統 | |
CN105243028B (zh) | 一种降低图像缩小处理时系统峰值带宽的方法和装置 | |
CN101499245B (zh) | 异步先入先出存储器、液晶显示控制器及其控制方法 | |
CN105117356B (zh) | 一种sdram控制器及其控制方法 | |
JP3288327B2 (ja) | 映像メモリ回路 | |
EP2797072B1 (en) | Image raster rotation | |
CN101840670A (zh) | 具同极性插黑信号的动态影像控制装置 | |
US20120144150A1 (en) | Data processing apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |