CN105870016A - 功率器件的制备方法和功率器件 - Google Patents
功率器件的制备方法和功率器件 Download PDFInfo
- Publication number
- CN105870016A CN105870016A CN201510031162.6A CN201510031162A CN105870016A CN 105870016 A CN105870016 A CN 105870016A CN 201510031162 A CN201510031162 A CN 201510031162A CN 105870016 A CN105870016 A CN 105870016A
- Authority
- CN
- China
- Prior art keywords
- power device
- preparation
- substrate
- layer
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供了一种功率器件的制备方法和一种功率器件，其中，功率器件的制备方法，包括：在依次形成氧化硅层、多个硅栅结构、漏极和源极的基片上对所述硅栅结构进行图形化处理以形成辅助沟槽，所述辅助沟槽暴露出所述多晶硅层下方的指定区域的氧化层，其中，所述多个硅栅结构中的相邻硅栅结构之间的区域为主沟槽；在形成所述辅助沟槽的所述基片上形成介质层；对所述介质层进行图形化处理，以暴露出所述主沟槽所在区域下方的所述氧化层；在图形化处理介质层的所述基片上形成金属层；对所述金属层进行图形化处理，以减小所述介质层上方相应区域的金属层厚度，从而完成所述功率器件的制备。通过本发明的技术方案，减小了栅漏电容和导通损坏的可能性。
Description
技术领域
本发明涉及半导体技术领域，具体而言，涉及一种功率器件的制备方法和一种功率器件。
背景技术
在相关半导体技术中，垂直双扩散场效应晶体管(Vertical Double-Diffused Metal Oxide Semiconductor，简称VDMOS)是一种用途非常广泛的功率器件，该功率器件的漏极和源极之间是垂直设置的，使电流在功率器件内部垂直流通，增加了电流密度，从而改善了额定电流。垂直双扩散场效应晶体管最重要的性能参数就是工作损耗，而工作损耗可以分为导通损耗，截止损耗和开关损耗三部分。其中，导通损耗由导通电阻决定，截止损耗受反向漏电流大小影响，开关损耗是指器件开关过程中寄生电容充放电带来的损耗。为了满足功率器件适应高频应用的要求，降低功率器件的开关损耗，提高器件的工作效率，具有重要的意义。
功率器件的开关损耗大小由寄生电容大小决定，寄生电容可以分为栅源电容、栅漏电容和源漏电容三部分。其中，栅漏电容对器件的开关损耗影响最大，而栅漏电容可以分为氧化层电容和耗尽层电容两部分，氧化层电容受栅氧厚度影响，耗尽层电容受工艺和器件结构影响。
因此，如何设计功率器件的制备方法和结构以降低功率器件的栅漏电容成为亟待解决的技术问题。
发明内容
本发明正是基于上述技术问题至少之一，提出了一种新的功率器件的制备方法和一种功率器件。
有鉴于此，本发明提出了一种功率器件的制备方法，包括：在依次形成氧化硅层、多个硅栅结构、漏极和源极的基片上对所述硅栅结构进行图形化处理以形成辅助沟槽，所述辅助沟槽暴露出所述多晶硅层下方的指定区域的氧化层，其中，所述多个硅栅结构之间的区域为主沟槽；在形成所述辅助沟槽的所述基片上形成介质层；对所述介质层进行图形化处理，以暴露出所述主沟槽所在区域下方的所述氧化层；在图形化处理介质层的所述基片上形成金属层；对所述金属层进行图形化处理，以减小所述介质层上方相应区域的金属层厚度，从而完成所述功率器件的制备。
在该技术方案中，通过将多晶硅层用介质层实现隔离，以及对金属层进行减薄，有效地减小了寄生电容的有效面积，进而减小了栅漏电容，仅需要在常规加工过程中增加一次光刻步骤即可实现，兼容于现有的工艺标准，在保证导通损耗减小的同时保证了功率器件的可靠性。
在上述技术方案中，优选地，对所述硅栅结构进行图形化处理以形成辅助沟槽前，包括以下具体步骤：在所述基片上形成所述氧化硅层；在所述氧化硅层上形成所述多晶硅层；对所述多晶硅层进行图形化处理，以形成所述多个硅栅结构；对所述主沟槽所在区域下方的所述基片进行离子注入，以形成所述漏极；在形成所述漏极的所述基片上进行图形化的离子注入，以形成所述源极。
在上述技术方案中，优选地，所述图形化处理的工艺为干法刻蚀工艺和/或湿法刻蚀工艺。
在上述技术方案中，优选地，在形成所述辅助沟槽的所述基片上形成介质层，包括以下具体步骤：在形成所述辅助沟槽的所述基片上采用化学淀积工艺形成所述隔离层，其中，所述化学气相淀积工艺包括热氧化工艺、常压化学气相淀积工艺和/或低压化学气相淀积工艺。
在上述技术方案中，优选地，离子注入的元素包括氢、氦、硼、铍、砷、磷和铝中的一种或多种的任意组合。
在上述技术方案中，优选地，在离子注入后对所述基片进行退火处理。
在上述技术方案中，优选地，所述介质层的厚度处于0.01微米至10微米之间。
在上述技术方案中，优选地，所述硅栅结构的厚度处于0.01微米至10微米之间。
在上述技术方案中，优选地，所述氧化层的厚度处于0.01微米至10微米之间。
根据本发明的另一方面，还提出了一种功率器件，采用如上述任一项技术方案所述的功率器件的制备方法制备而成。
通过以上技术方案，通过将多晶硅层用介质层实现隔离，以及对金属层进行减薄，有效地减小了寄生电容的有效面积，进而减小了栅漏电容，仅需要在常规加工过程中增加一次光刻步骤即可实现，兼容于现有的工艺标准，在保证导通损耗减小的同时保证了功率器件的可靠性。
附图说明
图1示出了根据本发明的一个实施例的功率器件的制备方法的示意流程图；
图2至图13示出了根据本发明的一个实施例的功率器件制备方法的具体过程示意图，其中，图2至图13中的标号及其对应的结构名称为：1基片，2氧化硅层，3多晶硅层，4隔离层，5介质层，6金属层。
具体实施方式
为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的其他方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。
图1示出了根据本发明的实施例的功率器件的制备方法的示意流程图。
如图1所示，根据本发明的实施例的功率器件的制备方法，包括：步骤102，在依次形成氧化硅层、多个硅栅结构、漏极和源极的基片上对所述硅栅结构进行图形化处理以形成辅助沟槽，所述辅助沟槽暴露出所述多晶硅层下方的指定区域的氧化层，其中，所述多个硅栅结构之间的区域为主沟槽；步骤104，在形成所述辅助沟槽的所述基片上形成介质层；步骤106，对所述介质层进行图形化处理，以暴露出所述主沟槽所在区域下方的所述氧化层；步骤108，在图形化处理介质层的所述基片上形成金属层；步骤110，对所述金属层进行图形化处理，以减小所述介质层上方相应区域的金属层厚度，从而完成所述功率器件的制备。
在该技术方案中，通过将多晶硅层用介质层实现隔离，以及对金属层进行减薄，有效地减小了寄生电容的有效面积，进而减小了栅漏电容，仅需要在常规加工过程中增加一次光刻步骤即可实现，兼容于现有的工艺标准，在保证导通损耗减小的同时保证了功率器件的可靠性。
在上述技术方案中，优选地，对所述硅栅结构进行图形化处理以形成辅助沟槽前，包括以下具体步骤：在所述基片上形成所述氧化硅层；在所述氧化硅层上形成所述多晶硅层；对所述多晶硅层进行图形化处理，以形成所述多个硅栅结构；对所述主沟槽所在区域下方的所述基片进行离子注入，以形成所述漏极；在形成所述漏极的所述基片上进行图形化的离子注入，以形成所述源极。
在上述技术方案中，优选地，所述图形化处理的工艺为干法刻蚀工艺和/或湿法刻蚀工艺。
在上述技术方案中，优选地，在形成所述辅助沟槽的所述基片上形成介质层，包括以下具体步骤：在形成所述辅助沟槽的所述基片上采用化学淀积工艺形成所述隔离层，其中，所述化学气相淀积工艺包括热氧化工艺、常压化学气相淀积工艺和/或低压化学气相淀积工艺。
在上述技术方案中，优选地，离子注入的元素包括氢、氦、硼、铍、砷、磷和铝中的一种或多种的任意组合。
在上述技术方案中，优选地，在离子注入后对所述基片进行退火处理。
在上述技术方案中，优选地，所述介质层的厚度处于0.01微米至10微米之间。
在上述技术方案中，优选地，所述硅栅结构的厚度处于0.01微米至10微米之间。
在上述技术方案中，优选地，所述氧化层的厚度处于0.01微米至10微米之间。
下面结合图2至图13对根据本发明的实施例的功率器件的制备方法进行具体说明。
如图2所示，在基片1上形成所述氧化硅层2和多晶硅层3。
如图3所示，对多晶硅层3进行掩膜层4制备。
如图4所示，刻蚀以形成所述多个硅栅结构，对主沟槽所在区域下方的基片1进行离子注入。
如图5所示，去除掩膜层4。
如图6所示，在形成漏极的基片1上进行图形化的离子注入。
如图7所示，去除掩膜层4。
如图8至图9所示，在依次形成氧化硅层、多个硅栅结构、漏极和源极的基片上对硅栅结构进行图形化处理以形成辅助沟槽。
如图10所示，在形成辅助沟槽的所述基片上形成介质层5。
如图11所示，对介质层5进行图形化处理，以暴露出主沟槽所在区域下方的氧化层2。
如图12所示，在图形化处理介质层5的基片1上形成金属层6
如图13所示，对所述金属层6进行图形化处理，以减小介质层5上方相应区域的金属层厚度。
以上结合附图详细说明了本发明的技术方案，考虑到如何设计功率器件的制备方法和结构以降低功率器件的栅漏电容的技术问题。因此，本发明提出了一种新的功率器件的制备方法和一种功率器件，通过将多晶硅层用介质层实现隔离，以及对金属层进行减薄，有效地减小了寄生电容的有效面积，进而减小了栅漏电容，仅需要在常规加工过程中增加一次光刻步骤即可实现，兼容于现有的工艺标准，在保证导通损耗减小的同时保证了功率器件的可靠性。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种功率器件的制备方法，其特征在于，包括：
在依次形成氧化硅层、多个硅栅结构、漏极和源极的基片上对所述硅栅结构进行图形化处理以形成辅助沟槽，所述辅助沟槽暴露出所述多晶硅层下方的指定区域的氧化层，其中，所述多个硅栅结构之间的区域为主沟槽；
在形成所述辅助沟槽的所述基片上形成介质层；
对所述介质层进行图形化处理，以暴露出所述主沟槽所在区域下方的所述氧化层；
在图形化处理介质层的所述基片上形成金属层；
对所述金属层进行图形化处理，以减小所述介质层上方相应区域的金属层厚度，从而完成所述功率器件的制备。
2.根据权利要求1所述的功率器件的制备方法，其特征在于，对所述硅栅结构进行图形化处理以形成辅助沟槽前，包括以下具体步骤：
在所述基片上形成所述氧化硅层；
在所述氧化硅层上形成所述多晶硅层；
对所述多晶硅层进行图形化处理，以形成所述多个硅栅结构；
对所述主沟槽所在区域下方的所述基片进行离子注入，以形成所述漏极；
在形成所述漏极的所述基片上进行图形化的离子注入，以形成所述源极。
3.根据权利要求2所述的功率器件的制备方法，其特征在于，所述图形化处理的工艺为干法刻蚀工艺和/或湿法刻蚀工艺。
4.根据权利要求1所述的功率器件的制备方法，其特征在于，在形成所述辅助沟槽的所述基片上形成介质层，包括以下具体步骤：
在形成所述辅助沟槽的所述基片上采用化学淀积工艺形成所述隔离层，其中，所述化学气相淀积工艺包括热氧化工艺、常压化学气相淀积工艺和/或低压化学气相淀积工艺。
5.根据权利要求1所述的功率器件的制备方法，其特征在于，离子注入的元素包括氢、氦、硼、铍、砷、磷和铝中的一种或多种的任意组合。
6.根据权利要求5所述的功率器件的制备方法，其特征在于，在离子注入后对所述基片进行退火处理。
7.根据权利要求1至6中任一项所述的功率器件的制备方法，其特征在于，所述介质层的厚度处于0.01微米至10微米之间。
8.根据权利要求1至6中任一项所述的功率器件的制备方法，其特征在于，所述硅栅结构的厚度处于0.01微米至10微米之间。
9.根据权利要求1至6中任一项所述的功率器件的制备方法，其特征在于，所述氧化层的厚度处于0.01微米至10微米之间。
10.一种功率器件，其特征在于，所述功率器件采用如权利要求1至9中任一项所述的功率器件的制备方法制备而成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510031162.6A CN105870016A (zh) | 2015-01-21 | 2015-01-21 | 功率器件的制备方法和功率器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510031162.6A CN105870016A (zh) | 2015-01-21 | 2015-01-21 | 功率器件的制备方法和功率器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105870016A true CN105870016A (zh) | 2016-08-17 |
Family
ID=56623203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510031162.6A Pending CN105870016A (zh) | 2015-01-21 | 2015-01-21 | 功率器件的制备方法和功率器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105870016A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070278571A1 (en) * | 2006-05-31 | 2007-12-06 | Alpha & Omega Semiconductor, Ltd | Planar split-gate high-performance MOSFET structure and manufacturing method |
| CN101246886A (zh) * | 2008-03-19 | 2008-08-20 | 江苏宏微科技有限公司 | Mos结构的功率晶体管及其制作方法 |
| CN103872136A (zh) * | 2014-03-24 | 2014-06-18 | 江苏宏微科技股份有限公司 | 双栅mos结构的功率晶体管及其制作方法 |
-
2015
- 2015-01-21 CN CN201510031162.6A patent/CN105870016A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070278571A1 (en) * | 2006-05-31 | 2007-12-06 | Alpha & Omega Semiconductor, Ltd | Planar split-gate high-performance MOSFET structure and manufacturing method |
| CN101246886A (zh) * | 2008-03-19 | 2008-08-20 | 江苏宏微科技有限公司 | Mos结构的功率晶体管及其制作方法 |
| CN103872136A (zh) * | 2014-03-24 | 2014-06-18 | 江苏宏微科技股份有限公司 | 双栅mos结构的功率晶体管及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20130049107A1 (en) | Trench semiconductor power device and fabrication method thereof | |
| CN103151268B (zh) | 一种垂直双扩散场效应管及其制造工艺 | |
| US9698248B2 (en) | Power MOS transistor and manufacturing method therefor | |
| TWI229941B (en) | High voltage metal-oxide semiconductor device | |
| CN109980011A (zh) | 一种半导体器件及其制作方法 | |
| CN103094359B (zh) | 高压肖特基二极管及其制作方法 | |
| TW201248700A (en) | Method for fabricating a super junction power device with reduced miller capacitance | |
| US20100184264A1 (en) | Manufacturing method of semiconductor power devices | |
| US8492221B2 (en) | Method for fabricating power semiconductor device with super junction structure | |
| CN108400166A (zh) | 在端子降低表面电场区域中具有端子沟槽的功率晶体管 | |
| CN114464674A (zh) | Ldmosfet器件、制作方法及芯片 | |
| CN112002643B (zh) | 超级结器件的制造方法 | |
| CN104576732B (zh) | 一种寄生FinFET的横向双扩散半导体器件 | |
| CN114284149B (zh) | 一种屏蔽栅沟槽场效应晶体管的制备方法 | |
| CN115662902A (zh) | 沟槽型场效应晶体管的制作方法 | |
| CN112768356B (zh) | 一种沟槽栅igbt制作方法 | |
| CN105870016A (zh) | 功率器件的制备方法和功率器件 | |
| US9391167B1 (en) | Method for manufacturing semiconductor device | |
| CN107665924A (zh) | 一种中低压沟槽型mos器件及其制备方法 | |
| CN113299753A (zh) | 屏蔽栅沟槽场效应晶体管结构及其制备方法 | |
| TW200418128A (en) | High density trench power MOSFET structure and method thereof | |
| TWI524524B (zh) | 功率半導體元件之製法及結構 | |
| TWI517393B (zh) | 半導體裝置及其製作方法 | |
| CN113628968A (zh) | 半导体超结器件的制造方法 | |
| CN110729196A (zh) | 一种降低沟槽型金属氧化物半导体导通电阻的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160817 |