CN105849860A - 半导体器件以及用于在具有晶体学（100）取向的基底中产生半导体器件的方法 - Google Patents

半导体器件以及用于在具有晶体学（100）取向的基底中产生半导体器件的方法 Download PDF

Info

Publication number
CN105849860A
CN105849860A CN201480071600.5A CN201480071600A CN105849860A CN 105849860 A CN105849860 A CN 105849860A CN 201480071600 A CN201480071600 A CN 201480071600A CN 105849860 A CN105849860 A CN 105849860A
Authority
CN
China
Prior art keywords
substrate
semiconductor device
layer
crystallography
orientated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201480071600.5A
Other languages
English (en)
Inventor
F.赫南德斯吉伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of CN105849860A publication Critical patent/CN105849860A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种半导体器件（100）被提供，所述半导体器件（100）包含基底（90）以及在所述基底（90）的表面（91）之内被实现的具有氮化镓的第一功能元件（80）。按照本发明，基底（90）具有晶体学（100）取向。此外，还提供了一种用于在具有晶体学（100）取向的基底（90）中产生半导体器件（100）的方法。

Description

半导体器件以及用于在具有晶体学（100）取向的基底中产生半导体器件的方法
技术领域
本发明涉及一种包含基底以及在基底的表面之内被实现的具有氮化镓（Galliumnitrid）的第一功能元件的半导体器件，以及涉及一种用于在具有晶体学（100）取向的基底中产生半导体器件的方法。
背景技术
包含基于氮化镓的功能元件的半导体器件在现有技术中已经自较长时间以来针对传感器、高频器件、如LED那样的照明应用或者功率器件提供了基础，所述基于氮化镓的功能元件在所谓的同质外延的范围内或者在氮化镓基底上或者在所谓的异质外延的范围内在不同于氮化镓的基底（诸如硅基底）上被实现。
在此，基于异质外延的半导体器件大多在具有（111）取向的晶体结构的硅晶片上被实现。当然，具有这样的晶体结构的基底不是对于实现半导体工业的基于硅的半导体器件优选的基底，尤其是因为具有（100）取向的晶体平面或晶体结构更好地适合于实施CMOS工艺或适合于实现CMOS器件。
发明内容
按照本发明，包含基底以及在基底的表面之内被实现的具有氮化镓的第一功能元件的半导体器件被提供。按照本发明，该基底具有晶体学（100）取向。
这样被实施的半导体器件的优点在于如下可能性：在异质外延的范围内在晶体学（100）取向的基底上实现基于氮化镓的功能元件。因此，尤其是针对CMOS器件的实现优选的晶体学（100）取向使得能够在更好地适合于实现CMOS器件或更好地适合于执行CMOS工艺的晶体学（100）取向的基底中或所述基底上来实现包含氮化镓的功能元件。
优选地，该基底关于半导体器件的表面或基底本身的表面具有晶体学（100）取向，在所述半导体器件的表面或所述基底本身的表面中实现第一功能元件。换句话说，第一功能元件因此优选地在（100）取向的晶体平面上或在（100）取向的晶体平面中被实现。
在一优选的实施形式中，该基底是硅基底。硅是在半导体工业中最常被使用的材料。硅要成本有利地并且简单地被处理。
优选地，具有氮化镓的第一功能元件至少部分地在被布置在基底的表面中的结构之内被布置。因为局部的具有被改变的晶体学取向的晶体平面通过这种结构可以在基底的更好地适合于氮化镓外延的表面上或在所述表面中被实现，所以通过该结构，可以以有利的方式在晶体学（100）取向的基底的表面上或在所述晶体学（100）取向的基底的表面中实现第一功能元件。
优选地，该结构是在基底的表面中形成缺口（Kerbe）的凹陷部（Aussparung），其中所述结构表面中的至少一个具有晶体学（111）取向。此外，所述结构的结构表面中的至少一个还优选地具有基本上晶体学（111）取向的结构表面。因此，在这样的实施例中，如下结构局部地在全局晶体学（100）取向的基底中被设立：所述结构具有至少一个针对实现包含氮化镓的功能元件优选的晶体学（111）取向的结构表面。换句话说，优选地，所述结构的结构表面中的至少一个由（111）取向的晶体平面形成。由此，基底的表面不仅适合于实现例如CMOS器件而且适合于实现包含氮化镓的器件。
优选地，该结构具有V形的截面以及两个相互弯曲的（angewinkelt）并且向基底的表面弯曲的结构表面，所述结构表面分别具有晶体学（111）取向。换句话说，该结构优选地具有V形的截面以及两个相互弯曲的并且向基底的表面弯曲的结构表面，所述结构表面分别由晶体学（111）取向的晶体平面来形成。在这样的实施例中，包含氮化镓的第一功能元件完全地在晶体学（100）取向的基底的表面之内的晶体学（111）取向的结构表面上被实现。由此，包含氮化镓的第一功能元件因此完全地在针对氮化镓的生长优选的晶体结构上被实现。除了例如硅与氮化镓或硅与其它的Ⅲ-V族材料组合的经改进的异质的集成的已经被提及的优点之外，其中Ⅲ和V分别代表至少一种来自元素周期表的主族的材料，这样的实施例的另一优点是：所述表面通过所描述的结构相对于没有所述结构的基底表面总体被扩大。因此，如果存在具有相同的尺寸的两个晶片，那么通过布置上述结构可以在所述晶体的第一晶片上实现比在其上没有设置如上面所描述的结构的第二晶片上更多的器件。
在一优选的实施形式中，至少一个氮化镓层生长在至少一个结构表面上，所述至少一个氮化镓层形成了第一功能元件的部分。这种氮化镓层可以高质量地被制成并且很好地被用于实现例如传感器、高频或高功率器件、LED或者其它光电器件。
优选地，用于构造具有氮化镓层的异质结构的层和/或导电的接触层和/或至少一个其它的层被布置在所述结构之内，其中所述至少一个其它的层形成了介电隔离部（Spacer）和/或半导体器件的栅电极。此外，第一功能元件还优选地是晶体管。例如，在产生被实施为晶体管的第一功能元件时可以借助于沉积（Abscheidung）作为介电隔离部起作用的另一层来规定在源电极与漏电极之间的间距。
此外，在一优选的实施形式中，半导体器件还包含至少一个被布置在基底之内的第二功能元件，所述至少一个被布置在基底之内的第二功能元件通过至少一个导电的接触层与第一功能元件导电地相连。优选地，所述第二功能元件是CMOS功能元件或CMOS器件。通过基底的全局的晶体学（100）取向，这种CMOS器件的制成例如在异质的“晶片上（on-wafer）”集成的范围内是简单的并且是非常可能的。
此外，还提供了一种用于在具有晶体学（100）取向的基底中产生半导体器件的方法，其中该方法包含如下方法步骤：掩蔽基底的表面的在要产生的半导体器件的不远处的区域。在基底的表面的未被掩蔽的区域之内蚀刻如下结构：所述结构提供了至少一个具有晶体学（111）取向的结构表面。在所蚀刻的结构之内并且在所述至少一个具有晶体学（111）取向的结构表面上将氮化镓层外延。换句话说，所述按照本发明的方法包含蚀刻如下结构的步骤：所述结构具有至少一个关于基底的表面倾斜的为晶体学（111）取向的面。借助于这种方法，可以以简单的方式和方法在晶体学（100）取向的基底的表面之内产生如下区域：所述区域具有晶体学（111）取向的晶体平面作为表面。
在所述用于在具有晶体学（100）取向的基底中产生半导体器件的方法的优选的进一步开发中，在蚀刻的步骤中各向异性地和/或湿地蚀刻。各向异性的蚀刻方法已经在半导体工业中发展成关键技术。在各向异性的蚀刻的情况下，如下事实被利用：特定的蚀刻装置沿着主晶体平面不一样快地剥蚀例如硅单晶，其中剥蚀速度视晶体取向而定可以有多个量级的区别。
优选地，在所述用于在具有晶体学（100）取向的基底中产生半导体器件的方法中，在蚀刻的步骤中蚀刻如下缺口：所述缺口由两个会聚的、分别具有晶体学（111）取向的结构表面来形成，其中所述缺口的深度通过结构表面相互的接触被确定。在这种实施例中，沿着半导体器件的高度以自动调整的方式（selbstjustiert）来进行所述结构的深度的调节。
此外，所述用于在具有晶体学（100）取向的基底中产生半导体器件的方法此外还优选地包含如下方法步骤：在所述结构中沉积用于构造具有氮化镓层的异质结构的层和/或导电的接触层和/或至少一个其它的层，其中所述至少一个其它的层形成了介电隔离部和/或半导体器件的栅电极。通过实施这样的方法，以简单的方式和方法可以实现例如具有氮化镓的晶体管、传感器，或者也可以也实现具有氮化镓的高频或者高功率构件或具有氮化镓的发光构件。
本发明的有利的扩展方案在从属权利要求中被说明并且在说明书中被描述。
附图说明
本发明的实施例依据附图和随后的描述进一步地被解释。
图1示出了按照本发明的半导体器件的第一实施例，
图2示出了按照本发明的半导体器件的第二实施例，并且
图3示出了按照本发明的方法的实施例。
具体实施方式
在图1中示出了按照本发明的半导体器件100的第一实施例。在此，更准确地说，在图1中示出了垂直于半导体器件100的表面91的截面。该半导体器件100包含基底90以及在基底90的表面91之内被实现的具有氮化镓的第一功能元件80。换句话说，第一功能元件80在半导体器件100的基底90的表面91上被实现，所述第一功能元件80包含氮化镓或至少部分地由氮化镓构成。基底90具有晶体学（100）取向。换句话说，所述在其表面91上或在其表面91中实现第一功能元件80的基底90具有如下晶体结构：所述晶体结构基本上具有晶体学（100）取向。再一次地换句话说，该基底90关于半导体器件100的表面91或基底90本身的表面91具有晶体学（100）取向，在所述半导体器件100的表面91或所述基底90本身的表面91中实现第一功能元件80。在所述第一实施例中，基底90纯示例性地是硅晶片的基底90，所述硅晶片基本上具有（100）晶体结构，其中在括号中的三元组（100）是密勒指数（hkl），所述密勒指数（hkl）在晶体学中用于明确地标明晶面或晶格中的平面。当然，也可以利用基底90来实施按照本发明的半导体器件100，所述基底90不是硅晶片的基底90。
在图2中示出了按照本发明的半导体器件100的第二实施例，所述按照本发明的半导体器件100基本上是在图1所示出的半导体器件100。在图2中也垂直于表面91并且沿着半导体器件100的深度被剖开地示出了半导体器件100。图2中的相同地被标明的部件因此对应于在图1中所示出的并且之前所描述的第一实施例的那些部件。在所述第二实施例中，具有氮化镓的第一功能元件80基本上在被布置在基底90的表面91中的结构70之内被布置。在所述第二实施例中，所述结构70纯示例性地是在基底90的表面91中形成了缺口70并且具有两个结构表面71的凹陷部60，所述两个结构表面71分别具有晶体学（111）取向。换句话说，在所述第二实施例中，在基底90的表面91中形成了缺口70的结构70被布置在基底90的表面91中，所述结构70的结构表面71分别由（111）取向的晶体平面形成。在所述缺口70之内或更准确地说在两个形成所述缺口70的表面上实现了第一功能元件80的主要部分，所述两个形成所述缺口70的表面因此是结构70的结构表面71。所述两个结构表面71关于半导体器件100的表面91分别基本上是晶体学（111）取向的，即相对于基底90的晶体学（100）取向的表面91被弯曲。在所述第二实施例中，所述两个共同具有V形截面的结构表面71因此纯示例性地是（111）硅[1,2]。
当然，也可以实施按照本发明的在结构70上具有第一功能元件80的半导体器件100，所述结构70的结构表面共同地都不具有在截面中的V形的走向或不形成缺口70，而且所述结构70也只具有一个或者完全没有晶体学（111）取向的结构表面71或在所述结构70中只有一个或者完全没有结构表面71由（111）取向的晶体平面形成。
在所述第二实施例中，形成了第一功能元件80的部分的氮化镓层10分别在晶体学（111）取向的结构表面71上生长。在其它的实施例中，氮化镓层10也可以以不同于借助于外延的方式和方法被沉积在晶体学（111）取向的结构表面71上。此外，在所述第二实施例中，用于构造具有氮化镓层10的异质结构12的层被布置在结构70之内、即被布置在缺口70之内。所述用于构造具有氮化镓层10的异质结构12的层例如可以是氮化铝镓层，即可以是AlGaN层或者也可以也是任意的其它的层。在所述第二实施例中，不仅氮化镓层10的表面而且所述用于构造具有氮化镓层10的异质结构12的层的表面都分别平行于它们被沉积在其上的结构表面71地走向。此外，导电的接触层50被沉积在结构70之内或被沉积在缺口70之内，所述导电的接触层50在所述第二实施例中纯示例性地是金属化层。但是，所述导电的接触层50也可以非金属地被实施。在所述第二实施例中，所述导电的接触层50的表面不是平行于结构表面71地走向，而是平行于半导体器件100的表面91、即在结构70的不远处平行于半导体器件100的表面91地走向。在这种状态下或利用之前所描述的部件或层，按照本发明的半导体器件100例如可以形成电二极管的基础。
然而，在所述第二实施例中，两个其它的层40此外还被布置在结构70中或被设置在缺口70之内。在所述第二实施例中，所述两个其它的层40纯示例性地在结构70之内相叠地被沉积在导电的接触层50上。所述两个其它的层40中的直接地、也就是说紧挨着地被沉积在导电的接触层50上的第一层形成了介电隔离部或介电隔离层，而所述两个其它的层40中的直接地、也就是说紧挨着地被沉积在所述第一其它的层40（也就是说隔离层）上的第二层在所述第二实施例中纯示例性地作为半导体器件100的栅电极起作用。当然，也可以实施如下按照本发明的半导体器件100：视实现什么样的半导体器件100或哪个功能由所述半导体器件100来满足而定，所述按照本发明的半导体器件100不具有其它的层、只具有一个其它的层或者也可以具有两个以上的其它的层40。在所述第二实施例中，通过所述介电隔离层，第一功能元件80的栅电极与源电极1电分开，所述源电极1在所述第二实施例中纯示例性地由在隔离层之下的导电的接触层50来形成。
此外，在所述第二实施例中，半导体器件100还纯示例性地具有两个被布置在基底90之内的第二功能元件20，所述两个第二功能元件20通过至少一个导电的接触层50与第一功能元件80导电地相连。在所述第二实施例中，所述导电的接触层50纯示例性地结构化地被沉积在基底90的表面91上或被沉积在第一和第二功能元件80、20的表面上，而且在两侧一直通到第一功能元件80的结构70中。换句话说，将第二功能元件20与第一功能元件80导电地相连的所述导电的接触层50与两个结构表面71的用于构造具有氮化镓层10的异质结构12的层保持接触，而不接触形成栅电极的其它的层40。在所述第二实施例中，导电的接触层50的在结构70之内的或突出到结构70中的部分纯示例性地形成了漏电极2。当然，也可以实现其它的按照本发明的半导体器件100，所述其它的按照本发明的半导体器件100不一样地被成形或在所述其它的按照本发明的半导体器件100中源电极1和漏电极2被互换。
在所述第二实施例中，在第一功能元件80的源电极1与漏电极2之间的间距通过隔离层在结构70之内的宽度被规定。当然，也可以实现按照本发明的半导体器件100，在所述按照本发明的半导体器件100中，没有层、仅一层或者两个以上的其它的层40被设置，所述两个以上的其它的层40也可以承担任意的其它的功能，或者也可以也能够是半导体器件100的任意的其它的部件。例如，可以沉积其它的层40，所述其它的层40被实施为化学敏感的层或者被实施为例如针对生物化学传感器的另外的功能层。
在所述第二实施例中，所述半导体器件100的第一功能元件80纯示例性地是晶体管。更准确地说，在本实施例中的第一功能元件80纯示例性地是所谓的HEMT、即高电子迁移率（high-electron-mobility）晶体管，即是具有高的电子迁移率的晶体管。当然，也可以实施按照本发明的半导体器件100，在所述按照本发明的半导体器件100中，第一功能元件80被实施为MOSFET。此外，也可以实现按照本发明的半导体器件100，在所述按照本发明的半导体器件100中，第一功能元件80是传感器、二极管，是高频或者高功率器件，是发光元件或者也可以也是完全不同的第一功能元件80。此外，第一功能元件80也可以仅针对例如之前所提到的器件之一提供基础。通常，第一功能元件80可以是任意的单端子器件（ein-Terminal-Bauelement）、任意的双端子器件，或者也可以也是任意的三端子器件。
在所述第二实施例中，所述已经被提及的两个第二功能元件20纯示例性地是NMOS晶体管和PMOS晶体管，所述NMOS晶体管和PMOS晶体管并排地并且在基底90之内的第一功能元件80旁边被布置。当然，也可以实施按照本发明的半导体器件100，所述按照本发明的半导体器件100不具有、只具有一个或者具有两个以上的第二功能元件20。所述第二功能元件20也不必是晶体管。按照本发明被实施的半导体器件100的第二功能元件20也可以是其它的、尤其是CMOS功能元件。由此，按照本发明可以提供复杂的异质的半导体器件100，所述复杂的异质的半导体器件100例如可以作为驱动器被用于发光二极管、作为信号处理器被用于射频或者高频通信或者被用于任意的另外的应用。
在图3中示出了按照本发明的用于在具有晶体学（100）取向的基底90中产生半导体器件100的方法的实施例。在所述实施例中首先提供了具有晶体学（100）取向的基底90。换句话说，在本方法的范围内提供了如下基底90：所述基底90关于所述基底90的要在其中产生半导体器件100的表面91具有（100）取向或所述基底90关于所提到的表面91由（100）取向的晶体平面来构造。在第一方法步骤S1中，基底90的表面91的要在该基底90中产生的半导体器件100的不远处的区域例如用光刻胶（Fotolack）或用光致抗蚀剂漆（Photoresist-Lack）来掩蔽。换句话说，在本方法的所述实施例中，基底90的表面91的应该保持未加工的区域在第一方法步骤S1中被掩蔽。紧接于此，在所述实施例的第二方法步骤S2中，在基底90的表面91的未被标记的区域之内蚀刻结构70。在此，进行所述结构70的蚀刻，使得所述结构70的至少一个（在本方法的所述实施例中纯示例性地为两个）分别具有晶体学（111）取向的结构表面71被提供。换句话说，在本方法的所述实施例中，具有两个晶体学（111）取向的结构表面71的结构70被蚀刻。再一次地换句话说，在本方法的所述实施例中蚀刻如下结构70：所述结构70的结构表面71由两个（111）取向的晶体平面形成。在第三方法步骤S3中，在外延的范围内，在所蚀刻的结构70之内在所述两个分别具有晶体学（111）取向的结构表面71上生长氮化镓层10。
在所述实施例中，该方法具有可选的第四方法步骤S4，在所述第四方法步骤S4中，用于构造具有氮化镓层10的异质结构12的层被沉积在氮化镓层10上。紧接于此，在所述实施例中的第四方法步骤S4中，导电的接触层50和在所述导电的接触层50上纯示例性地两个其它的层40被沉积在结构70中，其中所述被沉积的其它的层40的第一层是介电隔离层，而另一层40是半导体器件100的形成栅电极的层。在本方法的所述实施例中，导电的接触层50在其沉积之后纯示例性地热地被再处理。此外，还可以实施按照本发明的方法，在所述按照本发明的方法中还在结构70之内沉积另外的其它的层40，所述另外的其它的层40例如可以是用于减少在所述其它的层40下面的层中的缺陷的层。在按照本发明所实施的方法的范围内，也可以在结构70之内沉积用于半导体器件100的之前所提到的或者其它的层的应力减少或应力适配的层。
在本方法的所述实施例中，在第二方法步骤S2中纯示例性地湿地并且各向异性地蚀刻。在所述实施例中，纯示例性地借助于氢氧化钾、即KOH碱液进行蚀刻。当然，也可以实施按照本发明的方法，在所述按照本发明的方法中利用其它的酸蚀刻或者完全不一样地、例如干地蚀刻。此外在所述实施例中，在蚀刻的第二方法步骤S2中，缺口形的凹陷部60或缺口70被蚀刻，所述缺口形的凹陷部60或缺口70由两个会聚的、分别具有晶体学（111）取向的结构表面71来形成，其中所述缺口70的深度通过结构表面71相互的接触被确定。换句话说，在所述实施例中，在第二方法步骤S2中，缺口70纯示例性地被蚀刻到基底90的表面91中，所述缺口70具有两个处于相互弯曲的结构表面71。
在图1至3中示出了分别沿着轴线77的半导体器件100，其中所述轴线77分别平行于半导体器件100的高度走向。

Claims (12)

1.半导体器件（100），其包含：
-基底（90）；
-具有氮化镓的第一功能元件（80），所述第一功能元件（80）在基底（90）的表面（91）之内被实现，
其特征在于，
所述基底（90）具有晶体学（100）取向。
2.根据权利要求1所述的半导体器件（100），其中，所述基底（90）是硅基底。
3.根据上述权利要求之一所述的半导体器件（100），其中，所述具有氮化镓的第一功能元件（80）至少部分地在被布置在基底（90）的表面（91）中的结构（70）之内被布置。
4.根据权利要求3所述的半导体器件（100），其中，所述结构（70）是在基底（90）的表面（91）中形成缺口（70）的凹陷部（60），其中结构表面（71）中的至少一个具有晶体学（111）取向。
5.根据权利要求4所述的半导体器件（100），其中，所述结构（70）具有V形截面以及两个相互弯曲的并且向基底（90）的表面（91）弯曲的结构表面（71），所述两个结构表面（71）分别具有晶体学（111）取向。
6.根据权利要求4或5所述的半导体器件（100），其中，至少一个氮化镓层（10）生长在至少一个结构表面（71）上，所述至少一个氮化镓层（10）形成了第一功能元件（80）的部分。
7.根据权利要求6所述的半导体器件（100），其中，用于构造具有氮化镓层（10）的异质结构（12）的层和/或导电的接触层（50）和/或至少一个其它的层（40）被布置在所述结构（70）之内，其中所述至少一个其它的层（40）形成了介电隔离部和/或半导体器件（100）的栅电极。
8.根据上述权利要求之一所述的半导体器件（100），此外所述半导体器件（100）还包含至少一个被布置在基底（90）之内的第二功能元件（20），所述至少一个被布置在基底（90）之内的第二功能元件（20）通过至少一个导电的接触层（50）与所述第一功能元件（80）导电地相连。
9.用于在具有晶体学（100）取向的基底（90）中产生半导体器件（100）的方法，其中所述方法包含如下方法步骤：
－ 掩蔽（S1）基底（90）的表面（91）的在要产生的半导体器件（100）的不远处的区域；
－ 在基底（90）的表面（91）的未被掩蔽的区域之内蚀刻（S2）如下结构（70）：所述结构（70）提供了至少一个具有晶体学（111）取向的结构表面（71）；
－ 在所蚀刻的结构（70）之内并且在所述至少一个具有晶体学（111）取向的结构表面（71）上将氮化镓层（10）外延（S3）。
10.根据权利要求9所述的用于在具有晶体学（100）取向的基底（90）中产生半导体器件（100）的方法，其中，在蚀刻（S2）的步骤中各向异性地和/或湿地蚀刻。
11.根据权利要求9或10所述的用于在具有晶体学（100）取向的基底（90）中产生半导体器件（100）的方法，其中，在蚀刻（S2）的步骤中，缺口（70）被蚀刻，所述缺口（70）由两个会聚的、分别具有晶体学（111）取向的结构表面（71）来形成，其中所述缺口（70）的深度通过结构表面（71）相互的接触被确定。
12.根据权利要求9至11之一所述的用于在具有晶体学（100）取向的基底（90）中产生半导体器件（100）的方法，其中，所述方法此外还包含如下方法步骤：在所述结构（70）中沉积（S4）用于构造具有氮化镓层（10）的异质结构（12）的层和/或导电的接触层（50）和/或至少一个其它的层（40），其中所述至少一个其它的层（40）形成了介电隔离部和/或半导体器件（100）的栅电极。
CN201480071600.5A 2013-10-31 2014-10-06 半导体器件以及用于在具有晶体学（100）取向的基底中产生半导体器件的方法 Pending CN105849860A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE201310222160 DE102013222160A1 (de) 2013-10-31 2013-10-31 Halbleiterbauelement sowie ein Verfahren zur Erzeugung eines Halbleiterbauelementes in einem eine kristallographische (100)-Orientierung aufweisenden Substrat
DE102013222160.6 2013-10-31
PCT/EP2014/071333 WO2015062817A1 (de) 2013-10-31 2014-10-06 Halbleiterbauelement sowie ein verfahren zur erzeugung eines halbleiterbauelementes in einem eine kristallographische (100)-orientierung aufweisenden substrat

Publications (1)

Publication Number Publication Date
CN105849860A true CN105849860A (zh) 2016-08-10

Family

ID=51660499

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480071600.5A Pending CN105849860A (zh) 2013-10-31 2014-10-06 半导体器件以及用于在具有晶体学（100）取向的基底中产生半导体器件的方法

Country Status (5)

Country Link
US (1) US20160276471A1 (zh)
EP (1) EP3063781A1 (zh)
CN (1) CN105849860A (zh)
DE (1) DE102013222160A1 (zh)
WO (1) WO2015062817A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108258042A (zh) * 2016-12-28 2018-07-06 财团法人工业技术研究院 半导体结构及其制造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018211919A1 (ja) * 2017-05-16 2018-11-22 株式会社村田製作所 キャパシタ及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4632697B2 (ja) * 2004-06-18 2011-02-16 スタンレー電気株式会社 半導体発光素子及びその製造方法
US8013320B2 (en) * 2006-03-03 2011-09-06 Panasonic Corporation Nitride semiconductor device and method for fabricating the same
JP5245305B2 (ja) * 2007-07-06 2013-07-24 サンケン電気株式会社 電界効果半導体装置及びその製造方法
WO2010011201A1 (en) * 2008-07-21 2010-01-28 Pan Shaoher X Light emitting device
US8350273B2 (en) * 2009-08-31 2013-01-08 Infineon Technologies Ag Semiconductor structure and a method of forming the same
US8129205B2 (en) * 2010-01-25 2012-03-06 Micron Technology, Inc. Solid state lighting devices and associated methods of manufacturing
US8624292B2 (en) * 2011-02-14 2014-01-07 Siphoton Inc. Non-polar semiconductor light emission devices
US9129889B2 (en) * 2013-03-15 2015-09-08 Semiconductor Components Industries, Llc High electron mobility semiconductor device and method therefor
US9202888B2 (en) * 2013-06-18 2015-12-01 Stephen P. Barlow Trench high electron mobility transistor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108258042A (zh) * 2016-12-28 2018-07-06 财团法人工业技术研究院 半导体结构及其制造方法

Also Published As

Publication number Publication date
DE102013222160A1 (de) 2015-04-30
EP3063781A1 (de) 2016-09-07
US20160276471A1 (en) 2016-09-22
WO2015062817A1 (de) 2015-05-07

Similar Documents

Publication Publication Date Title
CN101853808B (zh) 形成电路结构的方法
US8759169B2 (en) Method for producing silicon semiconductor wafers comprising a layer for integrating III-V semiconductor components
US8946780B2 (en) Ohmic contact schemes for group III-V devices having a two-dimensional electron gas layer
US8592292B2 (en) Growth of multi-layer group III-nitride buffers on large-area silicon substrates and other substrates
US9935175B1 (en) Sidewall spacer for integration of group III nitride with patterned silicon substrate
CN111512415B (zh) 用于工程化衬底上的集成式器件的系统和方法
US8754424B2 (en) Discontinuous patterned bonds for semiconductor devices and associated systems and methods
CN103038901A (zh) 半导体模板衬底、使用半导体模板衬底的发光元件及其制造方法
KR20150038217A (ko) 반도체 기판, 반도체 기판의 제조 방법 및 복합 기판의 제조 방법
KR20150038335A (ko) 복합 기판의 제조 방법 및 반도체 결정층 형성 기판의 제조 방법
US10217641B2 (en) Control of current collapse in thin patterned GaN
KR102104062B1 (ko) 기판 구조체, 이를 포함한 ｃｍｏｓ 소자 및 ｃｍｏｓ 소자 제조 방법
CN103247724A (zh) 一种半导体结构及其形成方法
US20180182877A1 (en) Semiconductor structures and method for fabricating the same
CN102569551B (zh) 具蚀刻停止层的磊晶结构及其制造方法
US9236251B2 (en) Heterogeneous integration of group III nitride on silicon for advanced integrated circuits
CN112236844A (zh) 硅上氮化镓器件中的寄生电容降低
CN105849860A (zh) 半导体器件以及用于在具有晶体学（100）取向的基底中产生半导体器件的方法
CN110600990B (zh) 一种基于柔性衬底的GaN基激光器与HEMT的器件转移制备方法
US8927398B2 (en) Group III nitrides on nanopatterned substrates
US8318563B2 (en) Growth of group III nitride-based structures and integration with conventional CMOS processing tools
JP2015097265A (ja) Ｉｉｉ−ｖ族材料の選択エリア成長用のエピ基板およびｉｉｉ−ｖ族材料をシリコン基板上に製造する方法
EP3008751B1 (en) Method of forming an integrated silicon and iii-n semiconductor device
TW201324841A (zh) 基板、基板之製作方法和使用方法
GB2489075A (en) Substrate for integrated circuit and forming method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20210604

AD01 Patent right deemed abandoned