CN105845662A - 包括金属化层的器件和制造器件的方法 - Google Patents

包括金属化层的器件和制造器件的方法 Download PDF

Info

Publication number
CN105845662A
CN105845662A CN201610060149.8A CN201610060149A CN105845662A CN 105845662 A CN105845662 A CN 105845662A CN 201610060149 A CN201610060149 A CN 201610060149A CN 105845662 A CN105845662 A CN 105845662A
Authority
CN
China
Prior art keywords
metal
base component
porosity
sublayer
porous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610060149.8A
Other languages
English (en)
Other versions
CN105845662B (zh
Inventor
M·米希兹
M·海恩里希
S·施瓦布
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN105845662A publication Critical patent/CN105845662A/zh
Application granted granted Critical
Publication of CN105845662B publication Critical patent/CN105845662B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Powder Metallurgy (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本公开的实施方式涉及包括金属化层的器件和制造器件的方法。该器件包括基部元件和在基部元件之上的金属化层。金属化层包括孔隙并且具有变化的孔隙度，孔隙度在与基部元件相邻的部分中比在远离基部元件的部分中高。

Description

包括金属化层的器件和制造器件的方法
技术领域
本公开涉及半导体器件领域，并且更具体地涉及一种包括金属化层的器件和制造器件的方法。
背景技术
在金属化层、例如用于在半导体器件(例如功率半导体器件)中使用的金属化层的领域中，具有大厚度的金属化层被采用以用于传导大电流和用于传递热。具体而言，归因于它们的大的电和热传导性，铜金属化层可以以低损耗传导热和电流。电和热传导性通过增加金属化层的厚度而被增加。然而，归因于金属化层相对于金属化层被布置于其上的载体的材料的不同的热膨胀系数，可能会出现金属化层的脱层。此外，开裂可能形成在金属化层中并且另外，当处理厚金属化层被布置于其上的半导体晶片时，晶片可能会弯曲，使得进一步的处理变得困难。
已对基于多孔系统的金属化层进行了研究。已显示这些多孔金属化层当布置在半导体衬底上时展现出减小等级的机械应力。然而，这些多孔系统也具有降低的热和电传导性。
于是，对具有改进的性质的进一步金属化层进行研究。
发明内容
根据实施例，一种器件包括基部元件和在基部元件之上的金属化层，金属化层具有孔隙并且具有变化的孔隙度。孔隙度在与基部元件相邻的部分中比在远离基部元件的部分中高。
根据进一步实施例，一种器件包括基部元件和在基部元件之上的多孔金属化层。金属化层包括来自铜、银、镍和金的组的金属，并且进一步包括导电填充材料，其中导电填充材料相对于金属的比率在远离基部元件的部分处比在与基部元件相邻的部分处高。
根据实施例，一种制造器件的方法包括在基部元件之上形成多孔金属化层，并且此后使多孔金属化层改变，使得金属化层具有变化的孔隙度，孔隙度在与基部元件相邻的部分中比在远离基部元件的部分中高。
附图说明
附图被包括以提供对本发明的实施例的进一步理解并且被并入或构成该说明书的一部分。附图图示了本发明的实施例并且与描述一起用于说明原理。本发明的其它实施例和许多预期优点将容易领会，因为它们通过参照下面的详细描述变得更好理解。附图中的元件并不一定相对于彼此按比例。同样的附图标记标示出对应的类似部件。
图1A示出根据实施例的器件的截面图。
图1B示出根据另外的实施例的器件的截面图。
图2A是图示出示例和比较例的孔隙率的图表。
图2B是图示出示例和比较例的电阻率的图表。
图3图示出制造根据实施例的器件的方法。
图4A和图4B图示出根据实施例的形成金属化层的方法。
图5示出根据另外的实施例的器件的截面图。
图6A是图示出示例的孔隙率的图表。
图6B是图示出示例的电阻率的图表。
图7图示出根据另外的实施例的形成金属化层的方法。
图8图示出根据另外的实施例的形成金属化层的方法。
具体实施方式
在下面的详细描述中，对形成其一部分并借助于在其中可以实践本发明的图示特定实施例而图示出的附图进行参考。在这方面，诸如“顶”、“底”、“前”、“后”、“前面”、“后面”等的方向术语是参照正在描述的图的定向而使用的。因为本发明的实施例的部件可以以数个不同定向进行定位，所以方向术语是用于图示的目的并且绝不是限制性的。需要理解的是，可以利用其他实施例并且可以在不脱离由权利要求限定的范围的情况下做出结构和逻辑改变。
实施例的描述不是限制性的。具体而言，在下文中所描述的实施例的元件可以与不同实施例的元件组合。
在下面的描述中所使用的术语“晶片”、“衬底”或“半导体衬底”可以包括具有半导体表面的任何基于半导体的结构。晶片和结构将被理解为包括硅、绝缘体上硅(SOI)、蓝宝石上硅(SOS)、经过掺杂和未经掺杂的半导体、由基部半导体基底支撑的硅的外延层和其它半导体结构。半导体不必是基于硅的。半导体也可以是硅-锗、锗或砷化镓。根据其他实施例，碳化硅(SiC)或氮化镓(GaN)可以形成半导体衬底材料。
如该说明书中所使用的术语“横向”和“水平”意在描述平行于半导体衬底或半导体主体的第一表面的定向。这可以例如是晶片或裸片的表面。
如该说明书中所使用的术语“竖直”意在描述垂直于半导体衬底或半导体主体的第一表面布置的定向。
图1A示出根据实施例的器件1的截面图。图1A中示出的器件包括基部元件100和在基部元件100之上的金属化层160。金属化层160包括孔隙175且具有变化的孔隙度。孔隙度在与基部元件100相邻的部分中比在远离基部元件100的部分中高。
基部元件100可以是包括器件部件155的半导体衬底。基部元件100可以进一步包括电路元件150。例如，电路元件150和器件部件155可以是半导体器件的部件，诸如经过掺杂的部分、绝缘部分或者半导体器件中的具有特殊功能的导电部分。半导体器件的示例是晶体管或基于晶体管的器件，例如功率半导体器件、功率MOSFET、功率IGBT、二极管及其他。器件部件155的另外的示例是电阻器、电容器、电感器、传感器、能量产生部件、能量存储部件和转换元件、例如光电转换元件及其他。电路元件150可以包括用于实施逻辑电路及其他的电路任何合适的元件。如可清楚地理解的，多个器件部件155或电路元件150可以布置在基部元件中。器件部件155或电路元件150可以被电耦合至金属化层160。基部元件100可以进一步包括合适的导电或绝缘材料。根据另外的实施例，基部元件100可以不是半导体而是可以包括诸如玻璃等的绝缘体或由其构成，或者可以是诸如金属片或金属合金片等的导电元件。
金属化层160布置在基部元件100的主表面110上。金属化层可以包括铜或铜合金。根据另外的实施例，金属化层160可以包括银、镍或金或者任何这材料的合金。金属化层160可以包括任何另外的金属或金属合金。金属化层160包括孔隙175。孔隙度在与主表面110相邻的部分中比在与金属化层160的主表面115相邻的部分中高。孔隙度可以被定义为金属化层的密度与体金属化层的密度的比率。例如，如果多孔金属化层的密度(即，质量/体积)与体金属化层的密度的比率是A，则孔隙率等于1-A。如可容易领会的，孔隙度独立于孔隙的大小和孔隙的大小的分布。通常，孔隙的大小近似为几百mm至几μm。例如，金属化层160的厚度可以是超过3μm、例如超过5μm并且甚至更大、例如30μm或更大。
归因于金属化层160内的变化的孔隙度，使得孔隙度在与基部元件相邻的部分中较高，机械应力可以减小。具体而言，机械应力出现在基部元件100与金属化层160之间的界面处。于是，在靠近界面的区域中的高孔隙度使机械应力减小。另一方面，归因于远离基部元件100的部分中的较小孔隙度，金属化层的热和电传导性被增加。
例如，通常连接布线在金属化层115的表面处被接合至金属化层。归因于降低的孔隙度，在到另外的金属化布线的触点待产生所在的该区域中，电传导性被增加，从而致使金属化层的改进的行为。
图1B示出根据另外的实施例的器件。图1B的器件2包括基部元件100和在基部元件100之上的多孔金属化层165。金属化层165包括金属和导电填充材料180。导电填充材料180相对于金属的比率在远离基部单元100的部分处比在与基部元件100相邻的部分处高。金属可以从铜、银、镍和金的组中选择。金属也可以包括另外的金属。例如，金属可以是铜。
在图1B的实施例中，基部元件100可以具有与图1A的基部元件100类似的构造。导电填充材料180的含量相对于金属的含量在靠近金属化层的表面115的一侧比在靠近基部元件的主表面110的一侧高。孔隙175布置在金属化层165中。导电填充材料180可以至少部分地填充孔隙175中的至少一些。作为结果，所产生的层的孔隙度可以在靠近基部元件100与金属化层160之间的界面的部分处比在靠近金属化层的主表面115的部分处大。例如，导电填充材料可以与金属化层160的金属相同或者可以是与金属化层的金属不同的材料。例如，如果金属化层包括铜或铜合金，则导电填充材料可以包括银、锌、锡、镍、铟、金或碳。导电填充材料不必是金属。例如，导电填充材料可以包括碳纳米管或石墨烯。例如，导电填充材料180可以与金属化层的金属的一部分熔融或烧结在一起。在诸如锌或锡等的合金形成材料被采用作为导电填充材料的情况中，金属化层的金属可以与导电填充材料形成合金。图1B的实施例的另外的特征与图1A的实施例类似。如可清楚地理解的，根据图1A的实施例的器件也可以以参照图1B所描述的方式来实施，即，包括导电填充材料180。
图2A和图2B图示出与根据图1A的实施例的包括金属化层的器件(示例)相比的具有均匀孔隙率的多孔金属化层(比较例)的性质。如图2A中示出的，示例具有与比较例相比稍小的孔隙度。在这方面需要注意的是，图2A未示出孔隙的分布而是仅仅示出了相对于金属化层的孔隙率的平均值。图2B示出示例具有与比较例相比较小的电阻率或比电阻。于是，金属化层的特殊孔隙率导致减小的电阻率。例如，7％至8％的孔隙率的减小可以导致15％至20％的电阻率的减小。
如将在下面讨论的，在与基部元件相邻的部分中比在远离基部元件的部分中高的孔隙度可以通过使多孔层的表面改变而得到。
图3图示出制造器件的方法。方法包括在基部元件100之上形成多孔金属化层(S100)。此后，使多孔金属化层改变(S150)，使得金属化层具有变化的孔隙度，孔隙度在与基部元件100相邻的部分中比在远离基部元件100的部分中高。
图4A图示出根据更加特定的实施例的制造器件的方法。如示出的，方法包括在基部元件100之上形成多孔金属化层(S100)。此后，在多孔金属化层之上形成导电填充材料(S200)并且执行热处理(S300)。例如，热处理可以在惰性或还原性气氛中以近似200℃至400℃执行近似15分钟至180分钟。归因于热处理，多孔金属化层之上的导电填充材料和多孔金属化层熔融，导致减小的孔隙度。例如，器件可以是半导体器件、例如功率半导体器件。
根据实施例，形成多孔金属化层可以包括在基部元件之上执行等离子体尘埃沉积方法或者施加金属膏，可选地随后是热处理。例如，这样的热处理可以在还原性气氛中执行，使得例如金属氧化物可以减少。此外，热处理可能会导致再结晶，这会引起减小的电阻率和应力。多孔金属化层的材料和导电填充材料可以是参照图1A和图1B在上面描述的材料。例如，多孔金属化层的材料可以是铜。根据另外的实施例，多孔金属化层的材料可以是银、镍或金、或者铜、银、镍或金的合金。接着，导电填充材料形成于多孔金属化层160、165之上。金属化层160、165可以是开孔的层或者可以不是开孔的层。
例如，形成导电填充材料可以包括施加包括导电填充材料的纳米粒子的层或墨。更详细地，包括纳米粒子的系统可以包括可由诸如丝网印刷、模版印刷、喷墨印刷、浸渍或旋涂等的合适方法施加的粉末、膏或墨。于是，纳米粒子可以大规模地或仅局部地施加。根据实施例，纳米粒子可以具有10nm至50nm的直径。例如，纳米粒子可以被施加，以便在多孔金属化层的表面处形成使表面粗糙度或不平度变平的层。根据实施例，导电填充材料的层的厚度可以是近似100nm至甚至20μm或超过50μm、例如100μm。当施加热处理时，纳米粒子可以与多孔层的晶粒熔融和/或烧结在一起，并因此通过完全或至少部分填充孔隙来增加金属化层的密度。
该过程进一步图示在图4B中。多孔金属化层被形成为包括晶粒170和晶界190的连续金属化层171。孔隙175可以布置在晶粒170中的一些之间。包括纳米粒子185的墨被施加作为导电填充材料，使得纳米粒子185被布置在孔隙175中。在热处理期间，纳米粒子185与晶粒170熔融或烧结在一起，由此形成较大晶粒170并且使晶界190移位。作为结果，孔隙大小被减小或者孔隙甚至被完全填充，从而导致金属化层的增加的密度。
根据另外的示例，几个层的导电填充材料可以被施加并经受热处理以导致较大的层厚度而没有开裂。
根据另外的示例，导电填充材料180可以填充孔隙而不与晶粒170熔融或形成合金。例如，如果碳、例如碳纳米管或纳米线或石墨烯被用作导电填充材料180，则碳可以填充孔隙175，导致金属化层的降低的孔隙度。归因于热处理，包括碳的墨的溶剂可以被蒸发。
当施加包括纳米粒子185的墨时，环境的温度可以选择成使得包括纳米粒子的墨渗透到多孔金属化层内至预定深度。例如，墨可以包括溶剂且溶剂的蒸发速率取决于温度。在高温度下，溶剂以高速率蒸发使得纳米粒子仅渗透至与温度被减小时的情况(例如溶剂以非常慢的速率蒸发使得纳米粒子渗透至较大深度时的室温)相比小的深度。
根据另外的实施例，墨的粘度可以选择成使得导电填充材料渗透到多孔金属化层内至预定深度。例如，粘度越高，渗透深度越小。
如已在上面描述的，根据制造器件的本方法，多孔金属化层可以在通过施加金属纳米粒子的形成之后被改变，由此多孔金属化层中的孔隙175可以用纳米粒子部分或者全部填充。由此，可以使金属化层的性质、特别是物理性质改变。例如，金属化层可以例如通过在表面加帽或者形成孔隙率的梯度而被局部改变。根据另外的实施例，与金属化层的材料不同的金属的纳米粒子可以被施加使得可以形成金属间化合物、合金或复合系统。
示例1
起始材料是任意载体上的多孔铜层、例如用铜膏印刷的半导体晶片。铜膏已被干燥、烧结和退火。该系统限定了机械稳定的多孔系统。此后，可以通过使用喷墨印刷过程施加诸如CI-002(由Intrinsiq材料有限公司制造)等的铜纳米粒子墨。例如，可以以495dpi(“每英寸点数”)的印刷分辨率施加一个层的纳米粒子。衬底温度可以是35℃并且可以设定下面的参数。印刷头：2/6/2波形(压电)；87.2V；90％；-20mbar；30℃头温度；35℃衬底温度。此后，使金属化层以100℃干燥15分钟。接着，以400℃使用30分钟预加热时间并且以400℃在N2/CH2O2氛围中使用15分钟加热时间来执行烧结过程。
已显示所施加的纳米粒子与金属化层的铜相或铜材料熔合在一起或合为一体。所形成的金属化层允许了与纳米粒子层未形成于其上且未执行烧结过程的具有均匀孔隙度的铜层相比改进的电和热传导性。
根据实施例，纳米粒子具有在近似20nm的分布的最大值时的近似10nm至50nm的大小。孔隙的大小是纳米粒子的大小的大约100倍至10000倍。用于形成多孔金属化层的粒子的大小是纳米粒子的大小的10倍至100倍。在纳米粒子由与多孔金属化层的金属不同的金属制成的情况中，当执行随后的热处理时可以形成合金。例如，这样的热处理可以以大约200℃的温度执行。由于多孔层具有高表面面积，所以合金的形成可以归因于纳米粒子的固有性质而以低于熔点的温度执行。
归因于金属化层的热处理，衬底的金属的晶粒大小被增加。
根据另外的实施例，变化的孔隙度可以通过分别施加具有不同孔隙度的至少两个子层来获得。例如，这可以通过在基部元件之上施加第一金属膏并且此后施加第二金属膏来实现，其中第二金属膏被形成为具有与由第一金属膏形成的第一子层相比较低的孔隙度的第二子层(金属层)。
通常，用于形成多孔金属的金属膏可以包括具有大于1μm的大小、例如具有在1μm至10μm的范围内、例如3μm至5μm的大小的微粒子与具有近似10nm至100nm、例如40nm至60nm的大小的纳米粒子的混合物。当这样的金属膏被加热时，使微粒子合并的烧结过程可以以低于所使用的金属的熔点的温度发生。例如，在铜金属膏的情况中，热处理可以以200℃至250℃的温度执行，而铜的熔点是1084℃。
通过改变纳米粒子相对于微粒子的组成比率，可以确定通过退火(烧结)形成的金属层的孔隙率。例如，如果在金属膏中包含较大的纳米粒子相对于微粒子的比率，则所产生的层将具有较大密度并因此具有较低孔隙度。另一方面，如果使用具有较低的纳米粒子相对于微粒子的比率的金属膏，则将形成具有较低密度并因此具有较高孔隙度的金属化层。
根据另外的实施例，通过退火(烧结)形成的金属层的孔隙率可以通过适当地设定金属膏的微粒子的孔隙大小分布来确定。
形成第一子层可以包括例如通过印刷而在基部元件上施加第一金属膏、干燥以及执行用于形成多孔金属化层的烧结和退火步骤。归因于较高孔隙度，在与基部元件的界面处存在较低应力。在使第一子层干燥并退火/固化之后，形成第二子层，其中第二层具有较低孔隙度。将用于形成第二子层的金属膏印刷、干燥并退火。第二子层归因于较低孔隙度而具有较大等级的热应力。然而，归因于被布置在第二子层与基部元件之间的第一子层，对基部元件的应力被显著地减小。第二层增加了整个金属化层的电传导性并且具有较高等级的硬度，由此改进了诸如机械接合等的另外的处理方法。在第一与第二子层之间的界面处，形成有其中用于形成第二子层的金属膏渗透到第一子层内并形成化合物的过渡层。
于是，当形成具有高孔隙度的第一子层跟着是形成具有较低孔隙度的第二子层的过程时，能够使完成的层堆叠的物理性质优化。所以在与载体100的界面处的高多孔层提供了对载体100的低应力，并且在层堆叠的顶部的低多孔层提供了用于在表面处接合的增加的硬度。第二子层可以由包括与第一子层的金属不同的金属的金属膏形成。如可清楚地理解的，超过两个的多孔子层可以形成在基部元件之上。
所产生的金属化层的另外的性质可以通过改变子层的物理性质、通过调节第一子层的和第二子层的厚度以及整个金属化层的厚度来改变。此外，子层的数量以及子层的化学组成可以改变。
根据另外的实施例，金属化层可以包括三个子层。例如，第一子层可以具有大孔隙度、随后是具有较低孔隙度的第二子层。此外，具有与第二子层相比较大孔隙度的第三子层可以形成在第二子层的顶部上。例如，这可以提供对于待布置在第三子层上的另外的系统的减小的应力。
换言之，根据另外的实施例，附加子层可以布置于第二子层之上，附加子层具有可以根据整个系统的要求选择的变化的孔隙度。
第一子层的表面可以在形成第二子层之前是开孔的或者不是开孔的。
示例2
起始材料是任意载体。例如，载体可以是与参照图1在上面讨论的一样包括几个器件部件555并且可选地包括电路元件550的半导体晶片(参见图5)。例如，阻挡层可以形成在载体500的第一表面510之上。例如，如果半导体材料是硅，则硅与铜层之间的不希望的化学反应可以归因于阻挡层而被避免。此后，将第一铜膏施加至载体500。例如，这可以通过执行模版或丝网印刷方法、随后是干燥步骤(例如，在60℃下持续一个小时，取决于膏性质)和烧结与退火的另外的步骤来实现。作为结果，可以得到具有近似40％至50％的孔隙率和10μm至50μm的层厚度的机械稳定的多孔系统，取决于膏和模版厚度。如可清楚地理解的，第一子层可以通过任何其他合适的方法形成。
此后，为了形成第二子层，另外的铜膏可以被施加，以便产生近似15％至25％的孔隙率。例如，这可以通过使用模版印刷过程、施加包括纳米粒子而没有微粒子或显著降低组分的微粒子并且具有50％至90％的固体含量的纳米膏来实现。此后，执行以60℃持续一个小时的干燥步骤和另外的以近似400℃的退火步骤。干燥和退火步骤可以以与用于形成第一子层的方法类似的方式执行。例如，第二子层可以具有比第一子层的厚度小的厚度。例如，第二子层的厚度可以是1μm至10μm。
图5示出所产生的结构的示例。如示出的，金属化层560包括第一子层570和第二子层578。第二子层578具有与第一子层相比较低的孔隙度。金属化层560的厚度d可以是近似10μm至500μm。第一金属化层570的厚度d1可以是10μm至490μm，并且第二金属化层578的厚度可以是近似1μm至50μm。根据特定实施例，第一金属化层570的厚度d1可以是10μm至50μm，并且第二金属化层578的厚度可以是近似1μm至10μm。根据该实施例，金属化层560的厚度可以是10μm至60μm。过渡层573形成在第一多孔层570与第二多孔层578之间的界面处。需要注意的是，归因于层的孔隙率，金属化层560的厚度d可以与第一金属化层570和第二金属化层578的厚度不同。
图6A示出了图示出在形成第二子层之前和之后整个或组合金属层的电阻率的图。图表(1)至(3)图示出各具有不同孔隙度的三个单个子层的电阻率的行为。更具体地，如图6A中图示出的，子层(2)具有与子层(1)相比较大的孔隙度，子层(1)具有与子层(3)相比较大的孔隙度。在将纳米粒子膏施加在顶部并且执行固化步骤以形成第二子层(4)之后，所有三个金属化层的平均孔隙率降低。具体而言，包括子层(3)的金属化层的孔隙率降低至与由金属膏形成的第二子层(4)的孔隙率对应的等级。
图6B示出在形成第二层且执行固化步骤之后的比电阻的行为。使用4点测量配置测量出了比电阻。如图示的，包括金属层(1)、(2)、(3)中的任何一个的金属层的比电阻在形成金属膏的第二金属层(4)之后大大降低。此外，已显示，归因于第二层的形成，与具有源自相同厚度的仅一个均匀层/一个膏的相同总体孔隙率和导电率的层相比，可以大大地降低施加不同温度时的机械应力。
图7概述了根据该实施例的形成金属化层的方法。根据该实施例，使多孔金属化层改变包括在多孔层之上形成第二子层，第二子层578具有与多孔层570相比较低的孔隙度。于是，形成金属化层包括在基部元件之上形成第一子层(S600)，并且此后在第一子层之上形成第二子层(S610)，第二子层具有与第一子层相比较低的孔隙度。例如，这可以包括施加第一金属膏并且此后在第一金属膏之上施加第二金属膏，第二金属膏具有与第一金属膏相比较高的纳米粒子的量。
第二金属膏可以包含可以与第一金属膏的金属相同或不同的金属。
根据另外的实施例，多孔金属层的物理性质可以通过施加金属有机前体化合物来改变。此后，可以使金属有机前体材料转化成金属。例如，这可以通过适当的热处理来实现。另外地或备选地，这可以通过使用适合于所选择的前体的特定物理和化学条件来实现。例如，前体化合物可以是无机金属化合物。根据另外的实施例，前体化合物可以是金属有机化合物。在这些情况中的任何一个中，金属可以等同于金属化层的金属或者是不同金属。例如，前体材料的金属可以是与铜形成合金的金属。特定示例可以从锡、锌、镍、铟、金和银的组中选择。前体化合物可以被作为溶液或作为液体、例如作为熔化的前体施加或者可以被作为气体施加。例如，当前体化合物被作为液体前体化合物施加时，这可以使用喷墨印刷方法、旋涂方法、喷涂方法、浸渍方法或用于施加液体的任何其他合适的方法来实现。前体化合物渗透到金属层的孔隙内。可选地，可以执行干燥过程和热处理使得前体化合物被转化成金属相或起反应，以便局部填充孔隙或改变系统的性质。归因于该处理，可以使层的性质改变。例如，可以使金属层的孔隙率减小。前体化合物可以被施加在金属层的整个表面之上或者仅在其一部分处。例如，可以覆盖金属层的表面的一部分，使得在这些被覆盖的部分不施加化合物，或者可以施加前体化合物的浓度的梯度，以便产生孔隙率的梯度。
前体化合物的反应可以通过能量来诱发。例如，能量可以被作为热能量施加、例如在加热过程中，或者可以被作为光子能量施加、例如通过使用激光照射或通过其他光源、高能量放电(氙气闪光灯)或微波激发的照射。例如，该反应在可以是惰性的(例如，N2、He、Ar)气氛中或者在诸如H2、甲酸及其他等的反应伙伴的气氛中执行，由此可以防止氧化或者可以使产生的金属氧化物减少。
前体的反应的不希望的产物可能是气态的并且可以经由孔隙离开金属化层。
可选地，此后，可以执行热退火步骤以便得到已经经历了再结晶的稳定的系统。
通常，金属化层的电特性可以受到以下参数的影响：
基部元件的特性、前体化合物的化学组成(例如，尤其是，如果使用可以与金属层形成金属间相的不同金属的话)、溶剂的沸腾温度和前体的浓度、施加前体化合物的方法及所施加的前体材料的量。
可以改变金属化层的性质的另外的参数是当施加前体材料时的基部元件的温度。例如，如果基部元件归因于溶剂的蒸发而被保持在高温度，则前体化合物不会渗透到深的深度内并且形成了表面加帽层。在较低温度时，溶液可以渗透到金属化层内至较深的深度并且可以形成前体化合物的浓度的梯度。作为结果，系统的孔隙率可以以较大比例变化。
示例3
用于执行根据该实施例的方法的起始点是与参照示例2描述的基部元件类似的基部元件。首先，施加用于形成具有高孔隙度的金属层的金属膏(例如，由Intrinsiq材料有限公司制造的CP-003)。这可以使用膏印刷方法(模版或丝网印刷)来实现。接着，可以执行干燥过程和退火步骤以便形成具有近似40％至50％的孔隙率的机械稳定的多孔系统。工艺参数可以与参照实施例描述的一样。金属层可以具有近似10μm至50μm的厚度。此后，可以施加金属有机铜前体化合物。
根据示例，可以使用铜肟盐(copper oximate)。可以执行到充分使铜肟盐分解的温度的热处理。例如，基部元件可以被加热至近似180℃的温度。作为结果，CuO由铜肟盐形成。此后，可以执行还原过程以便使CuO还原成Cu。例如，这可以以可高于200℃的温度在可以包含甲酸或诸如甲醇、甲醛、一氧化碳、氢气(H2)等的另一还原剂的惰性气氛中来实现。
根据另外的实施例，甲酸铜(copper formate)可以被用作前体化合物。
此后，执行热处理以便使甲酸铜分解成铜。例如，温度可以是近似200℃。使用甲酸铜的优点是不要求附加的还原剂，因为是通过甲酸铜的原位热分解形成的并且惰性气氛是充分的。
根据另外的实施例，可以使用铜丙醇盐(copper propoxide)。例如，铜氨基丙醇盐(copper amino propoxide)可以具有通用分子式：
M＝金属(Cu、Ni、Zn、Sn…)
例如，R1至R6可以是甲基或乙基或者诸如H、烷基或芳基等的另外的基。基团可以是相同的基团或基或者可以彼此不同。
例如，如果金属M是铜并且R1是甲基，则R2、R3、R4是氢并且R5和R6分别是甲基，化合物是铜(II)双(二甲氨基-2-丙氧化物)(Cu-DMAP)。备选地，在R5和R6分别是乙基的情况中，这可以是铜(II)双(二甲氨基-2-丙氧化物)(Cu-DEAP)。在施加了这些前体材料中的任何一个之后，可以执行热处理用于使化合物分解成Cu。例如，在热处理期间温度可以是近似140℃至150℃。例如，热分解可以在惰性气体气氛(N2、惰性气体)中、在形成气体中、在N2/甲酸气氛之下或在其他N2/还原剂气氛之下执行。
例如，生产出饱和溶液并使用旋涂、浸渍、喷涂、喷射印刷或移液管(pipette)来施加。备选地，前体材料可以被熔化并施加。例如，Cu-DEAP或Cu-DMAP具有约50℃的熔点。在干燥步骤、例如在60℃持续30分钟之后，执行加热过程到近似150℃至400℃、例如30分钟的加热时间、在N2/甲酸气体流中的在400℃15分钟至90分钟的保持时间以将前体转化成金属Cu。
下面的表格示出了使用不同施加方法对前体化合物的影响以及层的电传导性的改进。
如上面表格中示出的，归因于在金属化层上施加金属前体层，整个层的电传导性可以被提高。
图8概述了根据该实施例的方法。如图8中图示出的，制造器件的方法包括在基部元件之上形成(S800)多孔金属化层、此后将前体材料施加(S810)至多孔金属化层并且接着执行(S820)热处理过程。
虽然已经在上面描述了发明的实施例，但是本领域普通技术人员应该领会到可以实施另外的实施例。例如，另外的实施例可以包括权利要求中所记载的特征的任何子组合或者在上面给出的示例中描述的元件的任何子组合。于是，所附权利要求的该精神和范围不应该限于在这里所包含的实施例的描述。

Claims (28)

1.一种器件，包括：
基部元件；和
在所述基部元件之上的金属化层，所述金属化层包括孔隙并且具有变化的孔隙度，所述孔隙度在与所述基部元件相邻的部分中比在远离所述基部元件的部分中高。
2.根据权利要求1所述的器件，其中所述金属化层包括铜或铜合金。
3.根据权利要求1所述的器件，其中所述金属化层的所述孔隙中的至少一部分至少部分地用导电填充材料填充。
4.根据权利要求1所述的器件，其中所述金属化层的厚度在5μm与250μm之间。
5.根据权利要求1所述的器件，其中所述孔隙的直径在从200nm至50μm的范围内。
6.根据权利要求1所述的器件，其中所述金属化层包括第一子层和第二子层，所述第一子层具有比所述第二子层高的孔隙度。
7.一种器件，包括：
基部元件；和
在所述基部元件之上的多孔金属化层，所述金属化层包括来自铜、银、镍和金的组的金属，进一步包括导电填充材料，其中所述导电填充材料相对于所述金属的比率在远离所述基部元件的部分处比在与所述基部元件相邻的部分处高。
8.根据权利要求7所述的器件，其中所述导电填充材料包括从铜、银、锌、锡、金、铟或镍或碳的组中选择的至少一种材料。
9.根据权利要求7所述的器件，其中所述金属化层的厚度在5μm与250μm之间。
10.根据权利要求7所述的器件，其中所述孔隙的直径是200nm至50μm。
11.根据权利要求7所述的器件，其中所述导电填充材料至少部分地填充所述孔隙的至少一部分。
12.根据权利要求7所述的器件，其中所述多孔金属化层的所述导电填充材料相对于所述金属的所述比率从与所述基部元件相邻的部分向远离所述基部元件的部分逐渐增加。
13.根据权利要求1所述的器件，其中所述器件被形成为集成电路。
14.一种制造器件的方法，包括：
在基部元件之上形成多孔金属化层，并且随后使所述多孔金属化层改变，使得所述金属化层具有变化的孔隙度，所述孔隙度在与所述基部元件相邻的部分中比在远离所述基部元件的部分中高。
15.根据权利要求14所述的方法，其中使所述多孔金属化层改变包括：
在所述多孔金属化层之上形成导电填充材料，和
执行热处理。
16.根据权利要求15所述的方法，其中形成所述导电填充材料包括施加含有所述导电填充材料的纳米粒子的墨。
17.根据权利要求16所述的方法，其中施加所述墨时的温度被选择成使得所述导电填充材料渗透到所述多孔金属化层内至预定深度。
18.根据权利要求16所述的方法，其中所述墨的粘度被选择成使得所述导电填充材料渗透到所述多孔金属化层内至预定深度。
19.根据权利要求15所述的方法，其中形成所述导电填充材料包括施加包括所述导电填充材料的纳米粒子的层，所述纳米粒子具有5nm至100nm的直径。
20.权利要求15所述的方法，其中所述多孔金属化层包括具有200nm至50μm的直径的孔隙。
21.根据权利要求14所述的方法，其中所述多孔金属化层包含按体积比计至少90％的体积的铜、银、金或镍。
22.根据权利要求14所述的方法，其中形成所述多孔金属化层包括在所述基部元件之上执行等离子体尘埃沉积方法或施加铜膏、随后是热处理。
23.根据权利要求14所述的方法，其中使所述多孔金属化层改变包括将前体材料施加至所述多孔金属化层并且将所述前体材料转化成金属。
24.根据权利要求23所述的方法，其中所述前体材料是无机金属化合物或金属有机化合物。
25.根据权利要求24所述的方法，其中所述多孔金属化层包括铜或银或镍或金，并且所述前体材料的所述金属从铜、锡、锌、金、镍、铟和银的组中选择。
26.根据权利要求14所述的方法，其中使所述多孔金属化层改变包括在所述多孔层之上形成第二子层，所述第二子层具有与所述多孔层的所述孔隙度不同的孔隙度。
27.根据权利要求26所述的方法，其中形成所述多孔层和形成所述第二子层包括在所述基部元件之上施加第一金属膏并且随后施加第二金属膏，所述第二金属膏产生与所述第一金属膏不同的孔隙率。
28.根据权利要求26所述的方法，其中形成所述多孔层和形成所述第二子层包括在所述基部元件之上施加第一金属膏并且随后施加第二金属膏，所述第二金属膏包含与所述第一金属膏中的任何材料都不同的至少一种金属。
CN201610060149.8A 2015-01-29 2016-01-28 包括金属化层的器件和制造器件的方法 Active CN105845662B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/608,884 US9844134B2 (en) 2015-01-29 2015-01-29 Device including a metallization layer and method of manufacturing a device
US14/608,884 2015-01-29

Publications (2)

Publication Number Publication Date
CN105845662A true CN105845662A (zh) 2016-08-10
CN105845662B CN105845662B (zh) 2020-01-07

Family

ID=56410472

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610060149.8A Active CN105845662B (zh) 2015-01-29 2016-01-28 包括金属化层的器件和制造器件的方法

Country Status (3)

Country Link
US (1) US9844134B2 (zh)
CN (1) CN105845662B (zh)
DE (1) DE102016101564A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109860240A (zh) * 2018-12-18 2019-06-07 武汉华星光电半导体显示技术有限公司 基板、显示面板及其制作方法和显示装置
US11127930B2 (en) 2018-12-18 2021-09-21 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Substrate and display panel
WO2023082408A1 (zh) * 2021-11-11 2023-05-19 中国科学院深圳先进技术研究院 一种复合材料及其制作方法、半导体封装结构

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9881895B2 (en) * 2015-08-18 2018-01-30 Lockheed Martin Corporation Wire bonding methods and systems incorporating metal nanoparticles
US9768023B1 (en) 2015-11-30 2017-09-19 Infineon Technologies Ag Method for structuring a substrate
KR102539196B1 (ko) * 2016-08-18 2023-06-02 삼성디스플레이 주식회사 플렉서블 표시 장치
US20180138110A1 (en) * 2016-11-17 2018-05-17 Texas Instruments Incorporated Enhanced Adhesion by Nanoparticle Layer Having Randomly Configured Voids
US10685922B2 (en) 2017-05-09 2020-06-16 Unimicron Technology Corp. Package structure with structure reinforcing element and manufacturing method thereof
US10950535B2 (en) 2017-05-09 2021-03-16 Unimicron Technology Corp. Package structure and method of manufacturing the same
US10714448B2 (en) * 2017-05-09 2020-07-14 Unimicron Technology Corp. Chip module with porous bonding layer and stacked structure with porous bonding layer
US10178755B2 (en) 2017-05-09 2019-01-08 Unimicron Technology Corp. Circuit board stacked structure and method for forming the same
TWI736695B (zh) * 2017-10-24 2021-08-21 啟耀光電股份有限公司 電子裝置與其製造方法
CN108039314A (zh) * 2017-12-08 2018-05-15 米亚索乐装备集成（福建）有限公司 叠层薄膜的制备方法和叠层薄膜
JP6701261B2 (ja) * 2018-05-08 2020-05-27 矢崎総業株式会社 筐体、電気接続箱及びワイヤハーネス
JP6826761B2 (ja) * 2018-08-31 2021-02-10 日亜化学工業株式会社 半導体装置の製造方法
TW202134586A (zh) * 2020-01-15 2021-09-16 日商古河電氣工業股份有限公司 傳熱部件及傳熱部件的製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10055454A1 (de) * 2000-11-09 2002-05-23 Fujitsu Siemens Computers Gmbh Kühlkörper
WO2002093644A2 (de) * 2001-05-14 2002-11-21 M.Pore Gmbh Wärmetauscher
DE10244805A1 (de) * 2002-09-26 2004-04-08 Sma Regelsysteme Gmbh Offenporig poröser Kühlkörper eines Wärmetauschers
CN201256509Y (zh) * 2008-06-26 2009-06-10 汪冰雯 散热器
WO2011005895A1 (en) * 2009-07-07 2011-01-13 Firestar Engineering Llc Aluminum porous media
CN103094231A (zh) * 2011-10-27 2013-05-08 英飞凌科技股份有限公司 电子器件以及用于制造电子器件的方法
JP2014003339A (ja) * 2013-10-07 2014-01-09 Hitachi Ltd 半導体装置と接続構造及びその製造方法
CN104201160A (zh) * 2014-09-09 2014-12-10 东南大学 一种带有多孔泡沫金属的强化沸腾换热结构

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8383014B2 (en) * 2010-06-15 2013-02-26 Cabot Corporation Metal nanoparticle compositions
US8338317B2 (en) 2011-04-06 2012-12-25 Infineon Technologies Ag Method for processing a semiconductor wafer or die, and particle deposition device
US9296013B2 (en) * 2013-02-28 2016-03-29 Eastman Kodak Company Making multi-layer micro-wire structure

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10055454A1 (de) * 2000-11-09 2002-05-23 Fujitsu Siemens Computers Gmbh Kühlkörper
WO2002093644A2 (de) * 2001-05-14 2002-11-21 M.Pore Gmbh Wärmetauscher
DE10244805A1 (de) * 2002-09-26 2004-04-08 Sma Regelsysteme Gmbh Offenporig poröser Kühlkörper eines Wärmetauschers
CN201256509Y (zh) * 2008-06-26 2009-06-10 汪冰雯 散热器
WO2011005895A1 (en) * 2009-07-07 2011-01-13 Firestar Engineering Llc Aluminum porous media
CN103094231A (zh) * 2011-10-27 2013-05-08 英飞凌科技股份有限公司 电子器件以及用于制造电子器件的方法
JP2014003339A (ja) * 2013-10-07 2014-01-09 Hitachi Ltd 半導体装置と接続構造及びその製造方法
CN104201160A (zh) * 2014-09-09 2014-12-10 东南大学 一种带有多孔泡沫金属的强化沸腾换热结构

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109860240A (zh) * 2018-12-18 2019-06-07 武汉华星光电半导体显示技术有限公司 基板、显示面板及其制作方法和显示装置
US11127930B2 (en) 2018-12-18 2021-09-21 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Substrate and display panel
WO2023082408A1 (zh) * 2021-11-11 2023-05-19 中国科学院深圳先进技术研究院 一种复合材料及其制作方法、半导体封装结构

Also Published As

Publication number Publication date
DE102016101564A1 (de) 2016-08-04
CN105845662B (zh) 2020-01-07
US20160225718A1 (en) 2016-08-04
US9844134B2 (en) 2017-12-12

Similar Documents

Publication Publication Date Title
CN105845662A (zh) 包括金属化层的器件和制造器件的方法
CN104810247B (zh) 用于使用印刷工艺在半导体基体上生产铜层的方法
JP5247962B2 (ja) 金属キレートインクを用いる薄膜導体の直接印刷
US6774036B2 (en) Integrated circuit trenched features and method of producing same
CN106816384B (zh) 制作层的方法和器件
Jo et al. Form‐factor free 3D copper circuits by surface‐conformal direct printing and laser writing
US20170253758A1 (en) Core-shell nanostructures and related inks, films and methods
US9543201B2 (en) Method for forming three-dimensional interconnection, circuit arrangement comprising three-dimensional interconnection, and metal film-forming composition for three-dimensional interconnection
CN105283966A (zh) 由金属糊剂形成的太阳能电池接触结构
EP2774174A2 (en) Structures incorporating silicon nanoparticle inks, densified silicon materials from nanoparticle silicon deposits and corresponding methods
JP2015506577A (ja) シリコンナノ粒子を用いて太陽電池を製造するためのレーザー接触プロセス、レーザーシステム及び太陽電池構造
KR101939884B1 (ko) 은 나노입자 전극 및 이의 제조방법
Can et al. High‐viscosity copper paste patterning and application to thin‐film transistors using electrohydrodynamic jet printing
KR20150052280A (ko) 전기 부품, 및 전기 부품을 제조하는 방법 및 시스템
Kim et al. Realization of high‐performance screen‐printed flexible thermoelectric generator by improving contact characteristics
Yan et al. Pressureless sintering multi-scale Ag paste by a commercial vacuum reflowing furnace for massive production of power modules
US20240047299A1 (en) Conductive heat radiation film, method of manufacturing the same, and method of manufacturing electronic device
JP6170045B2 (ja) 接合基板及びその製造方法ならびに接合基板を用いた半導体モジュール及びその製造方法
JP6399494B2 (ja) 金属皮膜形成品の製造方法
US20130017647A1 (en) Surface-modified nanoparticle ink for photovoltaic applications
TW201330290A (zh) 藉外部誘發而自扁帶釋放材料之薄膜沈積
Wu et al. Fabrication of polymer silver conductor using inkjet printing and low temperature sintering process
Curtis et al. Multi-layer inkjet printed contacts for silicon solar cells
TWM407489U (en) IC carrier board with high thermal conductivity, packaging IC carrier board, and electronic devices
Li et al. Enhanced high temperature stability of printed Cu wirings based on large Cu particle ink, Ag element addition, and intense pulsed light sintering

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant