CN105843774A - 一种动态多模式可配的可重构计算单元结构 - Google Patents
一种动态多模式可配的可重构计算单元结构 Download PDFInfo
- Publication number
- CN105843774A CN105843774A CN201610170062.6A CN201610170062A CN105843774A CN 105843774 A CN105843774 A CN 105843774A CN 201610170062 A CN201610170062 A CN 201610170062A CN 105843774 A CN105843774 A CN 105843774A
- Authority
- CN
- China
- Prior art keywords
- input
- adder
- subtractor
- output
- pipelining
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
- G06F15/7871—Reconfiguration support, e.g. configuration loading, configuration switching, or hardware OS
- G06F15/7878—Reconfiguration support, e.g. configuration loading, configuration switching, or hardware OS for pipeline reconfiguration
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8007—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors single instruction multiple data [SIMD] multiprocessors
- G06F15/8023—Two dimensional arrays, e.g. mesh, torus
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computing Systems (AREA)
- Advance Control (AREA)
Abstract
本发明公开了一种动态多模式可配的可重构计算单元结构,应用于可重构处理器系统中。可重构处理器系统主要包括三部分:数据模块、配置模块和可重构阵列。该可重构处理器包含四个可重构阵列,每个可重构计算阵列包含48个同构计算单元。每个计算单元之间的路由结构根据配置信息实现,实现同一可重构阵列中加、减、乘、除并行执行;相较于传统的可重构计算单元结构,该结构通过精细化配置,可以高效地实现加、减、乘、除四种运算;面向不同算子,可将阵列中计算单元进行组合,从而高效地实现多种不同算法,提高了可重构处理器系统的吞吐率、灵活性和计算效率。
Description
技术领域
本发明涉及计算机计算领域,具体涉及一种动态多模式可配的可重构计算单元结构。
背景技术
可重构架构是结合了软件计算的灵活性与硬件计算的高效性于一体的新型计算架构,近几年来,可重构计算技术己经深入到几乎所有的应用领域,包括汽车、航空航天、国防、医疗、化学、分子生物、物理、天文、高性能计算、超级计算等。可重构阵列作为可重构系统的计算核心,其效率和灵活性,将对可重构系统的性能产生极大影响。传统的可重构计算阵列主要是针对特定领域的几种算法而设计,具备一定的灵活性,但是对其他领域算法,这种阵列可移植性较差,灵活度远远不够;同时,基于传统的硬件结构实现的乘除法,其计算效率较低。
发明内容
发明目的:为了克服现有技术中存在的不足,本发明提供一种动态多模式可配的可重构计算单元结构,通过将计算单元按照配置信息进行重构,解决了现有技术的不足。
技术方案:为实现上述目的,本发明采用的技术方案为:1、一种动态多模式可配的可重构计算单元结构,其特征在于,包括可重构处理器,所述可重构处理器包括数据模块、配置模块和四个同构的可重构阵列;
所述数据模块包括常数存储器和共享存储器,所述的任一个可重构阵列包括六排,每排包括八个同构计算单元;每一个计算单元均可实现加、减、乘、除四种运算;
所述配置模块包括五个输出端,所述输出端分别接入数据模块和四个可重构阵列;数据模块的常数存储器包括四个输出端,分别对应接入四个可重构阵列的CIRS端;共享存储器包括四个输出端,分别对应接入四个可重构阵列的FIFO端;
所述的每个计算单元之间的结构根据配置信息实现,实现同一可重构阵列中加、减、乘、除运算并行执行;所述计算单元包括输入调整模块、CORDIC旋转模块和输出调整模块;
输入调整模块调整参与运算的两个操作数,对其中一个操作数进行移位运算,并将移位信息发送给输出调整模块;CORDIC旋转模块对获取的两个操作数进行线性坐标下的CORDIC旋转;输出调整模块根据输入调整模块传递的移位信息对获得的计算值进行移位计算以得到最终结果。
进一步的,所述CORDIC旋转模块包括i级流水级结构,其中,i=0,1,2,…,15;每级流水结构包括左边的加减法器A、右边的加减法器B、一个符号判断器和一个移位器;每个加减法器具有四个接口的,三个输入端和一个输出端。三个输入端为左输入端,右输入端,还有一个侧输入端。
定义每级流水级结构的移位器移动位数和方向:第i级流水级的移位器移动i位,移位方向为右移;
输入调整模块包括三个输出信号,第一个输出信号接入每一级流水级结构的移位输入端,移位器的输出端接入加减法器A的左输入端;每一级流水级的加法器B的右输入端输入值为2-i的操作数;第i级流水结构的加减法器连接关系如下:
第0级流水级结构中,加减法器A的右输入端和加减法器B的左输入端通过配置信息配置,两端中的一端接输入调整模块的第二输出信号,另一端置零;
其他流水级结构中,加减法器A的右输入端接上一级流水级结构中的加减法器A的输出端;加减法器B的左输入端接上一级流水级中的加减法器B的输出端;加减法器A和加减法器B侧输入端接该级符号判别器的输出端;
在一个流水级结构中,所述符号判别器的连接关系为:配置信息配置该级加减法器A的右输入信号或加减法器B的左输入信号接入符号判别器输入端,符号判别器的输出端分别接入该级加减法器A和加减法器B的侧输入端;
通过配置将第15级流水级中加减法器A的输出端、第15级流水级中加减法器B的输出端或第0级流水级中加减法器A的输出端作为CORDIC模块的输出。
进一步的,所述配置信息可通过配置实现包括加法操作、减法操作、乘法操作和除法操作;
参与运算操作的两个操作数分别接入输入调整模块;输入调整模块的第一输出信号和第二输出信号接入CORDIC模块输入端,输入调整模块的第三输出信号接入输出调整模块输入端。
进一步的,所述乘法操作为:
在CORDIC模块中,输入调整模块的第一输出信号接入每一级流水级结构的移位器输入端;
每一级流水级结构的移位器的输出端接入该级的加减法器A的左输入端;
第0级流水级结构中,加减法器A的右输入端置0,第1~15级的加减法器A的右输入端接上一级加减法器A的输出端;输入调整模块的第二输出信号接入加减法器B的左输入端;
第15级流水级机构的加减法器A的输出端接到输出调整模块的输入端;
每一级流水级结构的加法器B的右输入端接入值为2-i的操作数;输出端接下一级加减法器B的左输入端;
每一级流水级结构的符号判别器的输入端接该级加减法器B的左输入信号,输出端分别接入该级加减法器A和加减法器B的侧输入端;
输出调整模块中,CORDIC模块中的第15级流水级结构的加减法器A的输出端和输入调整模块的第三输出端分别接入输出调整模块的输入端。
进一步的,所述除法操作为:
在CORDIC模块中,输入调整模块的第一输出信号接入每一级流水级结构的移位器输入端;
每一级流水级结构的移位器的输出端接入该级的加减法器A的左输入端;
第0级流水级结构中,加减法器B的左输入端置0,输入调整模块的第二输出信号接入加减法器A的右输入端;
第1~15级流水级结构的加减法器A的右输入端接上一级加减法器A的输出端;加减法器B的左输入端接上一级加减法器B的输出端,加减法器B的左输入端接上一级加减法器B的输出端;
每一级流水级结构的加法器B的右输入端接入值为2-i的操作数;接入输出调整模块的输入端;
每一级流水级结构的符号判别器的输入端接该级加减法器A的右输入信号,输出端分别接入该级加减法器A和加减法器B的侧输入端;
输出调整模块中,CORDIC模块中的第15级流水级结构的加减法器B的输出端和输入调整模块的第三输出端分别接入输出调整模块的输入端。
进一步的,所述加法操作和减法操作为:
在CORDIC模块中,对第0级流水级结构中的加减法器A和移位器进行配置,该级中移位器输入端和输入调整模块的第一个输出端连接,移位器的输出端和加减法器A的左输入端连接,加减法器A的右输入端和输入调整模块的第二个输出端连接,加减法器A的输出端直接和输出调整模块的输入端连接,输入调整模块的第三个操作数和输出调整模块的输入端相连。
有益效果:本发明提供的一种动态多模式可配的可重构计算单元结构,通过将计算单元整列设置成可重构的模式,硬件结构简单,通过改变计算单元的加减乘除计算方式,达到重构的目的,形成可重构的阵列。整个结构适用于多种算法,可根据不同算法的需求进行灵活配置,改变了传统的计算阵列中一个算法配合一个固定阵列的模式,极大的提高了计算成本和效率。
该结构通过精细化配置,可以高效地实现加、减、乘、除四种运算;面向不同算子,可将阵列中计算单元进行组合,从而高效地实现多种不同算法,提高了可重构处理器系统的吞吐率、灵活性和计算效率。
附图说明
图1可重构处理器系统图
图2计算单元结构图
图3为计算单元结构的第i级流水级
图4为计算单元微结构实现的4种基本的操作:
4(a)加减法操作、4(b)乘法、4(c)除法操作。
具体实施方式
下面结合附图对本发明作更进一步的说明。
所述数据模块包括常数存储器和共享存储器,所述的任一个可重构阵列包括六排,每排包括八个同构计算单元;每一个计算单元均可实现加、减、乘、除四种运算;
所述配置模块包括五个输出端,所述输出端分别接入数据模块和四个可重构阵列;数据模块的常数存储器包括四个输出端,分别对应接入四个可重构阵列的CIRS端(Coefficient input register stack常数输入寄存器堆);共享存储器包括四个输出端,分别对应接入四个可重构阵列的FIFO端;
如图1所示为一种动态多模式可配的可重构计算单元结构,图1为可重构处理器系统图。
该系统主要包括三部分:
一是数据模块,包括常数存储器(CMEM)和共享存储器(SEME),其功能是为可重构阵列提供操作数据;
二是配置模块(Configure),其根据应用情景向数据模块和可重构阵列提供重构信息;
三是可重构阵列(RCA),其作为可重构系统的计算核心部分,根据配置信息,可将阵列内重构单元组织成算法需求的数据处理流水线,送入阵列的数据经过流水线处理后,其结果经输出端口送出阵列。
上述可重构处理器系统包含四个同构的可重构计算阵列,每个可重构计算阵列包含48个同构计算单元(PE),48个计算单元分为6排,每排8个计算单元。四个RCA处理机制是一致的,结构也相同,但是在运算时,在同一时刻,通过配置,可以将可重构阵列中的计算单元进行组合,实现不同的算子。不同的RCA可以同时执行不同的计算操作。
图2为计算单元结构图针对不同的运算,其实现方法为:
1)乘法运算:
实现乘法运算时的计算单元配置方案如图4(b)所示,输入调整模块的输入端接参与运算的两操作数,且其第一个和第二个输出信号接到CORDIC模块,第三个输出信号接到输出调整模块。在CORDIC模块中,每一级移位器的输入端接输入调整模块的第一个输出信号,每一级移位器的输出端接该级的加减法器A的左输入端,第0级流水级中加减法器A的右输入端置0,第1~15级的加减法器A的右输入端接上一级加减法器A的输出端,第15级流水级加减法器A的输出端接到输出调整模块;每一级流水级的加法器B的右输入端输入值为2-i的操作数,输出端接下一级加减法器B的左输入端,第0级流水级的加减法器B的左输入端接输入调整模块的第二个输出信号;每一级符号判别器和该级加法器B左输入端同输入,输出端接该级加减法器A和加减法器B。输出调整模块中分别和CORDIC模块中的第15级流水级的加减法器A的输出端以及输入调整模块的第三个输出端相接。
运算流程为:输入调整模块获取乘数的最高有效位,然后通过移位运算对乘数进行调整,将其最高有效位移到小数点前一位,并将移位的位数信息作为第三个输出信号传递给输出调整模块,被乘数在输入调整模块中不做变化。将被乘数的值作为输入调整模块的第一个输出信号传给CORDIC的每一级流水级中的移位器,第i级流水级中移位器将传入的值进行右移i位,并将移位后的值通过每一级加减法器A的左输入端传递给每一级的加减法器A,并将第一级流水中加减法器A的右输入端置0;将调整后的乘数的值作为输入调整模块的第二个输出信号传入CORDIC旋转模块中第一级流水的加减法器B的左输入端,并向第i(i=0,1,2,…,15)级流水中的加减法器B的右输入端传入数值2-i;每一级符号判别器获取输入的数值信号的符号信息,并将符号信息传给同一流水级的加减法器,若符号为正,则加减法器A进行加运算,加减法器B进行减运算;若符号为负,加减法器A进行减运算,加减法器B进行加运算。经过16级流水以后,最后一个流水级(第15级流水级)的加减法器A将计算得到的数值传入输出调整模块,输出调整模块根据移位位数信号值对加减法器A传入的数值进行移位运算,将调整好的值输出,作为整个乘法操作得到的结果。
2)除法运算:
实现除法运算时的计算单元配置方案如图4(c)所示,输入调整模块的输入端接参与运算的两操作数,且其第一个和第二个输出信号接到CORDIC模块,第三个输出信号接到输出调整模块。在CORDIC模块中,每一级移位器的输入端接输入调整模块的第一个输出信号,每一级移位器的输出端接该级的加减法器A的左输入端,第0级流水级的加减法器A的右输入端接输入调整模块的第二个输出信号,第1~15级的加减法器A的右输入端接上一级加减法器A的输出端;每一级流水级的加法器B的右输入端输入值为2-i的操作数,第0级流水级中加减法器B的左输入端置0,第1~15级的加减法器B的左输入端接上一级加减法器B的输出端,第15级流水级加减法器B的输出端接到输出调整模块;每一级符号判别器和该级加法器A右输入端同输入,输出端接该级加减法器A和加减法器B。输出调整模块中分别和CORDIC模块中的第15级流水级的加减法器B的输出端以及输入调整模块的第三个输出端相接。
运算流程为:输入调整模块获取被除数的最高有效位,然后通过移位运算对被被除数进行调整,使得其最高有效位和除数保持一致,并将移位的位数信息作为第三个输出信号传递给输出调整模块,除数在输入调整模块中不做变化。如图3,将调整后的被除数的值作为输入调整模块的第一个输出信号传给CORDIC的每一级流水级中的移位器,第i级流水级中移位器将传入的值进行右移i位,并将移位后的值通过每一级加减法器A的左输入端传递给每一级的加减法器A,将未变化的除数的值作为输入调整模块的第二个输出信号传入CORDIC旋转模块中第一级流水的加减法器A的右输入端;向第i(i=0,1,2,…,15)级流水中的加减法器B的右输入端输入数值2-i,并对第0级流水级中的加减法器B的左输入端置0;每一级符号判别器获取输入的数值信号的符号信息,并将符号信息传给同一流水级的加减法器,若符号为正,则加减法器A进行加运算,加减法器B进行减运算;若符号为负,加减法器A进行减运算,加减法器B进行加运算。经过16级流水以后,最后一个流水级(第15级流水级)的加减法器B将计算得到的数值传入输出调整模块,输出调整模块根据移位位数信号值对加减法器B传入的数值进行移位运算,将调整好的值输出,作为整个除法操作得到的结果。
3)加减法运算:
实现除法运算时的计算单元配置方案如图4(c)所示,输入调整模块的输入端接参与运算的两操作数,且其第一个和第二个输出信号接到CORDIC模块,第三个输出信号接到输出调整模块。通过配置将CORDIC模块中的第0级流水级中的加减法器A用于实现加减法操作,对第1~15级流水级均不进行配置,即在加减法操作中均不使用。输出调整模块分别和第0级流水级中的加减法器A的输出端以及输入调整模块相接。
运算流程为:在输入调整模块中,将两个操作数变为补码形式,将调整后的第一个加数的值作为输入调整模块的第一个输出信号传给每0级流水级中的移位器(由于第0级流水级右移位数为0位,实际上并没有进行移位运算),第0级移位器将输出的值传递给第0级加减法器A的左输入端,将调整后的第二个加数的值作为输入调整模块的第二个输出信号传递给第0级流水级的加减法器A的右输入端。两个操作数在第0级流水级中的加减法器A中进行补码的加运算;将运算得到的结果直接传入输出调整模块,输出调整模块将该结果由补码形式转变成数值形式输出。
输入调整模块的移位运算是一个对操作数的预处理过程,移位后的操作数传递给CORDIC模块,CORDIC模块对两个操作数进行运算,CORDIC模块得到的计算值,要经过最后一个调整模块的调整,才能得到最终结果,计算单元的最终结果指一次乘法或者除或者加减法得到的结果。
以上所述仅是本发明的优选实施方式,应当指出:对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (6)
1.一种动态多模式可配的可重构计算单元结构,其特征在于,包括可重构处理器,所述可重构处理器包括数据模块、配置模块和四个同构的可重构阵列;
所述数据模块包括常数存储器和共享存储器,所述的任一个可重构阵列包括六排,每排包括八个同构计算单元;每一个计算单元均可实现加、减、乘、除四种运算;
所述配置模块包括五个输出端,所述输出端分别接入数据模块和四个可重构阵列;数据模块的常数存储器包括四个输出端,分别对应接入四个可重构阵列的CIRS端;共享存储器包括四个输出端,分别对应接入四个可重构阵列的FIFO端;
所述的每个计算单元之间的结构根据配置信息实现,实现同一可重构阵列中加、减、乘、除运算并行执行;所述计算单元包括输入调整模块、CORDIC旋转模块和输出调整模块;
输入调整模块调整参与运算的两个操作数,对其中一个操作数进行移位运算,并将移位信息发送给输出调整模块;CORDIC旋转模块对获取的两个操作数进行线性坐标下的CORDIC旋转;输出调整模块根据输入调整模块传递的移位信息对获得的计算值进行移位计算以得到最终结果。
2.如权利要求1所述一种动态多模式可配的可重构计算单元结构,其特征在于,所述CORDIC旋转模块包括i级流水级结构,其中,i=0,1,2,…,15;每级流水结构包括左边的加减法器A、右边的加减法器B、一个符号判断器和一个移位器;所述加减法器包括三个输入端口,分别为左输入端,右输入端和侧输入端;
定义每级流水级结构的移位器移动位数和方向:第i级流水级的移位器移动i位,移位方向为右移;
输入调整模块包括三个输出信号,第一个输出信号接入每一级流水级结构的移位输入端,移位器的输出端接入加减法器A的左输入端;每一级流水级的加法器B的右输入端输入值为2-i的操作数;第i级流水结构的加减法器连接关系如下:
第0级流水级结构中,加减法器A的右输入端和加减法器B的左输入端通过配置信息配置,两端中的一端接输入调整模块的第二输出信号,另一端置零;
其他流水级结构中,加减法器A的右输入端接上一级流水级结构中的加减法器A的输出端;加减法器B的左输入端接上一级流水级中的加减法器B的输出端;加减法器A和加减法器B侧输入端接该级符号判别器的输出端;
在一个流水级结构中,所述符号判别器的连接关系为:配置信息配置该级加减法器A的右输入信号或加减法器B的左输入信号接入符号判别器输入端,符号判别器的输出端分别接入该级加减法器A和加减法器B的侧输入端;
通过配置将第15级流水级中加减法器A的输出端、第15级流水级中加减法器B的输出端或第0级流水级中加减法器A的输出端作为CORDIC模块的输出。
3.如权利要求1所述一种动态多模式可配的可重构计算单元结构,其特征在于,所述配置信息可通过配置实现包括加法操作、减法操作、乘法操作和除法操作;
参与运算操作的两个操作数分别接入输入调整模块;输入调整模块的第一输出信号和第二输出信号接入CORDIC模块输入端,输入调整模块的第三输出信号接入输出调整模块输入端。
4.如权利要求3所述一种动态多模式可配的可重构计算单元结构,其特征在于,所述乘法操作为:
在CORDIC模块中,输入调整模块的第一输出信号接入每一级流水级结构的移位器输入端;
每一级流水级结构的移位器的输出端接入该级的加减法器A的左输入端;
第0级流水级结构中,加减法器A的右输入端置0,第1~15级的加减法器A的右输入端接上一级加减法器A的输出端;输入调整模块的第二输出信号接入加减法器B的左输入端;
第15级流水级机构的加减法器A的输出端接到输出调整模块的输入端;
每一级流水级结构的加法器B的右输入端接入值为2-i的操作数;输出端接下一级加减法器B的左输入端;
每一级流水级结构的符号判别器的输入端接该级加减法器B的左输入信号,输出端分别接入该级加减法器A和加减法器B的侧输入端;
输出调整模块中,CORDIC模块中的第15级流水级结构的加减法器A的输出端和输入调整模块的第三输出端分别接入输出调整模块的输入端。
5.如权利要求3所述一种动态多模式可配的可重构计算单元结构,其特征在于,所述除法操作为:
在CORDIC模块中,输入调整模块的第一输出信号接入每一级流水级结构的移位器输入端;
每一级流水级结构的移位器的输出端接入该级的加减法器A的左输入端;
第0级流水级结构中,加减法器B的左输入端置0,输入调整模块的第二输出信号接入加减法器A的右输入端;
第1~15级流水级结构的加减法器A的右输入端接上一级加减法器A的输出端;加减法器B的左输入端接上一级加减法器B的输出端,加减法器B的左输入端接上一级加减法器B的输出端;
每一级流水级结构的加法器B的右输入端接入值为2-i的操作数;接入输出调整模块的输入端;
每一级流水级结构的符号判别器的输入端接该级加减法器A的右输入信号,输出端分别接入该级加减法器A和加减法器B的侧输入端;
输出调整模块中,CORDIC模块中的第15级流水级结构的加减法器B的输出端和输入调整模块的第三输出端分别接入输出调整模块的输入端。
6.如权利要求3所述一种动态多模式可配的可重构计算单元结构,其特征在于,所述加法操作和减法操作为:
在CORDIC模块中,对第0级流水级结构中的加减法器A和移位器进行配置,该级中移位器输入端和输入调整模块的第一个输出端连接,移位器的输出端和加减法器A的左输入端连接,加减法器A的右输入端和输入调整模块的第二个输出端连接,加减法器A的输出端直接和输出调整模块的输入端连接,输入调整模块的第三个操作数和输出调整模块的输入端相连。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610170062.6A CN105843774B (zh) | 2016-03-23 | 2016-03-23 | 一种动态多模式可配的可重构计算单元结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610170062.6A CN105843774B (zh) | 2016-03-23 | 2016-03-23 | 一种动态多模式可配的可重构计算单元结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105843774A true CN105843774A (zh) | 2016-08-10 |
CN105843774B CN105843774B (zh) | 2018-10-02 |
Family
ID=56584492
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610170062.6A Active CN105843774B (zh) | 2016-03-23 | 2016-03-23 | 一种动态多模式可配的可重构计算单元结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105843774B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040064493A1 (en) * | 2002-09-09 | 2004-04-01 | Kulkarni Satish S. | Reconfigurable vector-FFT/IFFT, vector-multiplier/divider |
CN1564125A (zh) * | 2004-04-09 | 2005-01-12 | 哈尔滨工业大学 | 一种基于cordic单元的阵列式可重构dsp引擎芯片结构 |
CN104679670A (zh) * | 2015-03-10 | 2015-06-03 | 东南大学 | 一种面向fft和fir的共享数据缓存结构及管理方法 |
CN104820659A (zh) * | 2015-05-28 | 2015-08-05 | 东南大学 | 一种面向粗粒度可重构系统的多模式动态可配高速访存接口 |
CN104933008A (zh) * | 2015-06-24 | 2015-09-23 | 东南大学 | 可重构系统和可重构阵列结构及其应用 |
-
2016
- 2016-03-23 CN CN201610170062.6A patent/CN105843774B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040064493A1 (en) * | 2002-09-09 | 2004-04-01 | Kulkarni Satish S. | Reconfigurable vector-FFT/IFFT, vector-multiplier/divider |
CN1564125A (zh) * | 2004-04-09 | 2005-01-12 | 哈尔滨工业大学 | 一种基于cordic单元的阵列式可重构dsp引擎芯片结构 |
CN104679670A (zh) * | 2015-03-10 | 2015-06-03 | 东南大学 | 一种面向fft和fir的共享数据缓存结构及管理方法 |
CN104820659A (zh) * | 2015-05-28 | 2015-08-05 | 东南大学 | 一种面向粗粒度可重构系统的多模式动态可配高速访存接口 |
CN104933008A (zh) * | 2015-06-24 | 2015-09-23 | 东南大学 | 可重构系统和可重构阵列结构及其应用 |
Non-Patent Citations (3)
Title |
---|
LIU BO等: ""A Novel Routing Structure of Coarse-Grained Reconfigurable Architecture for Radar Application"", 《11TH INTERNATIONAL CONFERENCE ON ASIC(ASICON)》 * |
LIU BO等: ""Performance-Conscious Reconfiguration Structure for Large-Scale Coarse-Grained Reconfigurable System"", 《2015 INTERNATIONAL CONFERENCE ON CYBER-ENABLED DISTRIBUTED COMPUTING AND KNOWLEDGE DISCOVERY》 * |
ZHANG DONGMING等: ""A Novel Array Architecture and Routing Structure for Massive-MIMO Detection in Coarse-Grained Reconfigurable Architecture Platform"", 《INTERNATIONAL CONFERENCE ON COMPUTER SCIENCE AND NETWORK TECHNOLOGY》 * |
Also Published As
Publication number | Publication date |
---|---|
CN105843774B (zh) | 2018-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105468335B (zh) | 流水级运算装置、数据处理方法及片上网络芯片 | |
CN103049241B (zh) | 一种提高cpu+gpu异构装置计算性能的方法 | |
CN103955447B (zh) | 基于dsp芯片的fft加速器 | |
KR101162649B1 (ko) | 가변적 크기의 고속 직교 변환을 구현하기 위한 방법 및장치 | |
CN105335331B (zh) | 一种基于大规模粗粒度可重构处理器的sha256实现方法及系统 | |
CN101847137B (zh) | 一种实现基2fft计算的fft处理器 | |
Chen et al. | CFNTT: Scalable radix-2/4 NTT multiplication architecture with an efficient conflict-free memory mapping scheme | |
CN102945224A (zh) | 基于fpga的高速可变点fft处理器及其处理方法 | |
CN112231626A (zh) | 一种fft处理器 | |
CN111443893A (zh) | 一种基于cordic算法的n次根计算装置及方法 | |
CN102760117A (zh) | 一种实现矢量运算的方法和系统 | |
US8589467B2 (en) | Systolic array and calculation method | |
CN109472734A (zh) | 一种基于fpga的目标检测网络及其实现方法 | |
Kumar et al. | Small area reconfigurable FFT design by Vedic Mathematics | |
Revanna et al. | A scalable FFT processor architecture for OFDM based communication systems | |
CN101630244A (zh) | 一种流水线型椭圆曲线双标量乘法系统及方法 | |
Li et al. | Research in fast modular exponentiation algorithm based on FPGA | |
Wahid et al. | Hybrid architecture and VLSI implementation of the Cosine–Fourier–Haar transforms | |
CN108037906A (zh) | 基于tcordic算法的浮点基本函数实现方法及装置 | |
CN105843774A (zh) | 一种动态多模式可配的可重构计算单元结构 | |
CN104123431A (zh) | 一种元素的模逆计算方法及装置 | |
CN111860792A (zh) | 一种激活函数的硬件实现装置和方法 | |
CN103870437A (zh) | 数字信号处理装置及其处理方法 | |
Nash et al. | VLSI implementation of a linear systolic array | |
Nouri et al. | HW/SW co-design of an IEEE 802.11 a/g receiver on Xilinx Zynq SoC using high-level synthesis |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |