CN104933008A - 可重构系统和可重构阵列结构及其应用 - Google Patents

Abstract

本发明公开了一种可重构系统和可重构阵列结构及其应用，包括：输入和输出单元，通过二者使数据在计算阵列的行结构之间传递；计算单元行，由多个算术逻辑单元组成，算术逻辑单元接受配置，实现相应计算功能；互连单元，由行输入多路选择器和置换网络构成，行输入多路选择器负责选择输入送到置换网络，置换网络负责对输入按任意无重复模式进行置换并输出；查找表单元，根据每行可重构单元的输出结果进行查表操作，将查表结果输出至下一行。本发明提供了一种适用于分组密码算法的可重构阵列结构，可以降低流水线深度，提高硬件资源利用率，从而优化分组密码算法中的置换操作，实现分组密码算法的高效处理。

Description

可重构系统和可重构阵列结构及其应用

技术领域

本发明涉及嵌入式系统的技术领域，具体涉及一种可重构系统和可重构阵列结构及其该可重构结构应用于分组密码算法的高效实现。

背景技术

可重构系统能够在系统运行时通过动态配置改变其功能，同时保持较高计算性能，兼具高性能和高灵活的计算优势，是解决密码算法等计算密集型应用的理想选择，在许多领域得到了广泛应用。面向计算任务日趋复杂的应用需求，可重构系统计算资源的规模与特征限制了计算性能的提高。传统的可重构系统未能适应分组密码算法中数据置换等操作的特点和需求，导致配置信息复杂度的提升和配置调度时间需求的增加，从而影响可重构系统计算性能。

发明内容

有鉴于此，为了解决上述或其它不足，本发明提供一种可重构系统和可重构阵列结构及其应用，可以降低流水线深度，提高硬件资源利用率，从而优化分组密码算法中的置换操作，实现分组密码算法的高效处理。

为决上述问题，本发明一实施例公开了一种可重构阵列结构，包括：N组阵列，一该阵列包括M个行结构，其中，M、N为大于2的自然数，一该行结构至少包括：互连单元，具有第一多路选择器和第二多路选择器，且在该第一多路选择器和该第二多路选择器之间设置置换网络；计算单元，具有多个算术逻辑单元，且每一该逻辑单元支持单独配置；其中，该置换网络用于对行输入数据实现任意无重复置换，该置换后的数据经由该第二多路选择器输入该计算单元用于运算。

进一步地，该置换网络包括按字节置换网络和按比特置换网络，通过该第一多路选择器和置换网络组合，对输入数据实现字节级和比特级的置换，并通过该第二多路选择器输出至该计算单元。

进一步地，每一组阵列还包括:一输入单元，具有多个输入通道，该输入单元通过该多个输入通道输入外部数据至第一个行结构；一输出单元，具有多个输出通道，该输出单元通过该多个输出通道输出该第M行输出数据；其中，第N-1组阵列的输出单元的输出数据输入到第N组阵列的输入单元，第N组阵列的输出单元的输出数据输入到第N+1组阵列的输入单元。

进一步地，还包括查找表单元，每一组阵列共享一该查找表单元，且该一组阵列中一个行结构进行查表操作。

进一步地，所述查找表单元包括多个查找表，支持不同规模的查表操作，该一组阵列的多个行结构的计算单元的算术逻辑单元共享一个查找表。

进一步地，还包括第三多路选择器，用于选择该计算单元或者该查找表单元的输出作为该行的输出。

为决上述问题，本发明另一实施例公开了一种上述实施例提供的所述的可重构阵列结构的应用，包括：用于分组密码计算，包括以下轮迭代步骤：字节替换，行移位，列混合，密钥加。

进一步地，每一组阵列包括第一个行结构、第二个行结构、第三个行结构、第四个行结构：该第一个行结构用于字节替换的运算；该第二个行结构用于行移位的运算，且不占用该第二个行结构的多个计算逻辑单元；该第二个行结构的多个计算逻辑阵列分配给列混合操作，该列混合的操作数由该第二个行结构的三个置换网络提供；该第三个行结构用于完成矩阵中非1系数的有限域乘法操作；该第四个行结构用于完成列混合中间数据的处理与密钥加操作。

为决上述问题，本发明又一实施例公开了包括上述实施例所述的可重构阵列结构。

本发明的优点及有益效果：

(1)本发明的可重构阵列结构，基于传统的计算阵列结构，在两计算阵列的互连单元中加入了多个置换网络单元；将移位操作直接在两行计算单元之间的互连结构中完成，既减少了硬件资源开销，也降低了配置信息的复杂度。

(2)本发明的可重构阵列结构，综合考虑多种分组密码算法的特点，将多行算术逻辑单元和互连单元分为一组，只在每组的顶部与底部有输入输出端口，并且每组共享一个查找表，只允许一行进行查表操作，这种设计不仅节省了硬件的开销，提高了架构的灵活性，而且由于减少了大量的端口，可重构系统计算时实际所需配置信息量得到相应减少，提高了系统的性能。

附图说明

附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本人发明的实施例一起用于解释本发明，并不构成对本发明的限制。在附图中：

图1为本发明一实施例可重构阵列结构的框架示意图；

图2为本发明图1中可重构阵列结构中单行结构的框架示意图；

图3为本发明的一优选实施例可重构阵列结构的映射方案框架示意图；

图4为本发明的另一实施例可重构系统的框架示意图。

具体实施方式

以下结合附图对本发明的阵列结构及管理方法实施例进行说明，应当理解，此处所描述的阵列及管理方法实施例仅用于说明和解释本发明，并不用于限定本发明。

图1为本发明一实施例可重构阵列结构的框架示意图，图2为本发明图1中可重构阵列结构中单行结构的框架示意图。结合图1、2所示，由互连单元和计算单元组成的行结构按照一定的算法要求组成相应大小的阵列，其中按比特置换与按字节置换网络的个数相等，计算逻辑阵列单行的位宽要满足相应算法的密钥宽度要求。每组阵列中，只有第一行的顶部有数据输入端口，第M行的尾部有数据输出端口，并且每组共享一个查找表，只允许一行进行查表操作，这种设计不仅节省了硬件的开销，增加了架构的灵活性，而且由于减少了大量的端口，可重构系统任务实际所需配置信息量得到相应减少，提高了系统的性能。图中，N组阵列构成整个可重构逻辑阵列。整个阵列是首尾相连的，形成一个环形结构，以实现某些算法的深度流水操作。整个阵列的层次化结构简化了配置信息的管理方式。

如图1所示，可重构阵列结构，包括：N组阵列，一该阵列包括M个行结构，其中，M、N为大于2的自然数。结合参考图2，一该行结构至少包括：互连单元，具有第一多路选择器10～13和第二多路选择器20～22，且在该第一多路选择器10～13和该第二多路选择器20～22之间设置置换网络；计算单元，包括多个算术逻辑单元，可选择的为8位算术逻辑单元，且每一该逻辑单元支持单独配置，支持的操作种类由分组密码算法决定；其中，该置换网络用于对行输入数据实现任意无重复置换，该置换后的数据经由该第二多路选择器20～22输入该计算单元用于运算。

如图2所示，三个load端口表明行与行之间有三个数据通路，用于算法中间数据的流水线传输；四个三选一第一多路选择器负责选择任意一个数据送入置换网络。

其中，置换网络对数据进行任意无重复移位操作，并为计算单元提供数据；每个算术逻辑单元(图2仅以一个为例)有三个输入，两个输出第二多路选择器，根据配置信息提供的操作码完成相应操作；两个二选一第三多路选择器负责选择计算单元或者查找表单元的输出作为该行的输出。

该置换网络包括按字节置换网络和按比特置换网络，通过该第一多路选择器和置换网络组合，对输入数据实现字节级和比特级的置换，并通过该第二多路选择器输出至该计算单元。鉴于分组密码算法存在大量按字节移位操作与少量按比特移位操作的特点，置换网络支持字节级和比特级两种操作，从而既保证置换网络的灵活性，同时避免按比特移位操作时置换网络所需配置信息量过大的劣势。

其中，每一组阵列还包括:一输入单元，具有多个输入通道，该输入单元通过该多个输入通道输入外部数据至第一个行结构；一输出单元，具有多个输出通道，该输出单元通过该多个输出通道输出该第M行输出数据；其中，第N-1组阵列的输出单元的输出数据输入到第N组阵列的输入单元，第N组阵列的输出单元的输出数据输入到第N+1组阵列的输入单元。

进一步地，还包括查找表单元，每一组阵列共享一该查找表单元，且该一组阵列中一个行结构进行查表操作。所述查找表单元支持由多个查找表组成，支持不同规模的查表操作，并通过多个计算单元行的算术逻辑单元共享一个查找表的方式，减少了硬件开销。

进一步地，还包括第三多路选择器，用于选择该计算单元或者该查找表单元的输出作为该行的输出。

本发明该实施例所提供可重构阵列结构有以下特点：

将多行计算单元和互连单元作为一组阵列，其位宽和行数适配算法需求确定，每一组的顶行有多个通道可以输入数据，底行有多个通道可以输出数据，其余的行与行之间与外部没有数据和信息交换的通道；每一组阵列共享一个查找表，且只允许其中一行进行查表操作；多组阵列构成整个可重构阵列。整个阵列的底行的输出可作为顶行的输入，从而使得整个阵列连接成环形，从而满足深度流水操作的实现需求。

图3为本发明的一优选实施例可重构阵列结构的映射方案框架示意图，即算法中轮迭代加密的具体映射图。如图3所示，该架构位宽为128比特，置换单元设置为四个。每组包括四个行结构，共享一组查找表。AES算法的密钥长度为128,192,256比特三种可选，优选密钥长度为128,。轮迭代过程主要由四歩构成：字节替换，行移位，列混合，密钥加。为了充分利用架构资源，并对原算法做出适应性优化。字节替换在硬件资源中必须占用一行，如图中第一行所示；行移位在该架构中不需要使用计算逻辑单元，故第二行的计算逻辑阵列分配给列混合操作，操作数由该行的其余三个置换网络提供；第三行负责完成矩阵中非1系数的有限域乘法操作；第四行负责完成列混合中间数据的处理与密钥加操作。在采用采用传统互连单元的情况下，需要6行以上的计算单元完成一轮迭代操作，在所述阵列结构中，通过置换网络的辅助计算，只需4行计算单元即可完成，从而降低了流水线深度，提高了硬件资源利用率。

所述的计算单元与互连单元能够共同完成算法操作作，其中置换网络可实现部分计算功能，从而减少计算单元的需求。以AES算法为例，在采用传统互连单元的情况下，需要6行以上的计算单元完成一轮迭代操作，在所述阵列结构中，通过置换网络的辅助计算，只需4行计算单元即可完成，从而降低了流水线深度，提高硬件资源利用率，实现了密码算法的高效处理。

本发明的可重构阵列结构，以AES算法高级加密标准(Advanced EncryptionStandard，AES)的实现为例，可以使硬件资源减少30％，配置时间缩短23％，可重构系统性能提升25％。

图4为本发明的一种可重构系统的配置控制器结构应用于SoC芯片的架构示意图。如图4所示，该SoC芯片的结构包括：作为主控处理器的ARM7TDMI、AHB总线、可重构系统、片外存储器。选择具有小型、快速、低能耗、编译器支持好等优点的ARM7TDMI处理器作为主控处理器，用于可重构系统的重置和初始化等操作；可重构系统通过AHB总线主控处理器和片外存储器相连接，作为从设备接收主控处理器的控制信息，作为主设备从片外存储器访问数据；可重构系统重置并初始化配置信息存储器后，将配置信息发送至可重构系统计算阵列的配置接口。配置信息对可重构计算阵列进行功能配置，然后从INFIFO中读取明文，经过计算阵列流水线操作得到密文，最后将密文存入OUTFIFO中，通用寄存器堆负责对计算中间数据进行存储与读取。

最后应说明的是：以上所述仅为本发明的优选实施例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细说明，对于本领域的技术人员来说，其依然可以对前述各实例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种可重构阵列结构，包括：

N组阵列，一该阵列包括M个行结构，其中，M、N为大于2的自然数，一该行结构至少包括：

互连单元，具有第一多路选择器和第二多路选择器，且在该第一多路选择器和该第二多路选择器之间设置置换网络；

计算单元，具有多个算术逻辑单元，且每一该逻辑单元支持单独配置；

其中，该置换网络用于对行输入数据实现任意无重复置换，该置换后的数据经由该第二多路选择器输入该计算单元用于运算。

2.根据权利要求2所述的可重构阵列结构，其特征在于：

该置换网络包括按字节置换网络和按比特置换网络，通过该第一多路选择器和置换网络组合，对输入数据实现字节级和比特级的置换，并通过该第二多路选择器输出至该计算单元。

3.根据权利要求1或2任一项所述的可重构阵列结构，其特征在于：

每一组阵列还包括:

一输入单元，具有多个输入通道，该输入单元通过该多个输入通道输入外部数据至第一个行结构；

一输出单元，具有多个输出通道，该输出单元通过该多个输出通道输出该第M行输出数据；

其中，第N-1组阵列的输出单元的输出数据输入到第N组阵列的输入单元，第N组阵列的输出单元的输出数据输入到第N+1组阵列的输入单元。

4.根据权利要求3所述的可重构阵列结构，其特征在于：

还包括查找表单元，每一组阵列共享一该查找表单元，且该一组阵列中一个行结构进行查表操作。

5.根据权利要求4所述的可重构阵列结构，其特征在于：

所述查找表单元包括多个查找表，支持不同规模的查表操作，该一组阵列的多个行结构的计算单元的算术逻辑单元共享一个查找表。

6.根据权利要求5所述的可重构阵列结构，其特征在于：

还包括第三多路选择器，用于选择该计算单元或者该查找表单元的输出作为该行的输出。

7.一种如权利要求1-6任一项所述的可重构阵列结构的应用，包括：

用于分组密码计算，包括以下轮迭代步骤：字节替换，行移位，列混合，密钥加。

8.根据权利要求7所述的可重构阵列结构的应用，其特征在于：

每一组阵列包括第一个行结构、第二个行结构、第三个行结构、第四个行结构：

该第一个行结构用于字节替换的运算；

该第二个行结构用于行移位的运算，且不占用该第二个行结构的多个计算逻辑单元；

该第二个行结构的多个计算逻辑阵列分配给列混合操作，该列混合的操作数由该第二个行结构的三个置换网络提供；

该第三个行结构用于完成矩阵中非1系数的有限域乘法操作；

该第四个行结构用于完成列混合中间数据的处理与密钥加操作。

9.一种可重构系统，包括如权利要求1-6任一项所述的可重构阵列结构。