CN105842928A - 显示面板 - Google Patents

Abstract

本发明是有关于一种显示面板，该显示面板包括：一第一基板；一薄膜晶体管层，位于该第一基板上；一绝缘层，位于该薄膜晶体管层上；至少一像素电极，位于该绝缘层上并显露出该绝缘层的一显露区；一配向层，位于该像素电极与该显露区上，其中该配向层位于该显露区上的表面粗糙度大于该配向层位于该像素电极上的表面粗糙度。

Description

显示面板

技术领域

本发明是关于一种显示面板，尤指一种不易漏光的显示面板。

背景技术

随着显示器技术不断进步，所有的装置均朝体积小、厚度薄、重量轻等趋势发展，故目前市面上主流的显示器装置已由以往的阴极射线管发展成液晶显示设备。特别是，液晶显示设备可应用的领域相当多，凡是日常生活中使用的手机、笔记本电脑、摄影机、照相机、音乐播放器、行动导航装置、电视等显示设备，其显示面板多使用液晶显示面板。

在部分显示面板的设计中，为了提高开口率与节省成本，在相邻两像素电极间隔处并无黑色矩阵(BM)遮蔽以明显区隔像素，然而在显示器驱动时，液晶分子受到电场影响而倾倒，同时，由于液晶具有连续分布现象，则在两像素电极间的液晶分子也会跟着倾倒，导致容易有漏光现象发生，无法清楚区隔相邻的像素电极，进而影响显示质量。

现今液晶显示器发展技术已渐趋成熟，而各家厂商仍致力于发展具有更高显示质量的显示设备，以满足消费者对显示质量的要求，由此，目前仍需发展一种提升显示质量的显示设备，解决上述漏光问题，期盼带给消费者更稳定的显示效果。

发明内容

本发明的主要目的是在提供一种显示面板，俾能减少漏光情形。

为达成上述目的，本发明提供一种显示面板，该显示面板包括：一第一基板；一薄膜晶体管层，位于该第一基板上；一绝缘层，位于该薄膜晶体管层上；至少一像素电极，位于该绝缘层上并显露出该绝缘层的一显露区；以及一配向层，位于该像素电极与该显露区上，其中该配向层位于该显露区上的表面粗糙度大于该配向层位于该像素电极上的表面粗糙度。

据此，由于设置于绝缘层的显露区上的配向层相较于设置于像素电极上的配向层具有较大的表面粗糙度，液晶层中的液晶分子受到不均匀配向层影响而改变排列方向。当显示面板驱动时，设置于对应像素电极的配向层上的液晶分子受到电场影响而倾斜排列；而设置于对应显露区的配向层上的液晶分子因配向层具有较大的表面粗糙度而不易受到电场影响而不易于该处漏光。

附图说明

为进一步说明本发明的技术内容，以下结合实施例及附图详细说明如后，其中：

图1A是本发明一较佳实施例的显示面板的制作流程示意图。

图1B是本发明另一较佳实施例的显示面板的制作示意图。

图1C是本发明一较佳实施例的显示面板示意图。

图2是本发明一较佳实施例的显示面板上视示意图。

图3A是本发明再一较佳实施例的显示面板的制作流程示意图。

图3B是图3A的局部放大图。

具体实施方式

以下是通过特定的具体实施例说明本发明的实施方式，熟习此技术的人士可由本说明书所揭示的内容轻易地了解本发明的其他优点与功效。本发明亦可通过其他不同的具体实施例加以施行或应用，本说明书中的各项细节亦可针对不同观点与应用，在不悖离本发明的精神下进行各种修饰与变更。

本发明提供一种显示面板，如图1A所示，该显示面板包括：基板1、薄膜晶体管层2、绝缘层3、像素电极42与配向层6。其中，薄膜晶体管层2、绝缘层3和像素电极42依序设置于基板1上，且像素电极42位于绝缘层3上并显露出绝缘层3的一显露区31，配向层6则是位于像素电极42与显露区上。其中，配向层6位于显露区31上的表面粗糙度大于配向层6位于像素电极42上的表面粗糙度。

请参照图1A，其为该显示面板的制作流程示意图：首先，提供一基板1，然后于该基板1上以光刻蚀刻等技术制作一薄膜晶体管层2，接着于该薄膜晶体管层上设置一绝缘层3，并于该绝缘层3上设置一透明导电层41。下一步，于透明导电层41上设置一光刻胶层51，利用既定图案的掩膜52进行曝光程序(照光方向如虚线箭头表示)，形成一图案化光刻胶53，然后，使用一蚀刻液蚀刻透明导电层41进行图案化程序，以形成一像素电极42并显露出部分绝缘层3(即为一显露区31)。此时，接着以蚀刻液再继续蚀刻显露区31的绝缘层3，使没有图案化光刻胶53跟像素电极42覆盖的显露区31的绝缘层3表面呈现不平整的状态。最后，先行移除图案化光刻胶53，然后于像素电极42与显露区31上形成一配向层6，其中由于显露区31的绝缘层3表面不平整，使得配向层6位于显露区31上的表面粗糙度大于配向层6位于像素电极42上的表面粗糙度。

或者，于另一实施例中，如图1B所示，使用一蚀刻液蚀刻透明导电层41以形成像素电极42并显露出部分绝缘层3(即为一显露区31)。像素电极42的形成方式可利用图1A的步骤，亦可利用其他方式，于此并不限制。接着，于像素电极42与显露区31上设置一配向层6，与彩色滤光基板9组装并填充液晶层8后，利用既定图案的灰阶掩膜52进行曝光程序(照光方向如虚线箭头表示)，调整光照能量使得对应像素电极42处的光照能量较小、对应到没有像素电极42覆盖的显露区31处的光照能量较大；于另一实施例中，调整光照时间使对应像素电极42处的光照时间较短、对应到没有像素电极42覆盖的显露区31处的光照时间较长。如此一来，由于液晶层8与配向层6会受到光照的时间与强度而使得液晶层8中的光反应单体与配向层6的分子产生聚集程度的不同，因此当液晶层8与配向层6受到光照时间较长或强度较强时，液晶层8与配向层6中的分子的聚集程度会高于受到光照时间较短或强度较弱的分子的聚集程度。而液晶层8与配向层6中的分子聚集程度会影响到配向层6的表面粗糙度，例如分子的聚集程度高的部分则表面粗糙度就会大于分子的聚集程度低的部分。因此配向层6位于显露区31上的表面粗糙度会大于配向层6位于像素电极42上的表面粗糙度。其中，配向层6位于显露区31上的表面粗糙度是为配向层6位于像素电极42上的表面粗糙度的1.1至3倍，较佳为1.1至2倍。于一实施例中，该配向层6位于该像素电极42上的表面粗糙度为2.46Ra、2.89Rq，该配向层6位于该显露区31上的表面粗糙度为4.17Ra、5.04Rq。

“表面粗糙度”一词表示对象表面高低起伏的程度，可使用本技术领域中常见的仪器测量。表面粗糙度有分为很多中，例如于高度方向的结构变化上，常见的粗糙度值包含中心线平均粗糙度(Ra)、平方平均值粗糙度(Rq)、十点平均粗糙度(Rz)等。量测方法亦不受限，例如利用比较样品法、光线切断法、光线反射法、光波干涉法、探针式量测仪等。

据此，请参照图1C，于本实施例中，彩色滤光片基板9中包括一对侧基板90、一彩色滤光层91、一黑色矩阵92(Black Matrix，BM)、一保护层93、一共享电极层94、及一配向层95。并且，该液晶层8包含多个液晶分子；其中对应于显露区31的所述液晶分子81与对应于像素电极42的所述液晶分子82的排列方向不同。这是因为对应于显露区31的配向层6具有较高的表面粗糙度，对应于像素电极42的配向层6具有较低的表面粗糙度，因此，所述液晶分子81受到显露区31的配向层6的高表面粗糙度的影响，较不易受到电场影响，而导致所述液晶分子81聚集而垂直排列，不会受电场影响而倾倒；相反地，位于对应像素电极42的配向层6上的所述液晶分子82受到电场影响而连续倾倒。因此，利用高表面粗糙度的配向层6，由于其上的所述液晶分子81聚集而不易随着电场影响而倾倒，因此不容易漏光，于显示面板驱动时有利于区隔相邻像素电极42。

请一并参照图1C与图2，其中图2为本发明显示面板的上视示意图，图1C是为图2上剖线A-A’的剖面图。为了清楚表达该像素电极42的相对位置，图2省略绘示该像素电极42下方的基板1及绝缘层3、像素电极42上方的配向层6、液晶层8及彩色滤光片基板9。如图2所示，薄膜晶体管层包括多个薄膜晶体管21、多个扫描线22与多个资料线23，所述扫描线22与所述资料线23交错设置以形成多个开口区25。其中，所述像素电极42中的第一像素电极42a与第二像素电极42b分别横跨所述扫描线22中之一，第一像素电极42a与第二像素电极42b的两端分别位于相邻两开口区25中，且第一像素电极42a与第二像素电极42b相邻的一端42a1，42b1位于同一开口区25内第一像素电极42a与第二像素电极42b分别属于不同的次像素24，但两像素电极间并没有设置黑色矩阵92(BM)。由于第一像素电极42a与第二像素电极42b相邻且绝缘设置，因此显露区31位于相邻第一像素电极42a与第二像素电极42b之间

前述的黑色矩阵92(BM)可设置于对应所述资料线22或扫描线23设置。简言的，黑色矩阵92对应所述扫描线22与所述资料线23设置以避免所述扫描线22与所述资料线23外露而会反射外界光线，进而影响了显示质量。承上，由于黑色矩阵92对应所述扫描线22设置，而像素电极42中之一是横跨所述扫描线22中之一，因此黑色矩阵亦会横跨过像素电极42中之一。然本发明不限于此。

于此实施例中，相邻扫描线与相邻资料线间具有一开口区25，且相邻两个像素电极42的部分(与另一像素电极42相对的一端)位于该开口区25内，且两像素电极42之间(对应至显露区31处)并无黑色矩阵92(BM)遮蔽。

于本发明中，薄膜晶体管层2可采用下闸极结构或是上闸极结构的薄膜晶体管工艺制作，在此不再赘述。基板1可使用，如玻璃基板、塑料基板、硅基板及陶瓷基板或可挠式基板等。再者，透明导电层41和像素电极42可为透明导电的材料，例如透明导电材料氧化铟锡(ITO)、氧化铟锌(IZO)等或其组合的金属氧化物的透明电极材料。绝缘层3的材料可为氮化硅(SiNx)、氧化硅(SiOx)或其组合的钝化层材料，可考虑流平性、电容匹配性等条件加以选择。光刻胶层51的材料可视工艺所需挑选具有适当感旋光性、附着性、抗蚀刻性的光刻胶材料；配向层6的材料可使用聚酰亚胺(PI)配向膜，用以控制液晶分子排列的方向及提供液晶预倾角。液晶层8可添加光反应单体，于照光时可产生聚合反应，且附着于配向层6上或与配向层6的官能基产生反应，进而影响液晶分子的预倾角。然而，本发明并不仅限于此。本发明的显示面板可应用为本技术领域已知的任何电子装置，如显示器、手机、笔记本电脑、摄影机、照相机、音乐播放器、行动导航装置、电视等。

为了简要说明的目的，部分叙述不再重复记载，本技术领域中具有通常知识者可清楚了解上述实施例中可合并至下述实施例的相同应用部分。

本发明提供另一种显示面板，请参照图3A，其为该显示面板的制作流程示意图：首先，提供一基板1，然后于该基板1上以光刻蚀刻等技术制作一薄膜晶体管层2，接着于该薄膜晶体管层上设置一绝缘层3，并于该绝缘层3上设置一透明导电层41。下一步，于透明导电层41上设置一光刻胶层51，利用既定图案的掩膜52进行曝光程序(照光方向如虚线箭头表示)，形成一图案化光刻胶53，该掩膜52可为灰阶掩膜。然后，使用一蚀刻液蚀刻透明导电层41进行图案化程序，以形成一像素电极43并显露出部分绝缘层3(即为一显露区31)，于此，该透明导电层41未被蚀刻完全，造成相邻像素电极43电性连接。接着，移除图案化光刻胶53，再次利用光刻蚀刻工艺，于像素电极43上设置另一光刻胶层54，利用另一既定图案的掩膜55进行曝光程序(照光方向如虚线箭头表示)，形成一图案化光刻胶56，然后，使用一蚀刻液蚀刻像素电极43进行图案化程序，在绝缘层3与像素电极43的侧边邻接处蚀刻出一凹槽7，由此将该像素电极43之间未蚀刻完全的部分断开，避免因相邻的像素电极43导通而造成短路。其中，凹槽7部分的放大图如图3B所示，该凹槽的宽度W为0.1μm至5μm，较佳为0.1μm至3μm。该凹槽的深度D为1nm至100nm，较佳为1至30nm。最后，先行移除图案化光刻胶56，然后于像素电极43与显露区31上形成一配向层6，其中由于绝缘层3与像素电极43的侧边邻接处因蚀刻而形成一凹槽7，因此使得配向层6于显露区31与像素电极43的侧边邻接处亦会形成一凹槽7’。

据此，本发明的实施例由于设置于绝缘层的显露区上的配向层相较于设置于像素电极上的配向层具有较大的表面粗糙度，液晶层中的液晶分子受到不均匀配向层影响而改变排列方向。当显示面板驱动时，设置于对应像素电极的配向层上的液晶分子受到电场影响而倾斜排列；而设置于对应显露区的配向层上的液晶分子因配向层具有较大的表面粗糙度而不易受到电场影响而倾倒，故而该处光线较不易穿透，相较于其他区域形成偏暗的区域，进而可区隔相邻两像素。有鉴于此，于显示面板驱动时，没有该黑色矩阵(BM)遮蔽处不易漏光，利于区隔相邻像素电极。

上述实施例仅是为了方便说明而举例而已，本发明所主张的权利范围自应以申请专利范围所述为准，而非仅限于上述实施例。

Claims (10)

1.一种显示面板，该显示面板包括：

一第一基板；

一薄膜晶体管层，位于该第一基板上；

一绝缘层，位于该薄膜晶体管层上；

至少一像素电极，位于该绝缘层上并显露出该绝缘层的一显露区；以及

一配向层，位于该像素电极与该显露区上，

其中该配向层位于该显露区上的表面粗糙度大于该配向层位于该像素电极上的表面粗糙度。

2.如权利要求1所述的显示面板，其中，该配向层位于该显露区上的表面粗糙度为该配向层位于该像素电极上的表面粗糙度的1.1至3倍。

3.如权利要求1所述的显示面板，其中，该绝缘层与该像素电极的侧边邻接处具有一凹槽。

4.如权利要求1所述的显示面板，其中，该配向层在该像素电极与该显露区的邻接处具有一凹槽。

5.如权利要求4所述的显示面板，其中，该凹槽的宽度为0.1μm至5μm。

6.如权利要求4所述的显示面板，其中，该凹槽的深度为1nm至100nm。

7.如权利要求1所述的显示面板，其中，该薄膜晶体管层包括多个扫描线与多个资料线，所述扫描线与所述资料线交错设置以形成多个开口区，至少一第一像素电极中之一是横跨所述扫描线中之一。

8.如权利要求7所述的显示面板，其中，该第一像素电极横跨于所述扫描线中之一，且该第一像素电极两端分别位于相邻两开口区内。

9.如权利要求7所述的显示面板，更包括一第二像素电极，该第二像素电极与该第一像素电极相邻且绝缘设置，且该第一像素电极与该第二像素电极相邻的一端位于其中一开口区内。

10.如权利要求9所述的显示面板，其中，该显露区位于相邻该第一像素电极与该第二像素电极之间。