CN105828518A - 一种pcb布线方法及pcb - Google Patents
一种pcb布线方法及pcb Download PDFInfo
- Publication number
- CN105828518A CN105828518A CN201610330608.XA CN201610330608A CN105828518A CN 105828518 A CN105828518 A CN 105828518A CN 201610330608 A CN201610330608 A CN 201610330608A CN 105828518 A CN105828518 A CN 105828518A
- Authority
- CN
- China
- Prior art keywords
- detecting
- welded disc
- cabling
- pcb
- detecting cabling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
本发明提供了一种PCB布线方法及PCB，该方法包括：确定待侦测的目标负载对应的第一焊接盘和第二焊接盘；将第一侦测走线与第一焊接盘相连，将第二侦测走线与第二焊接盘相连；将对应于第一焊接盘的第一外形中被第一侦测走线覆盖的区域挖空，将对应于第二焊接盘的第二外形中被第二侦测走线覆盖的区域挖空。根据本方案，可以保证将通过第一侦测走线和第二侦测走线所侦测到的电压作为目标电阻两端的电压进行电流侦测时更加准确，从而提高了电流侦测精度。
Description
技术领域
本发明涉及集成电路技术领域，特别涉及一种PCB(PrintedCircuitBoard，印制电路板)布线方法及PCB。
背景技术
在各种电子设备的电路设计中，一些要求比较高的场合需要对通过负载的电流进行精密监测，以防止电流过大损毁电路或元件。其中，电流侦测技术可以实时的侦测电路中各个节点的系统功率，进而监控各个节点的工作压力，合理配置资源应用，同时在节点的系统功率过高时能够及时预警。然而，一些电路设计通常对通过负载电流的侦测不够精密，若需提高侦测精度，只能通过提高集成芯片和电阻的精度来实现，而这种方式也会造成产品成本的上升。
发明内容
本发明实施例提供了一种PCB布线方法及PCB，以提高电流侦测精度。
第一方面，本发明实施例提供了一种印制电路板PCB布线方法，包括：
确定待侦测的目标负载对应的第一焊接盘和第二焊接盘；
将第一侦测走线与所述第一焊接盘相连，将第二侦测走线与所述第二焊接盘相连；
将对应于所述第一焊接盘的第一外形中被所述第一侦测走线覆盖的区域挖空，将对应于所述第二焊接盘的第二外形中被所述第二侦测走线覆盖的区域挖空。
优选地，进一步包括：
将所述第一侦测走线从所述第一焊接盘引出到第一侦测点之间的布线，与将所述第二侦测走线从所述第二焊接盘引出到第二侦测点之间的布线进行平行布置。
优选地，所述第一侦测走线从所述第一焊接盘引出到所述第一侦测点之间的布线长度，与所述第二侦测走线从所述第二焊接盘引出到所述第二侦测点之间的布线长度相等。
优选地，进一步包括：
确定PCB中存在的干扰源；
将所述第一侦测走线和所述第二侦测走线布置在距离所述干扰源不小于设定长度的位置处。
优选地，所述设定长度为20mil。
优选地，将所述第一侦测走线和所述第二侦测走线布置在PCB的同一个布线层上。
优选地，
所述目标负载包括：目标电阻；
在所述确定待侦测的目标负载对应的第一焊接盘和第二焊接盘之前，进一步包括：确定PCB对应系统的最大工作电流；选择工作额定电流大于所述最大工作电流的电阻作为所述目标电阻；将所述目标电阻的两个引脚分别焊接在第一焊接盘和第二焊接盘上。
第二方面，本发明实施例提供了一种PCB，利用上述中任一所述的PCB布线方法布线形成。
本发明实施例提供了一种PCB布线方法及PCB，通过将第一侦测走线与第一焊接盘相连，将第二侦测走线与第二焊接盘相连，以及将对应于所述第一焊接盘的第一外形中被所述第一侦测走线覆盖的区域挖空，将对应于所述第二焊接盘的第二外形中被所述第二侦测走线覆盖的区域挖空，可以保证将通过第一侦测走线和第二侦测走线所侦测到的电压作为目标电阻两端的电压进行电流侦测时更加准确，从而提高了电流侦测精度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明一个实施例提供的一种方法流程图；
图2是本发明一个实施例提供的另一种方法流程图；
图3是本发明一个实施例提供的一种PCB板电阻焊接盘和外形关系的示意图；
图4是现有技术提供的一种PCB板上侦测走线的布置示意图；
图5是本发明一个实施例提供的一种PCB板上侦测走线的布置示意图；
图6是本发明一个实施例提供的另一种PCB板上侦测走线的布置示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例，基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1所示，本发明实施例提供了一种PCB布线方法，该方法可以包括以下步骤：
步骤101：确定待侦测的目标负载对应的第一焊接盘和第二焊接盘；
步骤102：将第一侦测走线与所述第一焊接盘相连，将第二侦测走线与所述第二焊接盘相连；
步骤103：将对应于所述第一焊接盘的第一外形中被所述第一侦测走线覆盖的区域挖空，将对应于所述第二焊接盘的第二外形中被所述第二侦测走线覆盖的区域挖空。
为了防止电流过大对负载元件的损害，需要对负载元件两端的电流进行侦测，该侦测的方式是利用电流流过待侦测的目标负载，在目标负载两端产生电压差，用侦测到的电压差在侦测集成芯片内部进行计算，该计算方式为：系统电流＝目标负载电压差/目标负载阻值，以侦测到系统电流。
在现有技术中，一般将侦测走线与电阻焊接盘的外形(shape)相连，而如此侦测出的电压差是目标负载和一部分外形对应的电压差，不是目标负载两端的电压差，因此，根据上述方案，通过将第一侦测走线与第一焊接盘相连，将第二侦测走线与第二焊接盘相连，以及将对应于所述第一焊接盘的第一外形中被所述第一侦测走线覆盖的区域挖空，将对应于所述第二焊接盘的第二外形中被所述第二侦测走线覆盖的区域挖空，可以保证将通过第一侦测走线和第二侦测走线所侦测到的电压作为目标电阻两端的电压进行电流侦测时更加准确，从而提高了电流侦测精度。
在本发明一个实施例中，为了保证由第一侦测走线和第二侦测走线侦测到的电压差与目标电阻两端的电压差一致，可以进一步包括：将所述第一侦测走线从所述第一焊接盘引出到第一侦测点之间的布线，与将所述第二侦测走线从所述第二焊接盘引出到第二侦测点之间的布线进行平行布置。
在本发明一个实施例中，为了进一步提高电流侦测精度，可以将所述第一侦测走线从所述第一焊接盘引出到所述第一侦测点之间的布线长度，与所述第二侦测走线从所述第二焊接盘引出到所述第二侦测点之间的布线长度相等。
在本发明一个实施例中，由于PCB板上布置有多种器件，有一些器件存在信号干扰，因此，为了进一步提高侦测电流的精度，可以进一步包括：
确定PCB中存在的干扰源；
将所述第一侦测走线和所述第二侦测走线布置在距离所述干扰源不小于设定长度的位置处。
在本发明一个实施例中，由于侦测走线在PCB中进行换层操作时，用于实现换层操作的过孔会对信号的传输造成影响，因此，为了提高侦测电流的精度，可以将所述第一侦测走线和所述第二侦测走线布置在PCB的同一个布线层上。
下面以负载为电阻为例，并结合一个优选方案来对该PCB布线方法进行详细说明。
如图2所示，本发明实施例提供了一种PCB布线方法，该方法可以包括以下步骤：
步骤201：在当前用于布置侦测线路的PCB对应系统的最大工作电流。
步骤202：选择工作额定电流大于该最大工作电流的电阻作为目标电阻。
在本实施例中，为了提高侦测电流的精度，需要选择合适的电阻来实现。进一步地，为了保证系统的稳定性，该目标电阻的选取可以根据系统的最大工作电流来确定，例如，该系统的最大工作电流为50A，那么目标电阻的工作额定电流需要大于50才可以保证系统的稳定。
步骤203：将目标电阻的两个引脚分别焊接在第一焊接盘和第二焊接盘上。
在PCB中实现系统的功能时，需要将实现该系统功能的各个元器件焊接在PCB的焊接盘上，并通过导线进行连接。
一般情况下，在焊接盘的外围包括该焊接盘对应的外形(shape)，请参考图3，在目标电阻的第一焊接盘(pad1)和第二焊接盘(pad2)的外围均包括相应的第一外形(shape1)和第二外形(shape2)。
步骤204：确定目标电阻对应的第一焊接盘和第二焊接盘。
步骤205：将第一侦测走线与第一焊接盘相连，将第二侦测走线与第二焊接盘相连，并将对应于第一焊接盘的第一外形中被第一侦测走线覆盖的区域挖空，将对应于第二焊接盘的第二外形中被第二侦测走线覆盖的区域挖空。
在现有技术中，在将第一侦测走线(侦测走线1)和第二侦测走线(侦测走线2)与相应的焊接盘相连时，是直接与相应焊接盘外围的外形相连，请参考图4，由于与外形相连时，两条侦测走线侦测到的电压差是指的目标电阻和一部分外形对应的电压，因此，侦测电流的准确性较低。
针对上述问题，在本实施例中，请参考图5，可以将侦测走线1与pad1相连，将侦测走线2与pad2相连，并将shape1中被侦测走线1覆盖住的区域挖空，将shape2中被侦测走线2覆盖住的区域挖空，从而可以保证两条侦测走线侦测到的电压差是目标电阻两端的电压，进而可以提高侦测电流的准确性。
步骤206：将第一侦测走线从第一焊接盘引出到第一侦测点之间的布线，与将第二侦测走线从第二焊接盘引出到第二侦测点之间的布线进行平行布置。
在本实施例中，为了进一步提高侦测电流的精度，可以将侦测走线1与侦测走线2进行平行布置，请参考图6，在侦测走线1需要在原有布线方向上进行设定角度的变化时，侦测走线2也可以根据侦测走线1更改后的布线方向对自身的布线方向进行更改，以保证布线方向更改后的角度与该设定角度相同。
为了进一步提高侦测电流的精度，可以将从pad1引出到第一侦测点(侦测点1)之间的侦测走线1的布线长度，与从pad2引出到第二侦测点(侦测点2)之间的侦测走线2的布线长度相等。
在PCB中包括实现系统功能的多个元器件，这些元器件中有一些存在信号干扰，因此，为了防止两条侦测走线对信号传输的影响，以进一步提高侦测电流的精度，可以确定PCB中存在的干扰源，该干扰源可以包括：高压电源，PWM(脉冲宽度调制)震荡信号等，在PCB中布置两条侦测走线时，尽量远离这些干扰源，该远离的距离至少可以为20mil。
进一步地，在PCB布线时一般需要换层操作，而实现换层操作的过孔会对信号传输造成影响，因此，在PCB中布置两条侦测走线时，可以将这两条侦测走线布置在PCB的同一个布线层上，以避免通过过孔。
本发明实施例还提供了一种PCB，该PCB是利用上述任一所述的PCB布线方法布线形成。
综上所述，本发明各个实施例至少可以实现如下有益效果：
1、在本发明实施例中，通过将第一侦测走线与第一焊接盘相连，将第二侦测走线与第二焊接盘相连，以及将对应于所述第一焊接盘的第一外形中被所述第一侦测走线覆盖的区域挖空，将对应于所述第二焊接盘的第二外形中被所述第二侦测走线覆盖的区域挖空，可以保证将通过第一侦测走线和第二侦测走线所侦测到的电压作为目标电阻两端的电压进行电流侦测时更加准确，从而提高了电流侦测精度。
2、在本发明实施例中，通过将两条侦测走线在PCB上平行布置，并保证两条侦测走线从焊接盘引出到相应的侦测点之间的布线长度相等，可以进一步提高侦测电流的精度。
3、在本发明实施例中，通过将两条侦测走线在PCB中进行布置时，远离干扰源至少20mil的距离，从而可以保证侦测走线在传输信号时避免干扰源的干扰，从而可以进一步提高侦测电流的精度。
4、在本发明实施例中，通过将两条侦测走线布置在PCB的同一个布线层上，以保证两条侦测走线避开通过过孔，防止过孔对信号传输的影响，从而可以进一步提高侦测电流的精度。
上述装置内的各单元之间的信息交互、执行过程等内容，由于与本发明方法实施例基于同一构思，具体内容可参见本发明方法实施例中的叙述，此处不再赘述。
需要说明的是，在本文中，诸如第一和第二之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个······”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同因素。
本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储在计算机可读取的存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质中。
最后需要说明的是：以上所述仅为本发明的较佳实施例，仅用于说明本发明的技术方案，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所做的任何修改、等同替换、改进等，均包含在本发明的保护范围内。
Claims (8)
1.一种印制电路板PCB布线方法，其特征在于，包括：
确定待侦测的目标负载对应的第一焊接盘和第二焊接盘；
将第一侦测走线与所述第一焊接盘相连，将第二侦测走线与所述第二焊接盘相连；
将对应于所述第一焊接盘的第一外形中被所述第一侦测走线覆盖的区域挖空，将对应于所述第二焊接盘的第二外形中被所述第二侦测走线覆盖的区域挖空。
2.根据权利要求1所述的方法，其特征在于，进一步包括：
将所述第一侦测走线从所述第一焊接盘引出到第一侦测点之间的布线，与将所述第二侦测走线从所述第二焊接盘引出到第二侦测点之间的布线进行平行布置。
3.根据权利要求2所述的方法，其特征在于，所述第一侦测走线从所述第一焊接盘引出到所述第一侦测点之间的布线长度，与所述第二侦测走线从所述第二焊接盘引出到所述第二侦测点之间的布线长度相等。
4.根据权利要求1所述的方法，其特征在于，进一步包括：
确定PCB中存在的干扰源；
将所述第一侦测走线和所述第二侦测走线布置在距离所述干扰源不小于设定长度的位置处。
5.根据权利要求4所述的方法，其特征在于，所述设定长度为20mil。
6.根据权利要求1所述的方法，其特征在于，将所述第一侦测走线和所述第二侦测走线布置在PCB的同一个布线层上。
7.根据权利要求1-6中任一所述的方法，其特征在于，
所述目标负载包括：目标电阻；
在所述确定待侦测的目标负载对应的第一焊接盘和第二焊接盘之前，进一步包括：确定PCB对应系统的最大工作电流；选择工作额定电流大于所述最大工作电流的电阻作为所述目标电阻；将所述目标电阻的两个引脚分别焊接在第一焊接盘和第二焊接盘上。
8.一种PCB，其特征在于，利用上述权利要求1-7中任一所述的PCB布线方法布线形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610330608.XA CN105828518A (zh) | 2016-05-18 | 2016-05-18 | 一种pcb布线方法及pcb |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610330608.XA CN105828518A (zh) | 2016-05-18 | 2016-05-18 | 一种pcb布线方法及pcb |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105828518A true CN105828518A (zh) | 2016-08-03 |
Family
ID=56530849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610330608.XA Pending CN105828518A (zh) | 2016-05-18 | 2016-05-18 | 一种pcb布线方法及pcb |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105828518A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110248478A (zh) * | 2019-06-14 | 2019-09-17 | 大连亚太电子有限公司 | 一种pcb电路布线方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002252444A (ja) * | 2001-02-26 | 2002-09-06 | Kyocera Corp | 多数個取り配線基板 |
| CN102073751A (zh) * | 2009-11-25 | 2011-05-25 | 英业达股份有限公司 | 电路布局的精确阻抗设计方法 |
| CN102098868A (zh) * | 2010-12-24 | 2011-06-15 | 鸿富锦精密工业（深圳）有限公司 | 电路板 |
| CN102316674A (zh) * | 2010-06-30 | 2012-01-11 | 鸿富锦精密工业（深圳）有限公司 | 电路板及使用该电路板侦测电子元件压降的方法 |
-
2016
- 2016-05-18 CN CN201610330608.XA patent/CN105828518A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002252444A (ja) * | 2001-02-26 | 2002-09-06 | Kyocera Corp | 多数個取り配線基板 |
| CN102073751A (zh) * | 2009-11-25 | 2011-05-25 | 英业达股份有限公司 | 电路布局的精确阻抗设计方法 |
| CN102316674A (zh) * | 2010-06-30 | 2012-01-11 | 鸿富锦精密工业（深圳）有限公司 | 电路板及使用该电路板侦测电子元件压降的方法 |
| CN102098868A (zh) * | 2010-12-24 | 2011-06-15 | 鸿富锦精密工业（深圳）有限公司 | 电路板 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110248478A (zh) * | 2019-06-14 | 2019-09-17 | 大连亚太电子有限公司 | 一种pcb电路布线方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104133185B (zh) | 多节电量管理ic的多通道校准校验设备和方法 | |
| CN104112031A (zh) | 检测电路板上芯片电源引脚布线的方法和装置 | |
| CN102832794B (zh) | 变频器系统及其故障处理方法 | |
| CN104635141B (zh) | 一种集成电路检测方法、装置及系统 | |
| CN106532668A (zh) | 浪涌保护方法和浪涌保护装置和用电设备 | |
| CN105828518A (zh) | 一种pcb布线方法及pcb | |
| KR20190045762A (ko) | 스마트 정션 박스의 정전기 방전 데미지 예측 시뮬레이션 장치 | |
| KR20160061358A (ko) | 변압기를 테스트하기 위한 방법 | |
| JP2015228078A (ja) | 情報処理装置、方法及びプログラム | |
| US20140189621A1 (en) | Apparatus and method for modeling controller of can bus simulator | |
| CN107679303B (zh) | 一种晶振下走线及过孔的检测避让方法 | |
| CN103543682A (zh) | 普通io口识别输入状态的方法及装置 | |
| CN101329380A (zh) | 在测试电路组件节点间短路时使用超节点的方法和设备 | |
| CN106776172A (zh) | 一种服务器测试装置、方法及系统 | |
| CN105744731A (zh) | 一种确定差分过孔位置的方法及一种pcb | |
| US11552829B2 (en) | Method and system for adjusting line width and line gap of differential signal pair | |
| CN101366048B (zh) | 用于存储和读取信息的系统及方法 | |
| CN107449385A (zh) | 一种零件位号的间距检测方法及装置 | |
| CN113325335A (zh) | 通路失效检测电路、方法及智能电子设备 | |
| US20080040054A1 (en) | System and method for analyzing lengths of branches of signal paths | |
| CN102736038A (zh) | 一种异常电源精确定位报警装置 | |
| KR102010549B1 (ko) | 스마트 정션 박스의 정전기 방전 데미지 예측 시뮬레이션 장치 | |
| KR102010548B1 (ko) | 스마트 정션 박스의 정전기 방전 데미지 예측 시뮬레이션 장치 | |
| KR102010544B1 (ko) | 스마트 정션 박스의 정전기 방전 데미지 예측 시뮬레이션 장치 | |
| JP2020085761A (ja) | 数値制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20160803 |
|
| WD01 | Invention patent application deemed withdrawn after publication |