CN102073751A - 电路布局的精确阻抗设计方法 - Google Patents
电路布局的精确阻抗设计方法 Download PDFInfo
- Publication number
- CN102073751A CN102073751A CN2009102242485A CN200910224248A CN102073751A CN 102073751 A CN102073751 A CN 102073751A CN 2009102242485 A CN2009102242485 A CN 2009102242485A CN 200910224248 A CN200910224248 A CN 200910224248A CN 102073751 A CN102073751 A CN 102073751A
- Authority
- CN
- China
- Prior art keywords
- signal wire
- weld pad
- electronic component
- signal
- circuit layout
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
本发明为一种电路布局的精确阻抗设计方法,在一印刷电路板上,将电子元件的焊垫与该电子元件的信号线使其断路而分离,以形成焊垫与信号线之间无电性连接,但于电子元件焊接时接脚能同时电性连接于该焊垫及信号线,使焊垫的阻抗不被加入检测点中,以使量测电流信号能更加精确。
Description
技术领域
本发明有关一种电路布局的精确阻抗设计方法。
背景技术
电子产业的进步,造成许多精巧的电子产品诞生,要有精巧的电子产品,电路板的布局设计就很重要,如何利用有限的空间来容置所有电子元件,并且要将所有的信号线都拉好且正常的动作,一再考验电路板布局者的智慧,且更精细的层面,必需精确计算每个电子元件的特性(驱动电压、电流及阻抗值),方能设计出不易产生故障的电子产品。
在某些电源集成电路(Power IC)必须取得一信号线路的电流值以配合后续的电源控制,请参阅图1所示,该电源集成电路量测二个阻抗端A、B以求得电压差,电源集成电路1再藉由预定的阻抗端A、B之间的电阻值而可得知此信号线路的电流值,以供该电源集成电路做为参数,并提供适当的电流值给电子元件,使电子元件能正常的动作。但在于电路布局时,此信号线路采用大电流信号,线路本身需大面积铜箔以容纳大电流信号,而图1的阻抗端A、B之间的电阻,也需如图2的一定面积的铜箔焊垫2(Pad)提供电阻的焊点,使电源集成电路1经由两信号线3可得知阻抗端A、B之间的电压差,电源集成电路1藉由预定的阻抗端A、B之间的电阻值而可得知此信号线路的电流值。然如图2中,信号线3的位置设计会使阻抗端A、B之间的电压差有所误差,而增加铜箔焊垫本身的阻抗(如图3所示),例如:铜箔的阻抗为2Ω,预定的检测点为阻抗端A至阻抗端B,其阻抗值为10Ω,且预定量测电压为10V,根据V=I*R公式,可求得预定电流值为1A。但由于铜箔阻抗的存在,而形成真正检测点为阻抗端A至阻抗端C,真正的阻抗值为10Ω+2Ω=12Ω,且实际量测电压为12V,但是电源集成电路依照原先预定电阻值代入V=I*R公式中,12=I*10Ω,所求得的误差电流值1.2A,与原本预定电流1A,具有0.2A的差距值,因此在电路布局时会造成电子元件的电流值计算的误判,于实际的电子产品中更可能造成故障状况,本发明正为解决上述问题的方法。
发明内容
本发明的目的在于,解决现有电路板布局时会造成电子元件的电流值计算的误判的技术问题。
为达到上述目的,本发明提供一种电路布局的精确阻抗设计方法,在一印刷电路板上,将电子元件的焊垫与该电子元件的信号线使其断路而分离,以形成焊垫与信号线之间无电性连接,但于电子元件焊接时接脚能同时电性连接于该焊垫及信号线,使焊垫的阻抗不被加入检测点中,以使量测电流信号能更加精确。
本发明的有益效果在于将电子元件下焊垫予以分离后,使布局人员可依不同信号来进行信号线布局,可精确算出信号线长及线宽,并隔离铜箔焊垫的阻抗问题,而使布局方法模组化,不会因为资深或资浅布局人员的设计,产生不同的电路特性,另外将铜箔焊垫与信号线分离的设计,不会影响到印刷电路板的生产制程,也不会增加生产成本。
附图说明
图1为电源集成电路检测A、B点之间电流的示意图;
图2为大面积焊垫与信号线连接产生串接阻抗值的示意图;
图3为为电源集成电路检测A、B点之间电流且串接一焊垫的等效阻抗的示意图;
图4为将电子元件的焊垫与该电子元件的信号线使其断路而分离的示意图。
附图标记说明:
A、B、C~阻抗端;1~电源集成电路;2~大面积焊垫;3~信号线;4~独立焊垫;41~凹沟;5~独立信号线.
具体实施方式
现配合下列的图式说明本发明的详细结构,及其连结关系。
请参阅图4所示,为将电子元件的焊垫与该电子元件的信号线使其断路而分离的示意图,其中本发明的电路布局的精确阻抗设计方法,于一印刷电路板(图中未示)上,将电子元件的焊垫与该电子元件的信号线使其断路而分离,以形成焊垫与信号线之间无电性连接,而任一使焊垫与信号线断路的结构,皆为本发明所保护的范围。
上述该焊垫与信号线皆由铜箔所构成,将二者做断路分离后即形成独立焊垫4与独立信号线5,但于电子元件焊接时接脚能同时电性连接于该独立焊垫4及独立信号线5,独立焊垫4与独立信号线5的信号传递为不同,于电路的布局上视为二种信号线,而对于电路布局人员,因独立焊垫4及独立信号线5的分离,而不会轻易改变电路布局,使独立信号线5的位置不会改变,且独立焊垫4的阻抗变异不被加入检测点中,即如前述图3,真正的检测点为阻抗端A至阻抗端B,其阻抗值为10Ω,且预定量测电压为10V,根据V=I*R公式,可求得预定电流值为1A,不需加入独立焊垫4的2Ω电阻,以使量测电流信号能更加精确,且该独立焊垫4更设置有一凹沟41,该凹沟41可容置该独立信号线5的一端,而藉由该凹沟41的设置来达到节省焊垫与信号线的布局面积,该独立信号线5可如本实施一般由凹沟41延伸而出,走垂直转角来做信号线布局,也可将独立信号线5经由凹沟延伸而出,走一通孔(Through Hole)(图中未示)将信号线延伸至另一层电路板上做布局,达到最佳空间利用的特性。
藉由上述图4所揭露的结构与方法,将电子元件下的焊垫予以分离后,使布局人员可依不同信号来进行信号线布局,因为可精确控制阻抗值,故可精确算出信号线长及线宽,并隔离铜箔焊垫的阻抗问题,而使布局方法模组化,不会因为资深或资浅布局人员的设计,产生不同的电路特性,另外将铜箔焊垫与信号线分离的设计,不会影响到印刷电路板的生产制程,也不会增加生产成本,于产业界具有极高的实用性。
以上对本发明的描述是说明性的,而非限制性的,本专业技术人员理解,在权利要求限定的精神与范围之内可对其进行许多修改、变化或等效,但是它们都将落入本发明的保护范围内。
Claims (5)
1.一种电路布局的精确阻抗设计方法,其特征在于,在一印刷电路板上,将电子元件的焊垫与该电子元件的信号线使其断路而分离,以形成焊垫与信号线之间无电性连接,但于电子元件焊接时接脚能同时电性连接于该焊垫及信号线,使焊垫的阻抗不被加入检测点中,以使量测电流信号能更加精确。
2.如权利要求1所述的电路布局的精确阻抗设计方法,其特征在于,该焊垫更设置有一凹沟,该凹沟容置该信号线的一端。
3.如权利要求1所述的电路布局的精确阻抗设计方法,其特征在于,该检测点信号由一电源集成电路所接收,且计算出一电流值。
4.如权利要求2所述的电路布局的精确阻抗设计方法,其特征在于,该信号线由凹沟延伸而出,走垂直转角来做信号线布局。
5.如权利要求2所述的电路布局的精确阻抗设计方法,其特征在于,该信号线经由凹沟延伸而出,走一通孔将信号线延伸至另一层电路板上做布局。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009102242485A CN102073751A (zh) | 2009-11-25 | 2009-11-25 | 电路布局的精确阻抗设计方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009102242485A CN102073751A (zh) | 2009-11-25 | 2009-11-25 | 电路布局的精确阻抗设计方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102073751A true CN102073751A (zh) | 2011-05-25 |
Family
ID=44032289
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009102242485A Pending CN102073751A (zh) | 2009-11-25 | 2009-11-25 | 电路布局的精确阻抗设计方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102073751A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016082427A1 (zh) * | 2014-11-25 | 2016-06-02 | 中兴通讯股份有限公司 | 基带单元背板、基带单元以及分布式基站 |
CN105828518A (zh) * | 2016-05-18 | 2016-08-03 | 浪潮电子信息产业股份有限公司 | 一种pcb布线方法及pcb |
-
2009
- 2009-11-25 CN CN2009102242485A patent/CN102073751A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016082427A1 (zh) * | 2014-11-25 | 2016-06-02 | 中兴通讯股份有限公司 | 基带单元背板、基带单元以及分布式基站 |
CN105828518A (zh) * | 2016-05-18 | 2016-08-03 | 浪潮电子信息产业股份有限公司 | 一种pcb布线方法及pcb |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104297536B (zh) | 具回馈测试功能的探针模块 | |
CN102843863A (zh) | 高精度电测定位方法 | |
CN202218477U (zh) | 能快速判断v-cut切割的印制电路板 | |
CN206301012U (zh) | 一种焊点连锡检测装置 | |
CN102073751A (zh) | 电路布局的精确阻抗设计方法 | |
CN104582238B (zh) | 一种pcb板及其制造方法 | |
CN102448248B (zh) | 电路板的制作方法 | |
CN203688783U (zh) | 一种转接装置及cpu多相电源测试系统 | |
CN104078194A (zh) | 具有一体化电流感测元件的磁性装置及其组装方法 | |
CN103675581A (zh) | 电性连接组件及其检测方法 | |
CN102316674A (zh) | 电路板及使用该电路板侦测电子元件压降的方法 | |
CN204835091U (zh) | 一种带功率计量的电源插座 | |
CN103647445B (zh) | Dc-dc电源设备及其电流检测方法 | |
CN206497183U (zh) | 一种集成电路测试接口装置 | |
CN203523140U (zh) | 一种可快速检测交叉盲埋孔导通性的hdi板 | |
CN203691754U (zh) | 基于多种样品的合拼板 | |
CN208581397U (zh) | 电路板和充电桩 | |
CN103917044B (zh) | 一种柔性电路板及其制造方法 | |
CN208156121U (zh) | 一种发动机线束短路的检查装置 | |
CN203350388U (zh) | 电性连接组件 | |
CN206178095U (zh) | 一种电池模组并联pcb板检测装置 | |
CN201937956U (zh) | 研发阶段印刷电路板 | |
CN207265238U (zh) | 连接结构 | |
CN201607516U (zh) | 电源滤波器电流型加载试验装置 | |
CN205353260U (zh) | 一种印制电路板线圈短路检测装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20110525 |